KR0176324B1 - Method for controlling distance between emitter and anode of diode type field emission device - Google Patents

Method for controlling distance between emitter and anode of diode type field emission device Download PDF

Info

Publication number
KR0176324B1
KR0176324B1 KR1019950032843A KR19950032843A KR0176324B1 KR 0176324 B1 KR0176324 B1 KR 0176324B1 KR 1019950032843 A KR1019950032843 A KR 1019950032843A KR 19950032843 A KR19950032843 A KR 19950032843A KR 0176324 B1 KR0176324 B1 KR 0176324B1
Authority
KR
South Korea
Prior art keywords
field emission
insulating thin
thin film
anode
mask pattern
Prior art date
Application number
KR1019950032843A
Other languages
Korean (ko)
Other versions
KR970017856A (en
Inventor
오명환
주병권
이윤희
Original Assignee
김은영
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김은영, 한국과학기술연구원 filed Critical 김은영
Priority to KR1019950032843A priority Critical patent/KR0176324B1/en
Publication of KR970017856A publication Critical patent/KR970017856A/en
Application granted granted Critical
Publication of KR0176324B1 publication Critical patent/KR0176324B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/14Manufacture of electrodes or electrode systems of non-emitting electrodes
    • H01J9/148Manufacture of electrodes or electrode systems of non-emitting electrodes of electron emission flat panels, e.g. gate electrodes, focusing electrodes or anode electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/02Electrodes other than control electrodes
    • H01J2329/04Cathode electrodes
    • H01J2329/0407Field emission cathodes
    • H01J2329/041Field emission cathodes characterised by the emitter shape
    • H01J2329/0413Microengineered point emitters
    • H01J2329/0415Microengineered point emitters conical shaped, e.g. Spindt type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/02Electrodes other than control electrodes
    • H01J2329/08Anode electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

본 발명은 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법에 관한 것으로, 음극 기판과 양극 기판 사이에 절연박막 및 홈을 형성시키는 방법에 의해 전계방출부의 끝부분과 양극 표면간의 거리를 1㎛ 이하로부터 수 백 ㎛에 이르기까지 수십 Å 수준의 분해능으로 조절할 수 있도록 하여 전계방출부로 부터의 전계 분포를 정확히 실측할 수 있을 뿐 아니라 전계방출 전압 및 방출 전류을 효과적으로 제어할 수 있으며, 아울러 전계방출표시소자는 물론 마이크로 팁을 이용한 터널링 세서 제조 등에도 응용 가능한 고신뢰성의 다이오드형 전계방출소자를 구현할 수 있게 된다.The present invention relates to a method of controlling the distance between the field emission portion and the anode of the diode-type field emission device, and the distance between the end of the field emission portion and the surface of the anode by a method of forming an insulating thin film and a groove between the cathode substrate and the anode substrate. It can control the field distribution from the field emitter accurately by controlling the resolution of several tens of micrometers from below 1㎛ to hundreds of micrometers, and can effectively control the field emission voltage and emission current. It is possible to implement a highly reliable diode type field emission device that can be applied not only to display devices but also to manufacturing tunneling parsers using micro tips.

Description

다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법Distance control method between field emission part and anode of diode type field emission device

제1a도 및 제1b도는 다이오드형 전계방출소자의 단면구조를 나타낸 것으로,1a and 1b show the cross-sectional structure of a diode-type field emission device,

제1a도는 전계방출부로 팁을 사용한 경우를 도시한 단면도.1A is a sectional view showing a case where a tip is used as the field emission unit.

제1b도는 전계방출부로 막을 사용한 경우를 도시한 단면도.1B is a sectional view showing a case where a film is used as the field emission unit.

제2a도 내지 제2e도는 본 발명의 제1실시예로서, 절연박막을 이용하여 전계방출부와 양극간의 거리를 조절하는 방법을 제시한 다이오드형 전계방출소자 제조방법을 도시한 공정수순도.2a to 2e are the first embodiment of the present invention, a process flow diagram showing a method for manufacturing a diode-type field emission device that proposes a method for controlling the distance between the field emission portion and the anode using an insulating thin film.

제3a도 내지 제3h도는 본 발명의 제2실시예로서, 음극 기판에 형성된 홈과 절연박 막을 이용하여 전계방출부와 양극간의 거리를 조절하는 방법을 제시한 다이오드형 전계방출소자 제조방법을 도시한 공정수순도.3A to 3H illustrate a method of manufacturing a diode-type field emission device that provides a method of controlling a distance between a field emission part and an anode using a groove and an insulating thin film formed in a cathode substrate as a second embodiment of the present invention. One process purity.

제4도는 본 발명의 제3실시예로서, 음극 기판에 형성된 홈과 절연박막 및 양극 기판에 형성된 홈을 이용하여 전계방출부와 양극간의 거리를 조절한 전계방출 소자의 구조를 도시한 단면도.4 is a cross-sectional view illustrating a structure of a field emission device in which a distance between the field emission unit and the anode is adjusted using a groove formed in the cathode substrate, an insulating thin film, and a groove formed in the anode substrate as a third embodiment of the present invention.

제5a도 내지 제5g도는 본 발명의 제4실시예로서, 절연박막 및 로커스 공정을 이용한 선택적 산화막 성장 기술을 이용하여 전계방출부와 양극간의 거리를 조절하는 방법을 제시한 다이오드형 전계방출소자의 제조방법을 도시한 공정수순도.5a to 5g are a fourth embodiment of the present invention, the diode-type field emission device of the method for controlling the distance between the field emission portion and the anode using a selective oxide film growth technology using the insulating thin film and the locus process Process purity diagram showing the manufacturing method.

제6a도 내지 제6g도는 본 발명의 제 5 실시예로서, 표시용 소자로 이용되는 다이오드형 전계방출소자 제조방법을 도시한 공정수순도.6A to 6G are the fifth embodiment of the present invention and show a process flow diagram showing a method of manufacturing a diode-type field emission device used as a display element.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 실리콘 기판 12,12'' : 절연박막10: silicon substrate 12,12 '': insulating thin film

12', 12''' : 절연박막 패턴 13 : 실리콘 질화막12 ', 12' '': insulating thin film pattern 13: silicon nitride film

14 : 실리콘 팁 16 : 양극 기판14 silicon tip 16 anode substrate

16 : 양극 기판 18 : 실리콘 홈16: anode substrate 18 silicon groove

20 : 열산화막 22 : 정사각형 창20: thermal oxide film 22: square window

24' : 투명도전막 26 : 발광층24 ': transparent conductive film 26: light emitting layer

본 발명은 전계방출소자 제조방법에 관한 것으로, 보다 상세하게는 다이오드형 전계방출소자에 있어서, 전계방출부의 끝부분과 양극 표면간의 거리를 1㎛ 이하로부터 수백 ㎛에 이르기까지 수십 Å 수준의 분해능으로 조절 가능토록 한 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법에 관한 것이다.The present invention relates to a method for manufacturing a field emission device, and more particularly, in a diode-type field emission device, the distance between the end of the field emission portion and the surface of the anode at a resolution of several tens of micrometers ranging from 1 μm or less to several hundred μm. The present invention relates to a method of controlling the distance between a field emission part and an anode of a diode type field emission device that is adjustable.

특허출원번호 95-12870에 개시된 전계방출소자의 구조는 제1a도 및 제1b도에 도시된 바와 같이 크게 전계방출용 팁을 음극으로 사용하여 소자 제조를 완료한 경우와, 전계방출용 막을 음극으로 사용하여 소자 제조를 완료한 경우로 구분되어진다.The structure of the field emission device disclosed in Patent Application No. 95-12870 is largely as shown in FIGS. 1A and 1B when the device manufacturing is completed using the field emission tip as the cathode, and the field emission membrane is used as the cathode. It is divided into the case where the device manufacture is completed by using.

제1a도에서와 같이 전계방출부로 팁을 사용한 경우, 소정 두께로 홈이 파여져 있는 음극으로 작용하는 기판(주로 실리콘을 비롯한 반도체 기판 등이 될 수 있음)(1)과, 상기 기판의 홈 밑 부분에 형성되어 있는 바늘 모양의 전계방출부 예컨데, 금속이나 실리콘으로 이루어진 반도체 팁(tip)(2)과, 음극과 양극을 전기적으로 절연시켜 주는 절연박막(3)과, 전계방출용 팁(2)으로부터 일정한 간격 d(distance)를 두고 배치되는 양극 기판(4)(실리콘을 비롯한 반도체 기판이나 투명 도적막이 도포된 유리 기판 등이 될 수 있음)으로 이루어져 있음을 알 수 있다.In the case where the tip is used as the field emission portion as shown in FIG. 1A, a substrate (mainly a semiconductor substrate including silicon), which acts as a cathode having a groove having a predetermined thickness, and a bottom portion of the groove of the substrate Needle-shaped field emission portions formed in, for example, a semiconductor tip (2) made of metal or silicon, an insulating thin film (3) electrically insulating the cathode and the anode, and a field emission tip (2) It can be seen from the anode substrate 4 (which may be a semiconductor substrate including silicon or a glass substrate coated with a transparent coating film, etc.) disposed at regular intervals d (distance).

반면 제1b도에서와 같이 전계방출부로 막을 사용한 경우, 간지 전계방출용 팁(2) 대신에 낮은 전압에서도 전자를 방출할 수 있는 기능성 막을 전계방출용 막(5)로 적용하고 있는 것을 제외하고는 제1a도와 동일한 구조로 이루어져 있음을 알 수 있다.On the other hand, when the membrane is used as the field emission portion as shown in FIG. 1B, a functional film capable of emitting electrons even at a low voltage is applied as the field emission membrane 5 instead of the interleaver field emission tip 2. It can be seen that the same structure as in Figure 1a.

이러한 두 종류의 다이오드형 전계방출소자 모두에 있어서, 전계방출부(전계방출용 팁(2) 또는 전계방출용 막(5))와 양극간의 거리를 나타내는 d는 전자의 전계방출을 위해 인가되는 전압이나 방출된 전자에 의해 음극으로부터 양극으로 흐르는 전류의 크기를 결정하는데 있어서 매우 중요한 인자로 작용한다.In both of these diode-type field emission devices, d representing the distance between the field emission portion (field emission tip 2 or field emission film 5) and the anode is a voltage applied for electron field emission. However, it is a very important factor in determining the magnitude of the current flowing from the cathode to the anode by the emitted electrons.

따라서 이를 정교하게 조절하는 것이 우수한 특성의 전계방출소자를 구현하기 위해서는 필수적으로 요구되는 사항이라 할 수 있으나, 현재까지는 전계방출부와 양극간의 거리인 d를 조절하기 위해 안출된 공지된 기술이 없는 상태이다.Therefore, it is necessary to precisely control the field emission device having excellent characteristics, but until now, there is no known technique devised to control the distance d between the field emission unit and the anode. to be.

이에 본 발명은 상기와 같은 점을 감안하여 이루어진 것으로, 특허 출원번호 95-12870에 개시된 다이오드형 전계방출소자에 있어서의 전계방출부와 양극간의 거리 d를 1㎛ 이하로부터 수 백 ㎛에 이르기까지 최하 수십 Å의 분해능으로 조절할 수 있도록 한 다이오드형 전개방출소자의 전계방출부와 양극간의 거리조절방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made in view of the above, and the distance d between the field emission portion and the anode in the diode type field emission device disclosed in Patent Application No. 95-12870 is lower than 1 µm to several hundred µm. An object of the present invention is to provide a distance control method between a field emission part and an anode of a diode-type spreading-emitting device that can be adjusted with a resolution of several tens of microseconds.

상기와 같은 목적을 달성하기 위한 본 발명의 제1실시예에 따른 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법은 반도체 기판 상에 소정 두께의 절연박막을 형성하는 공정과; 전계방출부가 형성된 부분의 상기 절연박막을 선택 식각하여 마스크 패턴을 형성하는 공정과; 상기 마스크 패턴을 삭각마스크로 습식 또는 건식 식각하여 마스크 패턴 하부에 복수개의 팁을 형성하는 공정과; 상기 팁 상의 마스크 패턴을 제거하는 공정 및; 상기 반도체 기판 상의 양측 에지부에 형성된 절연박막에 양극 기판을 접합하는 공정을 구비하여 이루어진 것을 특징으로 한다.According to a first aspect of the present invention, there is provided a method of controlling a distance between a field emission part and an anode of a diode type field emission device, the method including: forming an insulating thin film having a predetermined thickness on a semiconductor substrate; Forming a mask pattern by selectively etching the insulating thin film in a portion where the field emission unit is formed; Forming a plurality of tips under the mask pattern by wet or dry etching the mask pattern with a cutting mask; Removing the mask pattern on the tip; And bonding the anode substrate to the insulating thin film formed on both edge portions of the semiconductor substrate.

상기와 같은 목적을 달성하기 위한 본 발명의 제2실시예 및 제5실시예에 따른 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법은 반도체 기판을 선택 식각하여 소정 두께를 갖는 홈을 형성하는 공정과; 상기 홈 내부의 절연박막을 선택 식각하여 마스크 패턴을 형성하는 공정과; 상기 마스크 패턴을 식각마스크로 습식 또는 건식 식각을 실시하여 마스크 패턴 하부에 복수개의 팁을 형성하는 공정과; 상기 팁 상의 절연박막 패턴을 제거하는 공정 및; 상기 반도체 기판 상의 양측 에지부에 형성된 절연박막에 양극 기판을 접합하는 공정을 구비하여 이루어진 것을 특징으로 한다.In order to achieve the above object, the method of controlling distance between the field emission part and the anode of the diode-type field emission device according to the second and fifth embodiments of the present invention selects and etches a semiconductor substrate to form a groove having a predetermined thickness. Forming step; Forming a mask pattern by selectively etching the insulating thin film inside the groove; Forming a plurality of tips under the mask pattern by performing wet or dry etching on the mask pattern with an etching mask; Removing the insulating thin film pattern on the tip; And bonding the anode substrate to the insulating thin film formed on both edge portions of the semiconductor substrate.

상기와 같은 목적을 달성하기 위한 본 발명의 제4실시예에 따른 다이오드형 전계방출소자의 전개방출부와 양극간의 거리조절방법은 반도체 기판 상에 소정 두께의 제1절연박막 및 제2 절연박막을 순차적으로 증착하는 공정과; 전계방출부가 형성될 부분의 상기 제1 및 제2 절연박막을 선택 식각하여 마스크 패턴을 형성하는 공정과; 상기 마스크 패턴을 마스크로 식각공정을 진행하여 그 하부에 복수개의 팁을 형성하는 공정과; 열 산화를 실시하여 마스크 패턴이 형성되지 않은 부분에 산화막을 성장시키는 공정과; 상기 마스크 패턴 및 산화막을 제거하는 공정과; 제2 절연박막을 제거하는 공정 및; 상기 반도체 기판 상의 양측 에지부에 형성된 제1 절연박막에 양극 기판을 접합하는 공정을 구비하여 이루어지는 것을 특징으로 한다.According to a fourth embodiment of the present invention, there is provided a method of controlling a distance between a deployment emission part and an anode of a diode-type field emission device according to a fourth embodiment of the present invention, by using a first insulating thin film and a second insulating thin film having a predetermined thickness on a semiconductor substrate. Depositing sequentially; Forming a mask pattern by selectively etching the first and second insulating thin films on the portion where the field emission unit is to be formed; Forming a plurality of tips under the etching process using the mask pattern as a mask; Thermally oxidizing to grow an oxide film in a portion where a mask pattern is not formed; Removing the mask pattern and the oxide film; Removing the second insulating thin film; And bonding the anode substrate to the first insulating thin film formed on both edge portions of the semiconductor substrate.

상기 공정 결과, 전계방출부와 양극간의 거리를 정교하게 조절할 수 있게 된다.As a result of the above process, the distance between the field emitter and the anode can be precisely adjusted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

본 발명은 우수한 특성의 전계방출소자르 구현하기 위하여 다이오드형 전계방출소자의 전계방출부와 양극간의 거리를 보다 정교하게 조절할 수 있도록 하는데 주안점을 둔 것으로, 제2a도 내지 제4도에서는 이를 위해 조절하고자 하는 범위 및 분해능에 따라 두 종류의 방법을 제시하고 있다.The present invention is directed to more precisely control the distance between the field emission portion and the anode of the diode-type field emission device in order to implement a field emission device of excellent characteristics, in Figures 2a to 4 Two types of methods are suggested, depending on the range and resolution desired.

먼저, 제1 실시예로서 제2a도 내지 제2e도에 도시된 공정수순도를 참조하여 절연박막을 이용한 전계방출부와 양극간의 거리 조절방법을 살펴본다.First, as a first embodiment, a method of controlling a distance between a field emission part and an anode using an insulating thin film will be described with reference to the process steps shown in FIGS. 2A to 2E.

우선, 제2a도에 도시된 바와 같이 실리콘 기판(10) 상에 열 산화막을 비롯한 절연박막(12)을 원하는 d값에 일치하는 두께를 갖도록 형성하고, 제2b도에 도시된 바와 같이 상기 절연박막(12)을 원형을 포함한 기타 적당한 모양을 갖도록 패터닝하여 절연박막 패턴(12')을 형성한다.First, as shown in FIG. 2A, an insulating thin film 12 including a thermal oxide film is formed on the silicon substrate 10 to have a thickness corresponding to a desired d value, and as shown in FIG. 2B, the insulating thin film (12) is patterned to have other suitable shapes, including circular, to form an insulating thin film pattern 12 '.

그 후, 상기 절연박막 패턴(12')을 식각마스크로 하여 습식 혹은 건식 실리콘 식각을 실시한다. 그 결과, 측면 방향으로의 식각이 이루어지게 되어 제2c도에 도시된 바와 같은 복수개의 실리콘 팁(14)이 형성된다.Thereafter, wet or dry silicon etching is performed using the insulating thin film pattern 12 ′ as an etching mask. As a result, etching in the lateral direction is performed to form a plurality of silicon tips 14 as shown in FIG. 2C.

이 때, 완전한 팁이 형성되면 제2d도에 도시된 바와 같이 상기 팁(14) 위에 있던 마스크용 절연박막 패턴(12')은 자동적으로 제거되고 단지 주변의 절연박막 패턴(12) 만이 남게 된다.At this time, when the complete tip is formed, the mask insulating thin film pattern 12 ′ on the tip 14 is automatically removed as shown in FIG. 2d, and only the surrounding insulating thin film pattern 12 remains.

다음으로, 세척 공정을 거친 뒤 이를 양극 기판(16)과 접합함으로써 제2e도에 도시된 바와 같이 절연박막 두께에 해당하는 d 를 갖는 다이오드형 전계방출소자를 완성한다.Next, the diode-type field emission device having a d corresponding to the thickness of the insulating thin film is completed by performing the cleaning process and then bonding it to the anode substrate 16.

이 때, 상기 절연박막 패턴(12)을 실리콘이나 유리 기판 등과 접합하는 공정은 Silicon-to-silicon direct bonding method, Journal of Applied Physics, vol.60, no.8, pp.2987-2989에 및 D.I.Pomerantz, Anodic bonding, US Patent No. 3,397,278에 이미 공지된 바 있는 접합 매개물이 전혀 불필요한 직접접합이나 양극접합을 이용하는 것이 바람직하다.In this case, the process of bonding the insulating thin film pattern 12 to a silicon or glass substrate or the like is carried out in the Silicon-to-silicon direct bonding method, Journal of Applied Physics, vol. 60, no. 8, pp.2987-2989, and DI. Pomerantz, Anodic bonding, US Patent No. Preference is given to using direct or anodic bonding, in which no bonding medium has already been known in 3,397,278.

식각마스크로 사용되는 상기 절연박막(12), (12')은 열 산화막 대신에 실리콘 질화막이나 화학기상증착법(CVD)에 의한 산화막 등을 이용하여 형성할 수도 있으며, 여기서 d의 두께 범위는 박막의 형성이 가능한 범위를 고려할 때 수십 Å으로부터 수 ㎛에 이를 수 있다. 아울러 그 조절도(분해능:resolution)는 박막의 성자율 혹은 증착율을 고려할 때 역시 수 십 Å의 범위까지도 조절 가능하게 된다.The insulating thin films 12 and 12 'used as an etching mask may be formed using a silicon nitride film or an oxide film by chemical vapor deposition (CVD) instead of the thermal oxide film, wherein the thickness range of d may be Given the range of possible formation, it can range from tens of microns to several microns. In addition, the controllability (resolution: resolution) can be adjusted to a range of several tens of microseconds, considering the magnetic flux or deposition rate of the thin film.

상기 양극 기판(16)의 재료로는 단순한 진공 다이오드로 이용하는 경우에는 실리콘 기판을 비롯한 반도체 재료가 사용되며, 표시용 소자로 이용할 경우에는 발광층 및 투명도전박막이 형성되어 있는 유리재료가 사용된다.As the material of the anode substrate 16, a semiconductor material including a silicon substrate is used for a simple vacuum diode, and a glass material in which a light emitting layer and a transparent conductive thin film are formed is used for a display element.

한편, 상기 공정을 다소 변형시킨 공정으로서 양극 기판(16)을 절연박막 패턴(12')에 접합시키기 전에 양극 기판(16)의 표면 상에도 절연박막 패턴을 형성한 뒤 접합하는 방법을 통해 d의 조절 가능 범위를 두배로 늘릴 수도 있다.On the other hand, as a step of slightly modifying the process, before bonding the positive electrode substrate 16 to the insulating thin film pattern 12 ', an insulating thin film pattern is also formed on the surface of the positive electrode substrate 16 and then bonded by d. You can also double the adjustable range.

제2도에 의거한 일련의 방법은d가 주로 수 ㎛ 이내일 경우에 해당되며, 이보다 좀더 넓은 범위에서 d를 조절하고자 할 경우에는 제2 실시예로서, 제3a도 내지 제3h도에 도시된 공정수순도에 따라 전계방출소자를 제조한다.The series of methods based on FIG. 2 corresponds to a case where d is mainly within several micrometers, and in the case of adjusting d in a wider range, a second embodiment is illustrated in FIGS. 3a to 3h. A field emission device is manufactured according to the process purity.

제3도는 식각된 홈과 절연박막을 이용한 전계방출부와 양극간의 거리 조절 방법을 나타낸 것으로 그 조절 방법은 다음과 같다.3 shows a method of controlling the distance between the field emitter and the anode using the etched groove and the insulating thin film, and the adjusting method is as follows.

우선, 제3a도에 도시된 바와 같이 실리콘 기판(10) 상에 절연박막(12)을 성장시킨 후, 이를 선택 식각하여 제3b도에 도시된 형태의 절연박막 패턴(12')을 형성한다.First, as shown in FIG. 3A, the insulating thin film 12 is grown on the silicon substrate 10, and then selectively etched to form an insulating thin film pattern 12 'of the type shown in FIG. 3B.

그 다음, 제3c도에 도시된 바와 같이 상기 절연박막 패턴(12')을 식각마스크로 하여 습식 혹은 건식 실리콘 식각을 행함으로써 깊이가 d1인 실리콘 홈(18)을 형성한다.Next, as illustrated in FIG. 3C, wet or dry silicon etching is performed using the insulating thin film pattern 12 ′ as an etch mask to form a silicon groove 18 having a depth of d1.

이어서, 상기 절연박막 패턴(12')을 제거하고 다시 열 산화막과 같은 절연박막(12)을 d2 두께로 홈이 형성된 실리콘 기판 전면에 형성한다. 이후의 공정의 제2a도 내지 제2e도에서 도시된 공정과 유사하게 진행된다.Subsequently, the insulating thin film pattern 12 ′ is removed and an insulating thin film 12, such as a thermal oxide film, is formed on the entire surface of the silicon substrate having a d2 thickness. The process proceeds similarly to the process shown in FIGS. 2A-2E.

즉, 홈(18) 내에 형성된 상기 절연박막(12)을 제3e도에 도시된 형태를 가지도록 선택 식각하여 절연박막 패턴(12''')을 형성하고, 이를 식각마스크로 습식 혹은 건식 실리콘 식각을 행함으로써 측면 방향으로의 식각이 이루어지도록 하여 제3f도에 도시된 형태의 실리콘 팁(14)들을 형성한다.That is, the insulating thin film 12 formed in the groove 18 is selectively etched to have the shape shown in FIG. 3e to form an insulating thin film pattern 12 ′ ″, which is wet or dry silicon etched using an etching mask. Is performed to etch in the lateral direction to form the silicon tips 14 of the type shown in FIG. 3f.

이 때, 완전한 팁이 형성되면 제3g도에 도시된 바와 같이 상기 팁(14) 위에 있던 마스크는 자동적으로 제거되고 단지 주변의 절연박막 패턴(12''') 만이 남게 된다.At this time, when the complete tip is formed, as shown in FIG. 3G, the mask on the tip 14 is automatically removed and only the surrounding insulating thin film pattern 12 '' 'remains.

다음으로, 세척 공정을 거친 뒤 이를 양극 기판(16)과 접합함으로써 제3h도에 도시된 바와 같이 홈(18)의 깊이에 해당하는 d1과 열 산화막의 두께에 해당하는 d2를 합한 거리 즉, d=d1+d2를 전계방출부와 양극간의 거리로 갖는 다이오드형 전계방출소자를 완성한다.Next, after the cleaning process is bonded to the positive electrode substrate 16, as shown in FIG. 3h, the distance d1 corresponding to the depth of the groove 18 and d2 corresponding to the thickness of the thermal oxide film, that is, d A diode type field emission device having a distance dd + d2 as a distance between the field emission unit and the anode is completed.

이 경우 d의 상한치는 극단적으로는 실리콘 기판(10)의 두께에 근접할 수도 있다. 예를 들어 두께가 500㎛, 직경이 4인치인 실리콘 기판을 음극 기판으로 이용할 경우 홈의 깊이를 500㎛ 부근에 이르기까지 조절할 수 있어 d의 상한치가 500㎛에 근접하게 된다.In this case, the upper limit of d may be extremely close to the thickness of the silicon substrate 10. For example, when a silicon substrate having a thickness of 500 µm and a diameter of 4 inches is used as a cathode substrate, the depth of the groove can be adjusted to around 500 µm, so that the upper limit of d approaches 500 µm.

제3도를 토대로 한 상기 공정에 있어서 부가적으로 설명해야 할 점들은 다음과 같다. 먼저 홈을 형성하는 데에는 습식 및 건식식각 방법을 공히 사용할 수 있으나, 식각 표면 특성이 상대적으로 우수한 습식 식각이 보다 바람직하며, 이증에서도 특히 식각율 조절이 용이하고 식각 표면 특성이 좋으며, 아울러 측면 방향으로의 식각을 조절할 수 있는 결정 의존성 식각 용액인 F-식각용액을 사용하여 공정을 진행하는 것이 바람직하다.Further points to be described in the above process based on FIG. 3 are as follows. First, the wet and dry etching methods can be used to form the grooves, but wet etching, which has relatively good etching surface properties, is more preferable, and in this case, the etching rate can be easily adjusted, and the etching surface properties are good. It is preferable to proceed with the process using the F-etch solution, which is a crystal-dependent etching solution that can control the etching of.

이 때 상기 F-식각 용액의 (100) 실리콘 결정면에 대한 식각율은 그 조성 및 사용 온도에 의존하여 약 0.8-1.4㎛/분으로 조절될 수 있으므로 식각되는 홈의 깊이도 1㎛ 이하의 조절도를 가지고 조절이 가능하다고 볼 수 있다.At this time, the etching rate of the (100) silicon crystal plane of the F-etch solution can be adjusted to about 0.8-1.4㎛ / min depending on the composition and the use temperature, so the depth of the groove to be etched is also less than 1㎛ It can be regarded as adjustable with.

다음은 홈 내에 형성되어 있는 절연박막(12)을 선택 식각하는 공정에 관한 것으로, 이와 같이 식각 공정을 진행하기 위해서는 흔히 사용되는 사진식각공정(photolithography)을 사용할 수도 있으나, 홈이 깊을 경우에는 전자선 직접 패터닝(electrol-beam direct lithography) 등과 같은 특수한 패터닝 공정을 적용할 수도 있다.Next, the present invention relates to a process of selectively etching the insulating thin film 12 formed in the groove, and in order to proceed with the etching process, a photolithography method, which is commonly used, may be used. Special patterning processes, such as patterning (electrol-beam direct lithography), may be applied.

제3도에 의거한 경우에도 역시 열산화막을 비롯하여 실리콘 질화막이나 화학기상증착법에 의한 산화막 등과 같은 절연박막들을 사용할 수 있으며, 아울러 양극재료의 경우에 있어서도 단순한 진공 다이오드로 이용하는 경우에는 실리콘 기판을 비롯한 반도체 재료가, 표시용 소자로 이용할 경우에는 발광층 및 투명도전막이 형성되어 있는 유리재료가 사용될 수도 있다. 후자의 경우(표시용 소자로 이용되는 경우)에 있어서는 이후 언급된 제6도의 공정에서 자세히 설명한다.Also in accordance with FIG. 3, insulating thin films such as thermal oxide films, silicon nitride films, and chemical vapor deposition methods can be used. In addition, in the case of anode materials, semiconductors including silicon substrates can be used as simple vacuum diodes. When the material is used as a display element, a glass material in which a light emitting layer and a transparent conductive film are formed may be used. In the latter case (used as a display element), it is explained in detail in the process of FIG. 6 mentioned later.

한편, 제3 실시예로서 제4도에는 음극 기판에 형성된 홈과 절연박막, 그리고 양극기판에 형성된 홈을 이용하여 전계방출부와 양극간의 거리를 조절하는 공정을 통하여 형성된 전계방출소자의 단면 구조가 도시되어 있다.Meanwhile, FIG. 4 shows a cross-sectional structure of the field emission device formed through the process of controlling the distance between the field emission unit and the anode using the groove formed in the cathode substrate, the insulating thin film, and the groove formed in the anode substrate. Is shown.

상기 전계방출소자의 제조방법은 제3a도 내지 제3g도에 도시된 공정과 동일하게 진행하되, 제3h 공정 단계에서 양극 기판(16)과 절연박막 패터(12''')을 접합시키기 전에 먼저 식각마스크를 이용하여 양극 기판에 홈(18')을 형성한 뒤, 이를 제3g도에 도시된 바와 같이 절연 박막 패턴(12''')이 형성된 음극 기판(10)에 접합시키는 공정을 거쳐 형성된다.The manufacturing method of the field emission device proceeds in the same manner as shown in FIGS. 3A to 3G, but before bonding the anode substrate 16 and the insulating thin film pattern 12 ′ '' in the third step, the first method is performed. After the groove 18 'is formed on the anode substrate using an etching mask, the groove 18' is formed by bonding the groove 18 'to the cathode substrate 10 on which the insulating thin film pattern 12' '' is formed, as shown in FIG. 3g. do.

이와 같이 양극 기판(16)으로서 홈(18')이 형성된 실리콘 기판을 이용할 경우 상기 도면에서 보여준 바와 같이 d의 값을 보다 광법위하게 조절할 수 있게 된다.As described above, in the case of using the silicon substrate having the grooves 18 'formed as the anode substrate 16, the value of d can be adjusted more optically.

이 경우, 전계방출부와 양극간의 거리 d는 각각의 기판에 형성된 홈의 깊이들 d1, d3, 그리고 절연막의 두께 d2를 합한 값에 해당하는 d=d1+d2+d3로 정의된다.In this case, the distance d between the field emitter and the anode is defined as d = d1 + d2 + d3 corresponding to the sum of the depths d1 and d3 of the grooves formed in each substrate and the thickness d2 of the insulating film.

다음으로, 본 발명에서 제안된 제1 및 제2 실시예를 응용한 예로서 제5도 및 제6도에 도시된 공정수순도를 참조하여 다이오드형 전계방출소자의 전계방출부와 양극간의 거리를 조절하는 방법을 제시하면 다음과 같다.Next, the distance between the field emitter and the anode of the diode-type field emission device is described with reference to the process steps shown in FIGS. The following shows how to adjust.

여기서 제5a도 내지 제5g도는 제1 실시예의 응용예를 나타낸 것이며, 제6a도 내지 제6g도는 제2 실시예의 응용예를 나타낸 것이다.5A to 5G show an application example of the first embodiment, and FIGS. 6A to 6G show an application example of the second embodiment.

먼저, 제4 실시예로서 제5a도 내지 제5g도에 도시된 공정을 설명한다. 상기 공정은 기 언급된 제1 실시예 보다도 d의 값을 정확하게 조절할 수 있다는 잇점을 갖는다.First, the process shown in FIGS. 5A to 5G is described as the fourth embodiment. This process has the advantage that it is possible to adjust the value of d more accurately than the first embodiment mentioned above.

우선 제5a도에 도시된 바와 같이 단결정 실리콘 기판(10) 상에 절연박막(12) 예컨데, 열 산화막을 0.1-3 ㎛ 내의 두께로 성장시키고, 상기 열 산화막 상에 500-3000 Å 범위 내의 두께를 갖는 실리콘 질화막(13)을 증착한다. 여기서는 상기 절연박막(12)의 두께를 1㎛의 두께로 성장시키고, 실리콘 질화막(13)의 두께를 2000Å의 두께로 증착시킨 경우에 대하여 설명한다.First, as shown in FIG. 5A, the insulating thin film 12 is grown on the single crystal silicon substrate 10. For example, a thermal oxide film is grown to a thickness within 0.1-3 mu m, and a thickness within the range of 500-3000 kPa on the thermal oxide film. The silicon nitride film 13 having it is deposited. Here, the case where the thickness of the insulating thin film 12 is grown to a thickness of 1 μm and the thickness of the silicon nitride film 13 is deposited to a thickness of 2000 kPa will be described.

그 다음, 상기 열 산화막 및 실리콘 절화막(13)을 사진식각공정을 이용하여 제5b도에 도시된 바와 같이 선택 식각하여 열 산화됨과 실리콘 질화막으로 이루어진 직경 2㎛ 의 식각마스크(a)를 형성한다.Then, the thermal oxide film and the silicon cut film 13 are selectively etched using a photolithography process to form an etching mask (a) having a diameter of 2 μm, which is thermally oxidized and a silicon nitride film as shown in FIG. 5B. .

이상과 같이 준비된 시편을 질산-아세트산-불산(nitric acid-acetic acid-fluoric acid:이하, NAF라 한다)으로 이루어진 용액에 넣고 1-3분 동안 식각을 행하면 제5c도에 도시된 바와 같이 끝부분의 직경 1㎛가 되는 실리콘 팁(14)들이 실각마스크(a) 아래에 형성된다.The specimen prepared as described above is placed in a solution consisting of nitric acid-acetic acid-fluoric acid (hereinafter referred to as NAF) and etched for 1-3 minutes. As shown in FIG. Silicon tips 14 having a diameter of 1 μm are formed under the real mask a.

그 후, 상기 공정 결과 준비된 시편을 습식 산소 분위기에 넣고 열 산화를 행하면 식각마스크(a)로 덮혀 있지 않은 부분들만이 선택적으로 산화됨으로써, 제5d도에 도시된 바와 같이 부분적인 열 산화막(20)이 형성된다. 이와 같이 질화막마스크에 의해 열산화막이 선택적으로 성장되는 공정을 로커스(local oxidation of silicon:LOCOS) 공정이라 부른다.Thereafter, when the specimen prepared as a result of the process is put into a wet oxygen atmosphere and thermally oxidized, only the portions not covered by the etching mask (a) are selectively oxidized, so that the partial thermal oxide film 20 is shown in FIG. Is formed. The process of selectively growing the thermal oxide film by the nitride film mask is called a local oxidation of silicon (LOCOS) process.

이상과 같이 로커스 공정이 완료된 시편을 BOE(buffered oxide etchant) 용액 내에 넣거나, 혹은 건식 식각을 통해 상기 열 산화막(20)을 제거하게 되면, 제5e도에 도시된 바와 같이 열 산화막이 제거됨과 동시에 끝이 매우 뾰족한 복수개의 실리콘 팁(14)이 형성된다. 이 때 상기 실리콘 팁(14) 상의 식각마스크(a)도 제거한다.As described above, when the specimen in which the locus process is completed is placed in a buffered oxide etchant (BOE) solution or the thermal oxide film 20 is removed by dry etching, the thermal oxide film is removed and finished as shown in FIG. A plurality of very sharp silicon tips 14 are formed. At this time, the etching mask (a) on the silicon tip 14 is also removed.

그 후, 제5f도에 도시된 바와 같이 습식 혹은 건식 식각에 의해 실리콘 질화막(13)을 제거하고, 양극 접합이나 직접 접합을 통하여 양극 기판(16)을 절연박막(12')인 열 산화막 상에 접합함으로써, 본 공정을 완료한다. 그 결과, 팁과 양극간의 거리 d가 열 산화막의 두께에 해당하는 1㎛로 조절된다.Thereafter, as shown in FIG. 5F, the silicon nitride film 13 is removed by wet or dry etching, and the anode substrate 16 is placed on the thermal oxide film, which is the insulating thin film 12 ', by anode bonding or direct bonding. By joining, this process is completed. As a result, the distance d between the tip and the anode is adjusted to 1 mu m, which corresponds to the thickness of the thermal oxide film.

다음으로, 제5 실시예로서 제6a도 내지 제6g도에 도시된 공정을 설명한다. 상기 공정에서 제시된 다이오드형 전계방출소자는 표시용 소자에 적합하도록 이루어진 것으로 실질적인 공정 진행이 제2 실시예와 유사하다.Next, as a fifth embodiment, the processes shown in Figs. 6A to 6G will be described. The diode-type field emission device proposed in the above process is made to be suitable for a display device, and the substantial progress of the process is similar to that of the second embodiment.

즉, 먼저 제6a도에 도시된 바와 같이 단결정 실리콘 기판(10) 상에 500 - 3000 두께 밤위 내의 절연박막(12') 예컨대, 열 산화막을 성장시킨 뒤 이를 사진식각공정을 통하여 선택 식각하여 1*1㎟ 크기의 정사각형 창(22)을 형성한다. 여기서는 상기 절연박막(12')을 1000Å의 두께로 증착시킨 경우에 대하여 설명한다.That is, as shown in FIG. 6A, first, an insulating thin film 12 ', for example, a thermal oxide film within 500-3000 thick chestnut, is grown on a single crystal silicon substrate 10, and then selectively etched through a photolithography process to 1 *. A square window 22 having a size of 1 mm 2 is formed. Here, the case where the insulating thin film 12 'is deposited to a thickness of 1000 mW will be described.

그 후, 제6b도에 도시된 바와 같이 상기 준비된 시편을 115℃의 'F-식각' 용액 내에 넣고 3분 동안 식각하여 크기가 1*1㎟이고, 깊이가 4㎛인 정사각형 홈(18)을 형성하고, BOE 용액을 이용하여 상기 절연박막(12')을 제거한다.Then, as shown in FIG. 6B, the prepared specimen was placed in an 'F-etch' solution at 115 ° C. and etched for 3 minutes to form a square groove 18 having a size of 1 * 1 mm 2 and a depth of 4 μm. And the insulating thin film 12 'is removed using a BOE solution.

이어서, 제6c도에 도시한 바와 같이 상기 홈(18)을 포함한 실리콘 기판(10) 상에 절연박막(12) 예컨대, CVD 산화막을 0.1-3㎛ 두께로 증착한다. 여기서는 상기 CVD 산화막을 1㎛의 두께로 증착한 경우에 대하여 설명한다.Subsequently, as shown in FIG. 6C, an insulating thin film 12, for example, a CVD oxide film, is deposited on the silicon substrate 10 including the grooves 18 to a thickness of 0.1-3 mu m. Here, the case where the CVD oxide film is deposited with a thickness of 1 탆 will be described.

그 다음, 제6d도에 도시된 바와 같이 정사각형 홈(18) 내에 증착된 산화막에 대해 사진식각공정을 실시하여 직경 2㎛의 원형 절연박막 패턴(12''')을 형성하고, 이상과 같이 준비된 시편을 NAF 용액 내에 넣고 4분 동안 실리콘 식각을 실시한다.Then, as shown in FIG. 6D, a photolithography process is performed on the oxide film deposited in the square groove 18 to form a circular insulating thin film pattern 12 '' 'having a diameter of 2 占 퐉, and is prepared as described above. Place the specimen in NAF solution and perform silicon etching for 4 minutes.

그 결과, 상기 절연박막 패턴(12''')을 마스크로 한 측면 방향으로의 식각에 의해 높이가 1㎛인 복수개의 실리콘 팁(14)들이 형성되며, 곧이어 상기 팁(14) 위의 절연박막 패턴(12''')을 제거하므로써 제6e도에 도시된 바와 같은 패턴을 형성한다.As a result, a plurality of silicon tips 14 having a height of 1 μm are formed by etching in the lateral direction using the insulating thin film pattern 12 ′ ″, followed by the insulating thin film on the tip 14. By removing the pattern 12 '' ', a pattern as shown in Fig. 6E is formed.

이 후, 제6f도에 도시된 바와 같이 전계방출표시소자에 응용할 수 있도록 투명도점막(24)과 발광층(26)이 형성된 양극 유리 기판(16)을 제조한다.Thereafter, as illustrated in FIG. 6F, the anode glass substrate 16 having the transparent mucosa 24 and the light emitting layer 26 is manufactured to be applied to the field emission display device.

다음으로, 제6g도에 도시된 바와 같이 준비된 두 종류의 기판, 즉 음극 실리콘 기판(10)과 양극 유리 기판(16)을 양극 접합이나 직접 접합에 의해 서로 접합시키므로써 진공 다이오드형 전계방출표시소자 제조를 완료한다.Next, two types of substrates prepared as shown in FIG. 6G, that is, the cathode silicon substrate 10 and the anode glass substrate 16 are bonded to each other by anodic bonding or direct bonding, thereby forming a vacuum diode type field emission display device. Complete the manufacture.

이 때, 실리콘 팁(14)의 전계방출부 끝부분과 양극 기판(16) 상에 형성되어 있는 투명 도전막(24)의 표면간 거리 d는 홈의 깊이 d1=4㎛와, 절연박막인 CVD 산화막의 두께 d2=1㎛의 합인 5㎛로 정확히 정의될 수 있다.At this time, the distance d between the end of the field emission portion of the silicon tip 14 and the surface of the transparent conductive film 24 formed on the anode substrate 16 has a groove depth d1 = 4 mu m and an insulating thin film CVD. It can be precisely defined as 5 mu m, which is a sum of the thickness d2 = 1 mu m of the oxide film.

상술한 바와 같이 본 발명에 의하면, 전계방출부의 끝부분과 양극 표면간의 거리를 1㎛ 이하로부터 수백 ㎛에 이르기까지 수십 Å수준의 분해능으로 조절할 수 있어, 전계방출부로부터의 전계 분포를 정확히 실측할 수 있을 뿐 아니라 전계방출 전압 및 방출 전류를 효과적으로 제어할 수 있으며, 아울러 전계방출표시소자는 물론 마이크로 팁을 이용한 터널링 센서 제조 등에도 응용 가능한 고신뢰성의 다이오드형 전계방출소자를 구현할 수 있게 된다.As described above, according to the present invention, the distance between the end of the field emission portion and the surface of the anode can be adjusted to a resolution of several tens of micrometers from 1 μm or less to several hundred μm, so that the electric field distribution from the field emission portion can be accurately measured. In addition, it is possible to effectively control the field emission voltage and emission current, as well as to implement a highly reliable diode-type field emission device that can be applied to the field emission display device as well as to manufacture a tunneling sensor using a micro tip.

Claims (23)

반도체 기판 상에 소정 두께의 절연박막을 형성하는 공정과; 전계방출부가 형성될 부분의 상기 절연박막을 선택 식각하여 마스크 패턴을 형성하는 공정과; 상기 마스크 패턴을 식각마스크로 습식 또는 건식 식각하여 마스크 패턴 하부에 복수개의 팁을 형성하는 공정과; 상기 팁 상의 마스크 패턴을 제거하는 공정 및; 상기 반도체 기판 성의 양측 에지부에 형성된 절연박막에 양극 기판을 접합하는 공정을 포함하여 형성되는 것을 특징으로 하는 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법.Forming an insulating thin film having a predetermined thickness on the semiconductor substrate; Forming a mask pattern by selectively etching the insulating thin film in a portion where the field emission unit is to be formed; Wet or dry etching the mask pattern with an etch mask to form a plurality of tips under the mask pattern; Removing the mask pattern on the tip; And a step of bonding the anode substrate to the insulating thin film formed on both edge portions of the semiconductor substrate, wherein the distance between the field emission portion and the anode of the diode-type field emission device is formed. 제1항에 있어서 상기 팁 상의 마스크 패턴을 제거하는 공정 진행 후, 반도체 기판 상의 양측 에지부에 형성된 절연박막과 맞닿는 위치의 양극 기판 내측 에지부에 소정 두께의 절연박막을 형성하는 공정을 더 포함하여 형성되는 것을 특징으로 하는 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법.The method of claim 1, further comprising, after the process of removing the mask pattern on the tip, forming an insulating thin film having a predetermined thickness on the inner edge portion of the anode substrate at a position contacting the insulating thin films formed on both edge portions of the semiconductor substrate. Method for controlling the distance between the field emission portion and the anode of the diode-type field emission device, characterized in that formed. 제1항 또는 제2항에 있어서, 상기 절연박막은 열 산화막, 실리콘 질화막, CVD 산화막 중 선택된 어느 하나로 형성되는 것을 특징으로 하는 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법.The method of claim 1 or 2, wherein the insulating thin film is formed of any one selected from a thermal oxide film, a silicon nitride film, and a CVD oxide film. 제1항에 있어서, 상기 다이오드형 전계방출소자는 표시용 소자로 이용될 경우, 마스크 패턴을 제거하는 공정 진행 후, 유리 기판 상에 투명도전막을 형성하는 공정 및; 상기 투명도전막 상에 발광층을 형성하는 공정을 거쳐 양극 기판을 제조하는 공정을 더 포함하여 형성되는 것을 특징으로 하는 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법.The method of claim 1, wherein the diode-type field emission device, when used as a display device, after the process of removing the mask pattern, forming a transparent conductive film on the glass substrate; And forming a light emitting layer on the transparent conductive film, and manufacturing a positive electrode substrate. The method of controlling a distance between a field emission part and an anode of a diode-type field emission device is further included. 제1항 또는 제2항에 있어서, 상기 절연박막은 수십 Å으로부터 수 ㎛ 이내의 두께 범위로 형성되는 것을 특징으로 하는 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법.The method according to claim 1 or 2, wherein the insulating thin film is formed in a thickness range of several tens of micrometers to within several micrometers. 반도체 기판 상에 소정 두께의 제1 절연박막 및 제2 절연박막을 순차적으로 증착하는 공정과; 전계방출부가 형성될 부분의 상기 제1 및 제2 절연박막을 선택 식각하여 마스크 패턴을 형성하는 공정과; 상기 마스크 패턴을 마스크로 식각공정을 진행하여 그 하부에 복수개의 팁을 형성하는 공정과; 열 산화를 실시하여 마스크 패턴이 형성되지 않은 부분에 산화막을 성장시키는 공정과; 상기 마스크 패턴 및 산화막을 제거하는 공정과; 제2 절연박막을 제거하는 공정 및; 상기 반도체 기판 상의 양측 에지부에 형성된 제1 절연박막에 양극 기판을 접합하는 공정을 포함하여 형성되는 것을 특징으로 하는 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법.Sequentially depositing a first insulating thin film and a second insulating thin film having a predetermined thickness on the semiconductor substrate; Forming a mask pattern by selectively etching the first and second insulating thin films on the portion where the field emission unit is to be formed; Forming a plurality of tips under the etching process using the mask pattern as a mask; Thermally oxidizing to grow an oxide film in a portion where a mask pattern is not formed; Removing the mask pattern and the oxide film; Removing the second insulating thin film; And a step of bonding the anode substrate to the first insulating thin film formed on both edge portions of the semiconductor substrate, wherein the distance between the field emission portion and the anode of the diode-type field emission device is formed. 제6항에 있어서, 상기 제1 절연박막 및 제2 절연박막은 열 산화막 및 실리콘 질화막으로 형성되는 것을 특징으로 하는 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법.The method of claim 6, wherein the first insulating thin film and the second insulating thin film are formed of a thermal oxide film and a silicon nitride film. 제6항에 있어서, 상기 제1 절연박막은 0.1-3㎛의 두께로 형성되는 것을 특징으로 하는 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법.The method of claim 6, wherein the first insulating thin film is formed to a thickness of 0.1-3 μm. 제6항에 있어서, 상기 제2 절연박막은 500-3000Å의 두께로 형성되는 것을 특징으로 하는 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법.7. The method of claim 6, wherein the second insulating thin film is formed to a thickness of 500 to 3000 mW. 제6항에 있어서, 상기 복수개의 팁은 마스크 패턴이 형성된 시편을 질산-아세트산-불산으로 이루어진 식각액에 넣고 1-3분간 식각하여 형성하는 것을 특징으로 하는 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법.The field emission part and the anode of the diode-type field emission device according to claim 6, wherein the plurality of tips are formed by immersing a specimen having a mask pattern in an etchant consisting of nitric acid-acetic acid-fluoric acid for 1-3 minutes. How to adjust the distance. 제6항에 있어서, 상기 마스크 패턴 및 산화막은 BOE 용액내에 넣거나 혹은 건식식각을 통해 제거하는 것을 특징으로 하는 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법.7. The method of claim 6, wherein the mask pattern and the oxide film are removed in a BOE solution or removed by dry etching. 반도체 기판을 선택 식각하여 소정 두께를 갖는 홈을 형성하는 공정과; 상기 홈을 포함한 기판 전면에 소정 두께의 절연박막을 형성하는 공정과; 상기 홈 내부의 절연박막을 선택 식각하여 마스크 패턴을 형성하는 공정과; 상기 마스크 패턴을 식각마스크로 습식 또는 건식 식각을 실시하여 마스크 패턴 하부에 복수개의 팁을 형성하는 공정과; 상기 팁 상의 마스크 패턴을 제거하는 공정 및; 상기 반도체 기판 상의 양측 에지부에 형성된 절연박막에 양극 기판을 접합하는 공정을 포함하여 형성되는 것을 특징으로 하는 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법.Selectively etching the semiconductor substrate to form a groove having a predetermined thickness; Forming an insulating thin film having a predetermined thickness on the entire surface of the substrate including the groove; Forming a mask pattern by selectively etching the insulating thin film inside the groove; Forming a plurality of tips under the mask pattern by performing wet or dry etching on the mask pattern with an etching mask; Removing the mask pattern on the tip; And a step of bonding the anode substrate to the insulating thin film formed on both edge portions of the semiconductor substrate, wherein the distance between the field emission portion and the anode of the diode-type field emission device is formed. 제12항에 있어서, 상기 반도체 기판에 소정 두께를 갖는 홈을 형성하는 공정은 반도체 기판 상에 절연박막을 형성하는 공정과; 상기 절연박막을 선택 식각하여 마스크 패턴을 형성하는 공정과; 상기 마스크 패턴을 식각마스크로 습식 또는 건식 식각을 실시하여 홈을 형성하는 공정 및; 상기 마스크 패턴을 제거하는 공정을 더 포함하여 형성되는 것을 특징으로 하는 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법.The method of claim 12, wherein the forming of the groove having a predetermined thickness in the semiconductor substrate comprises: forming an insulating thin film on the semiconductor substrate; Selectively etching the insulating thin film to form a mask pattern; Forming a groove by wet or dry etching the mask pattern using an etching mask; And a step of removing the mask pattern, wherein the distance between the field emission unit and the anode of the diode-type field emission device is formed. 제12항에 있어서, 상기 팁 상의 마스크 패턴을 제거하는 공정 진행후, 상기 양극 기판을 선택 식각하여 소정 두께를 갖는 홈을 형성하는 공정을 더 포함하여 형성되는 것을 특징으로 하는 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법.The method of claim 12, further comprising forming a groove having a predetermined thickness by selectively etching the anode substrate after the process of removing the mask pattern on the tip. A method of controlling the distance between the field emitter and the anode. 제12항 또는 제13항에 있어서, 상기 홈은 'F-식각' 용액을 이용한 습식 식각공정으로 형성되는 것을 특징으로 하는 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법.The method of claim 12 or 13, wherein the groove is formed by a wet etching process using an 'F-etch' solution. 제12항에 있어서, 상기 홈 내부에 형성된 마스크 패턴은 감광막 패턴을 마스크로 한 사진 식각공정이나 전자선 식각공정을 이용하여 형성하는 것을 특징으로 하는 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법.The method of claim 12, wherein the mask pattern formed in the groove is formed by using a photolithography process or an electron beam etching process using a photosensitive film pattern as a mask, the distance between the field emission portion and the anode of the diode-type field emission device, characterized in that Way. 제12항에 있어서, 상기 절연박막은 열 산화막, 실리콘 질화막, CVD 산화막 중 선택된 어느 하나로 형성되는 것을 특징으로 하는 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법.The method of claim 12, wherein the insulating thin film is formed of any one selected from a thermal oxide film, a silicon nitride film, and a CVD oxide film. 제12항에 있어서 상기 다이오드형 전계방출소자는 표시용 소자로 이용될 경우, 상기 팁 상의 마스크 패턴을 제거하는 공정 진행 후, 유리 기판 상에 투명도전막을 형성하는 공정 및; 상기 투명도전막 상에 발광층을 형성하는 공정을 거쳐 양극 기판을 제조하는 공정을 더 포함하여 형성되는 것을 특징으로 하는 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법.The method of claim 12, wherein the diode-type field emission device is a display device, comprising: forming a transparent conductive film on a glass substrate after a process of removing a mask pattern on the tip; And forming a light emitting layer on the transparent conductive film, and manufacturing a positive electrode substrate. 제13항에 있어서, 상기 마스크 패턴은 BOE 용액으로 제거되는 것을 특징으로 하는 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법.The method of claim 13, wherein the mask pattern is removed by a BOE solution. 제12항에 있어서, 상기 절연박막은 0.1-3㎛의 두께로 형성되는 것을 특징으로 하는 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법.The method of claim 12, wherein the insulating thin film is formed to a thickness of 0.1-3 μm. 제13항에 있어서, 상기 절연박막은 열 산화막으로 형성되는 것을 특징으로 하는 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법.15. The method of claim 13, wherein the insulating thin film is formed of a thermal oxide film. 제13항에 있어서, 상기 절연박막은 500-3000Å의 두께로 형성되는 것을 특징으로 하는 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법.15. The method of claim 13, wherein the insulating thin film is formed to a thickness of 500 to 3000 mW. 제12항에 있어서, 상기 복수개의 팁은 준비된 시편을 질산-아세트산-불산으로 이루어진 용액에 넣고 3-5분 동안 식각처리하여 형성되는 것을 특징으로 하는 다이오드형 전계방출소자의 전계방출부와 양극간의 거리조절방법.The method of claim 12, wherein the plurality of tips are formed by etching the prepared specimen in a solution consisting of nitric acid-acetic acid-fluoric acid for 3-5 minutes between the field emission portion and the anode of the diode-type field emission device How to adjust the distance.
KR1019950032843A 1995-09-29 1995-09-29 Method for controlling distance between emitter and anode of diode type field emission device KR0176324B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950032843A KR0176324B1 (en) 1995-09-29 1995-09-29 Method for controlling distance between emitter and anode of diode type field emission device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950032843A KR0176324B1 (en) 1995-09-29 1995-09-29 Method for controlling distance between emitter and anode of diode type field emission device

Publications (2)

Publication Number Publication Date
KR970017856A KR970017856A (en) 1997-04-30
KR0176324B1 true KR0176324B1 (en) 1999-03-20

Family

ID=19428490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950032843A KR0176324B1 (en) 1995-09-29 1995-09-29 Method for controlling distance between emitter and anode of diode type field emission device

Country Status (1)

Country Link
KR (1) KR0176324B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016120977A1 (en) 2015-12-10 2017-06-14 Hyundai Motor Company Device and method for active vibration control of a hybrid vehicle

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016120977A1 (en) 2015-12-10 2017-06-14 Hyundai Motor Company Device and method for active vibration control of a hybrid vehicle

Also Published As

Publication number Publication date
KR970017856A (en) 1997-04-30

Similar Documents

Publication Publication Date Title
US3970887A (en) Micro-structure field emission electron source
US5188977A (en) Method for manufacturing an electrically conductive tip composed of a doped semiconductor material
US5483118A (en) Field emission cold cathode and method for production thereof
JP3249288B2 (en) Micro vacuum tube and method of manufacturing the same
JP3347203B2 (en) Method for forming microcavities and microdevice having microcavities
KR0176324B1 (en) Method for controlling distance between emitter and anode of diode type field emission device
US5989931A (en) Low-cost methods for manufacturing field ionization and emission structures with self-aligned gate electrodes
JPH07254370A (en) Fine triode and manufacture thereof
JPH09259740A (en) Vacuum micro-device and manufacture thereof
US6121066A (en) Method for fabricating a field emission display
KR0174126B1 (en) Method for making a field emission type electron gun
KR100197154B1 (en) Manufacturing method of field emission display
US6702637B2 (en) Method of forming a small gap and its application to the fabrication of a lateral FED
KR100237178B1 (en) Manufacturing method of field emission device
KR100189583B1 (en) Method of manufacturing cathode used in the field emission device
KR100258452B1 (en) A manufacturing method of field emission device using thin-layer forming process
KR100218672B1 (en) A structure and a fabrication method of vacuum element
KR100259826B1 (en) Method of fabricating a cold cathode for field emission
KR100286479B1 (en) Method for manufacturing diamond triple electrode field emitter
KR960005679B1 (en) Field emission device
KR100239221B1 (en) Manufacturing method of silicon field emission device using a wafer with soi structure
KR19980019610A (en) Field emission device manufacturing method
KR100257699B1 (en) Method for manufacturing fed
JP3457054B2 (en) Method of manufacturing rod-shaped silicon structure
JPH07192604A (en) Field emission type electron emitter

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030730

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee