KR0175476B1 - 정화소 및 반화소 겸용 움직임 추정 장치 - Google Patents
정화소 및 반화소 겸용 움직임 추정 장치 Download PDFInfo
- Publication number
- KR0175476B1 KR0175476B1 KR1019950041202A KR19950041202A KR0175476B1 KR 0175476 B1 KR0175476 B1 KR 0175476B1 KR 1019950041202 A KR1019950041202 A KR 1019950041202A KR 19950041202 A KR19950041202 A KR 19950041202A KR 0175476 B1 KR0175476 B1 KR 0175476B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- register
- pixel
- receiving
- pixel data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/587—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal sub-sampling or interpolation, e.g. decimation or subsequent interpolation of pictures in a video sequence
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Abstract
본 발명은 정화소 및 반화소 겸용 움직임 추정 장치에 관한 것으로서, 외부의 메모리로부터 화소 데이터를 외부의 클럭신호 CLK와 상기CLK를 반전시킨 클럭신호 CLK-B에 의해 입력받아 입력된 화소 데이터와 상기 화소 데이터의 평균 화소 데이터를 선택하여 출력하는 화소 적재수단(1); 상기 화소 적재 수단(1)의 출력을 입력받아 반화소 움직임 추정을 위한 데이터를 출력하는 보간 수단(2); 상기 보간 수단(2)의 출력과 상기 화소 적재 수단(1)의 출력을 입력받아 선택하여 출력하는 제 1 다중화 수단(3); 현재의 화소 데이터를 입력받아 1비트씩 쉬프트시켜 출력하는 쉬프트 레지스터 수단(4); 상기 쉬프트 레지스터 수단(4)의 출력과 현재 화소 데이터를 입력받아 선택하여 출력하는 제 2 다중화 수단(5); 및 현재 화소 데이터와 이전 프레임의 화소 데이터를 입력받아 감산한 후 이의 절대값을 누적하여 출력하는 단위 연산 수단(6)을 구비하여 기존의 정화소 움직임 추정기에 다중화기와 보간기를 추가하므로서 반화소 움직임 추정을 기존의 방법보다 훨씬 적은 면적만을 사용하여 수행할 수 있는 효과가 있다.
Description
제 1 도는 본 발명의 일실시예에 따른 전체 구성도.
제 2 도는 본 발명의 일실시예에 따른 화소 적재기의 세부 구성도.
제 3 도는 본 발명의 일실시예에 따른 보간기의 세부 구성도.
제 4 도는 본 발명의 일실시예에 따른 단위 연산기의 세부 구성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 화소 적재기 2 : 보간기
3 : 제 1 다중화부 4 : 쉬프트 레지스터
5 : 제 2 다중화부 6 : 단위 연산부
본 발명은 정화소 및 반화소 겸용 움직임 추정 장치에 관한 것이다.
동영상 전화기에 사용되는 동영상 압축 방법은 정화소 및 반화소 움직임 추정 장치가 필요하며, 대부분 정화소 움직임 추정은 전 구간에 걸쳐 움직임 벡터를 비교한다. 이에 반해 반화소 움직임 추정은 계산량이 늘어나는 것을 막기 위해 정화소 추정에서 최소의 SAD(Serial Analog Delay)를 갖는 움직임 벡터에서 상하 좌우로 한점 정도의 영역만을 탐색한다. 따라서, 그 계산량이 정화소 움직임 추정에 비해 상대적으로 적은 반화소 움직임 추정장치를 별도의 하드웨어로 구현하는 것은 속도가 그렇게 중요하지 않는 경우에는 면적의 낭비가 생기는 문제점이 있다.
상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은 기존의 정화소 움직임 추정 장치에 다중화기와 보간기를 추가하므로서 반화소 움직임 추정을 종래의 방법보다 훨씬 적은 면적만을 사용하여 수행할 수 있는 정화소 및 반화소 겸용 움직임 추정 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 외부의 메모리로부터 화소 데이터를 외부의 클럭신호 CLK와 상기 CLK를 반전시킨 클럭신호 CLK-B에 의해 입력받아 입력된 화소 데이터와 상기 화소 데이터의 평균 화소 데이터를 선택하여 출력하는 화소 적재 수단, 상기 화소 적재 수단의 출력을 입력받아 반화소 움직임 추정을 위한 보간 데이터를 출력하는 보간 수단, 상기 보간 수단의 출력과 상기 화소 적재 수단의 출력을 입력받아 입력된 데이터를 선택하여 출력하는 제 1 다중화 수단, 현재의 화소 데이터를 입력받아 1비트씩 쉬프트 시켜 출력하는 쉬프트 레지스터 수단, 상기 쉬프트 레지스터 수단의 출력과 현재 화소 데이터를 입력받아 입력된 데이터를 선택하여 출력하는 제 2 다중화 수단 및 현재 화소 데이타와 이전 프레임의 화소 데이터를 입력받아 감산한 후 이의 절대값을 누적하여 출력하는 단위 연산 수단을 구비한 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제1도는 본 발명의 일실시예에 따른 전체 구성도로서. 도면에서 1은 화소 적재기, 2는 보간기, 3은 제 1 다중화부, 4는 쉬프트 레지스터, 5는 제 2 다중화부, 6은 단위 연산부를 각각 나타낸다.
본 발명에서 제 1 다중화부(3)는 5개의 다중화기로 구성되며, 쉬프트 레지스터(4)는 임의의 n비트 쉬프트 레지스터이다. 또한 제 2 다중화부(5)는 임의의 n개의 다중화기로 구성되며, 단위 연산부(6)는 임의의 n+1개의 단위 연산기로 구성된다.
먼저 정화소 움직임 추정시의 동작을 살펴보면, 화소 적재기(1)에서는 외부의 메모리인 SRAM으로부터 클럭 신호 CLK와 상기 CLK를 반전시킨 클럭 신호 CLK-B에 의해 2개의 화소 데이터를 읽어 입력된 두 개의 화소 데이터(P,P')와 상기 두 개의 화소 데이터(P,P')의 평균값을 보간기(2)로 출력하고, 또한 상기 두 개의 화소 데이터(P,P')를 제 1 다중화부(3)와 단위 연산부(6)로 출력한다. 정화소 움직임 추정시에는 현재의 화소 데이터는 순차적으로 입력되어 단위 연산기 0과 n비트 쉬프트 레지스터(4)에 입력된다. 현재 화소 데이터는 n비트 쉬프트 레지스터(4)에 입럭되어 한 비트씩 쉬프트시켜 제 2 다중화부(5)를 통해 단위 연산부(6)로 출력한다. 상기 단위 연산부(6)에 입력되는 현재 프레임의 화소 데이터는 n비트 쉬프트 레지스터(4)를 거쳐 한 클럭 전의 화소 데이터가 입력되므로서 그 바로 위의 단위 연산기가 계산하는 움직임 벡터보다 X축 방향으로 '1'이 증가한 움직임 벡터에 대해 움직임 추정을 수행한다. 즉 단위 연산기 1은 단위 연산기 0보다 X축 방향으로 '1'이 늦은 화소 데이터에 대해 움직임 추정을 수행한다. 단위 연산기 0부터 4는 제 1다중화부(3)를 통해 이전 프레임의 화소 데이터를 입력받고, 나머지 단위 연산기는 화소 적재기(1)의 출력을 곧바로 입력받는다. 상기 단위 연산부(6)는 Y축상에서 하나 아래줄을 읽어야 하는 경우는 화소 적재기의 출력P를 입력받고, 그렇지 않으면 P'를 입력받는다. 단위 연산부(6)는 상기와 같이 데이터를 입력받아 두 개의 입력 데이터의 차를 계산한 후 절대값을 취해 누적하여 비교 측정기로 출력한다. 제 1, 제 2 다중화부(3,5)는 제어부의 선택 신호에 의해 제어되어 출력 데이터를 결정한다.
반화소 움직임 추정시의 동작을 살펴보면, 보간기(2)는 화소 적재기(1)의 출력을 입력받아 반화소 값을 움직임 벡터 값에 의해 결정하여 5개의 반화소 데이터를 5개의 반화소 지연시간 후에 동시에 제 1 다중화부(3)에 출력한다. 반화소 움직임 추정시에는 5개의 단위 연산기만이 필요하다. 현재 화소 데이터는 단위 연산기 0에 입력되고, 제 2 다중화부(5)의 4개의 다중화기를 통해 나머지 단위 연산기에 입력된다. 반화소 데이터는 제 1 다중화부(3)의 제어에 의해 단위 연산부(6)에 입력되고, 단위 연산부(6)는 상기 신호를 입력받아 현재 화소에 대한 절대값을 누적하여 비교 측정기로 출력한다.
제 2 도는 본 발명의 일실시예에 따른 화소 적재기(1)의 세부 구성도로서, 쓰기 클럭 신호 CLK에 의해 화소 데이터를 입력 받는 제 1 레지스터(11), 상기 쓰기 클럭 신호 CLK에 반전된 CLK-B에 의해 화소 데이터를 상기 제 1 레지스터(11)보다 반 클럭 늦게 입력받는 제 2 레지스터(12), 상기 제 2 레지스터(12)의 출력을 쓰기 클럭 신호 CLK에 의해 입력받는 제 3 레지스터(13), 상기 제 1 레지스터(11)의 출력과 상기 제 3 레지스터(13)의 출력을 입력받아 평균값을 계산하여 출력하는 연산기(14) 및 상기 제 1레지스터(11), 제 3 레지스터(13), 연산기(14)의 출력을 입력받아 선택신호의 제어에 의해 3개의 입력 데이터중 1개를 선택하여 보간기(2)로 출력하는 다중화기(15)를 구비한다.
화소 적재기(1)는 매 클럭 마다 두 개의 화소 데이터를 읽어 들이는데 있어, 외부의 메모리가 반 클럭 마다 한 화소를 출력하므로 한 클럭을 기다려 두 개의 화소 값을 정렬한다. 즉, 제 1 레지스터(11)와 제 2 레지스터(12)는 반 클럭의 차이를 두고 화소 데이터를 입력받아 제 3 레지스터(13)에서 다시 제 1 레지스터(11)의 쓰기 클럭 신호인 CLK에 의해 쓰기를 하여 두 개의 화소 데이터를 정렬한다. 연산기(14)는 상기 두 개의 화소 데이터의 평균값을 계산하여 다중화기(15)에 출력한다. 다중화기(15)는 제 1레지스터(11)의 출력과 제 3 레지스터(13)의 출력 및 연산기(14)의 출력을 입력받아 외부 제어부의 선택신호의 제어에 의해 하나의 데이터를 선택하여 출력한다. 제 1 레지스터(11)와 제 3 레지스터(13)에서 출력된 두 개의 정화소 데이터는 Y축 움직임 벡터의 첫 번째 값이 정수이면 제 3 레지스터(13)의 출력인 P를 선택하고, 아니면 제 1 레지스터(11)의 출력인 P를 선택한다.
제 3 도는 본 발명의 일실시예에 따른 보간기(2)의 구성도로서, 화소 적재기(1)의 출력을 입력받아 저장하는 제 1 레지스터(21), 상기 제 1 레지스터(21)의 출력을 입력받아 저장하는 제 2 차 레지스터(22), 상기 제 1 레지스터(21)의 출력과 상기 제 2 레지스터(22)의 출력을 입력받아 평균값을 계산하는 연산기(23), 상기 연산기(23)의 출력을 입력받아 저장하는 제 3 레지스터(27), 상기 제 1 레지스터(21)의 출력을 입력받아 저장하는 제 4 레지스터(28), 상기 제 2레지스터(22)의 출력을 입력받아 저장하는 제 5 레지스터(26), 상기 제 5 레지스터(26)의 출력을 입력받아 저장하는 제 6레지스터(24), 상기 제 3 레지스터(27)의 출력을 입력받아 저장하는 제 7 레지스터(25), 상기 제 7 레지스터(25)의 출력을 입력받아 저장하는 제 8 레지스터(29) 및 상기 제 4 레지스터(28)의 출력과 상기 제 8 레지스터(29)의 출력을 입력받아 외부 제어부의 선택신호에 의해 제어되어 두 개의 입력중 하나를 선택하여 출력하는 다중화기(30)를 구비한다.
보간기(2)는 화소 적재기(1)의 Y축 방향으로 보간이된 화소 값을 연속적으로 입력받아 제 6 레지스터(24)의 출력 h1과 제 7 레지스터(25)의 출력 h2와 제 5 레지스터(26)의 출력 h3과 제 3 레지스터(27)의 출력 h4를 출력하고, 제 4 레지스터(28)의 출력 h5와 제 8 레지스터(29)의 출력 h6중 다중화기(30)를 통해 선택하여 출력한다. 다중화기(30)의 h5와 h6의 선택은 움직임 벡터의 값의 종류에 따라 결정한다. 그 이유는 X축 방향에 대한 첫 번째 움직임 벡터의 값에 따라 반화소 추정에 사용되는 창의 가운데에 있는 화소가 정화소인지 반화소인지의 여부가 결정되기 때문이다. 즉, X축 방향의 첫 번째 움직임 벡터의 값이 정화소이면 다중화기(30)에 선택 신호 '1'을 출력하여 제 4 레지스터(28)의 출력인 h5가 선택되도록 한다. 여기서 h1,h3,h5는 정화소이며, h2,h4,h6은 반화소이다.
제 4 도는 본 발명의 일실시예에 따른 단위 연산부(6)의 구성도로서, 두 개의 화소 데이터를 입력받아 그 차를 계산하는 감산기(61), 상기 감산기(61)의 출력을 입력받고, 절대값을 누적하여 비교 측정기로 출력하는 어큐뮬레이터(62) 및 절대값을 계산하여 상기 어큐뮬레이터(62)에 출력하는 가산기(63)를 구비한다.
상기와 같이 구성되어 동작하는 본 발명은 기존의 정화소 움직임 추정기에 다중화기와 보간기를 추가하므로서 반화소 움직임 추정을 기존의 방법보다 훨씬 적은 면적만을 사용하여 수행할 수 있는 효과가 있다.
Claims (7)
- 위부의 메모리로부터 화소 데이터를 외부의 클럭신호 CLK와 상기 CLK를 반전시킨 클럭신호 CLK-B에 의해 입력받아 입력된 화소 데이터와 상기 화소 데이터의 평균 화소 데이터를 선택하여 출력하는 화소 적재 수단(1); 상기 화소 적재 수단(1)의 출력을 입력 받아 반화소 움직임 추정을 위한 보간 데이터를 출력하는 보간 수단(2); 상기 보간 수단(2)의 출력과 상기 화소 적재 수단(1)의 출력을 입력받아 선택하여 출력하는 제 1 다중화 수단(3); 현재의 화소 데이터를 입력받아 1비트씩 쉬프트 시켜 출력하는 쉬프트 레지스터 수단(4); 상기 쉬프트 레지스터 수단(4)의 출력과 현재 화소 데이터를 입력받아 선택하여 출력하는 제 2 다중화 수단(5); 및 현재 화소 데이터와 이전 프레임의 화소 데이터를 입력받아 감산한 후 이의 절대값을 누적하여 출력하는 단위 연산 수단(6)을 구비한 것을 특징으로 하는 정화소 및 반화소 겸용 움직임 추정 장치.
- 제 1 항에 있어서, 상기 화소 적재 수단(1)은, 쓰기 클럭 신호 CLK에 의해 화소 데이터를 입력 받는 제 1 레지스터(11); 상기 쓰기 클럭 신호 CLK에 반전된 CLK-B에 의해 화소 데이터를 상기 제 1 레지스터(11)보다 반 클럭 늦게 입력받는 제 2 레지스터(12) ; 상기 제 2 레지스터(12)의 출력을 쓰기 클럭 CLK에 의해 입력받는 제 3 레지스터(13) ; 상기 제 1 레지스터(11)의 출력과 상기 제 3 레지스터(13)의 출력을 입력받아 평균값을 계산하여 출력하는 연산기(14); 및 상기 제 1 레지스터(11), 제 3 레지스터(13), 연산기(14)의 출력을 입력받아 선택신호의 제어에 의해 3개의 입력 데이터중 1개를 선택하여 보간 수단(2)으로 출력하는 다중화기(15)를 구비한 것을 특징으로 하는 정화소 및 반화소 겸용 움직임 추정 장치.
- 제 1 항에 있어서, 상기 보간수단(2)은, 화소 적재 수단(1)의 출력을 입력받아 저장하는 제 1 레지스터(21); 상기 제 1 레지스터(21)의 출력을 입력받아 저장하는 제 2 레지스터(22); 상기 제 1 레지스터(21)의 출력과 상기 제 2 레지스터(22)의 출력을 입력받아 평균값을 계산하는 연산기(23); 상기 연산기(23)의 출력을 입력받아 저장하는 제 3 레지스터(27); 상기 제 1 레지스터(21)의 출력을 입력받아 저장하는 제 4 레지스터(28); 상기 제 2 레지스터(22)의 출력을 입력받아 저장하는 제 5 레지스터(26); 상기 제 5 레지스터(26)의 출력을 입력받아 저장하는 제 6 레지스터(24); 상기 제 3 레지스터(27)의 출력을 입력받아 저장하는 제 7 레지스터(25); 상기 제 7 레지스터(25)의 출력을 입력받아 저장하는 제 8 레지스터(29); 및 상기 제 4 레지스터(28)의 출력과 상기 제 8 레지스터(29)의 출력을 입력받아 외부 제어부의 선택신호에 의해 제어되어 두 개의 입력중 하나를 선택하여 출력하는 다중화기(30)를 구비한 것을 특징으로 하는 정화소 및 반화소 겸용 움직임 추정 장치.
- 제 1 항에 있어서, 상기 제 1 다중화 수단(3)은, 보간 수단(2)의 출력과 화소 적재 수단(1)의 출력을 입력받아 외부 제어부의 선택 신호에 의해 제어되어 동작하는 5개의 다중화기로 구성된 것을 특징으로 하는 정화소 및 반화소 겸용 움직임 추정 장치.
- 제 1 항에 있어서, 상기 제 2 다중화 수단(5)은, 쉬프트 레지스터(4)의 쉬프트된 출력과 현재 화소 데이터를 입력받아 외부의 선택 신호에 의해 제어되어 동작하는 임의의 n개의 다중화기로 구성된 것을 특징으로 하는 정화소 및 반화소 겸용 움직임 추정장치.
- 제 1 항에 있어서, 상기 단위 연산 수단(6)은, 임의의 n+1개의 단위 연산기로 구성된 것을 특징으로 하는 정화소 및 반화소 겸용 움직임 추정 장치.
- 제 6 항에 있어서, 상기 단위 연산기는, 두 개의 화소 데이터를 입력받아 그 차를 계산하는 감산기(61); 상기 감산기(61)의 출력을 입력받고, 절대값을 누적하여 비교 측정기로 출력하는 어큐뮬레이터(62); 및 절대값을 계산하여 상기 어큐뮬레이터(62)에 출력하는 가산기(63)를 구비한 것을 특징으로 하는 정화소 및 반화소 겸용 움직임 추정 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950041202A KR0175476B1 (ko) | 1995-11-14 | 1995-11-14 | 정화소 및 반화소 겸용 움직임 추정 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950041202A KR0175476B1 (ko) | 1995-11-14 | 1995-11-14 | 정화소 및 반화소 겸용 움직임 추정 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970032162A KR970032162A (ko) | 1997-06-26 |
KR0175476B1 true KR0175476B1 (ko) | 1999-03-20 |
Family
ID=19434006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950041202A KR0175476B1 (ko) | 1995-11-14 | 1995-11-14 | 정화소 및 반화소 겸용 움직임 추정 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0175476B1 (ko) |
-
1995
- 1995-11-14 KR KR1019950041202A patent/KR0175476B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970032162A (ko) | 1997-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5512962A (en) | Motion vector detecting apparatus for moving picture | |
US6690730B2 (en) | Motion estimator | |
US5157742A (en) | Motion image data compression system | |
KR970068661A (ko) | 반화소 움직임 추정장치(A Half pel motion estimator) | |
US6061397A (en) | Motion vector detecting device | |
US5307167A (en) | Digital zooming system utilizing image buffers and employing an approximated bilinear interpolation method | |
EP0703704B1 (en) | Half-pixel motion compensation controller accepting MPEG2 | |
EP0481421B1 (en) | Moving vector extractor | |
KR0175476B1 (ko) | 정화소 및 반화소 겸용 움직임 추정 장치 | |
KR0151922B1 (ko) | 필드 및 프레임 움직임 추정 장치 | |
EP0592261A1 (en) | Video motion compensation circuit | |
US5898731A (en) | Auto-coefficient renewal digital channel equalizer | |
US7724861B2 (en) | Sample rate converter | |
JPH08201111A (ja) | 内挿装置 | |
US5715175A (en) | Device for providing pixels to a series of operators of a circuit for compressing motion pictures | |
JP3192698B2 (ja) | 動きベクトル評価装置 | |
KR100216596B1 (ko) | 순방향 및 역방향 움직임 추정장치 | |
JP3121519B2 (ja) | 動きベクトルを用いた動き内挿方法および動き内挿回路ならびに動きベクトル検出方法および動きベクトル検出回路 | |
KR20050011241A (ko) | 영상신호의 노이즈 감쇄장치 및 그 방법 | |
KR970002481B1 (ko) | 반픽셀(Half Pixel) 움직임보상장치 | |
JP2002509627A (ja) | 半ピクセルsad発生方法及び装置 | |
JP3528115B2 (ja) | 動き予測ベクトル検出回路 | |
GB2268658A (en) | Video signal processing | |
EP1056295A1 (en) | Filter arithmetic device | |
KR960012935B1 (ko) | 영상프레임간 평균절대차의 차분치를 이용한 장면전환 검출기 및 그 검출 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101105 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |