KR0174999B1 - 다계조 액정 디스플레이 장치의 구동회로 - Google Patents

다계조 액정 디스플레이 장치의 구동회로 Download PDF

Info

Publication number
KR0174999B1
KR0174999B1 KR1019920025354A KR920025354A KR0174999B1 KR 0174999 B1 KR0174999 B1 KR 0174999B1 KR 1019920025354 A KR1019920025354 A KR 1019920025354A KR 920025354 A KR920025354 A KR 920025354A KR 0174999 B1 KR0174999 B1 KR 0174999B1
Authority
KR
South Korea
Prior art keywords
gradation
transfer gates
liquid crystal
voltage
driving circuit
Prior art date
Application number
KR1019920025354A
Other languages
English (en)
Other versions
KR940015955A (ko
Inventor
김은구
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019920025354A priority Critical patent/KR0174999B1/ko
Publication of KR940015955A publication Critical patent/KR940015955A/ko
Application granted granted Critical
Publication of KR0174999B1 publication Critical patent/KR0174999B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 박막 트랜지스터 액정 디스플레이(LCD) 구동장치의 구동버퍼를 개선하여 LCD판넬의 다계조(多階調) 표현이 가능한 다계조 LCD장치의 구동회로에 관한 것으로, 각기 다른 가중치의 저항값을 갖고 병열 연결되어 입력되는 디지탈 데이타에 따라 선택된 소정의 게이트에 인가된 전압을 해당 저항을 통해 출력하는 n개의 전송 게이트를 구비하여 입력되는 신호 데이타에 의해 상기 해당 전송 게이트를 선택적으로 구동하여 데이타에 대응하는 전압을 형성하는 방법으로 다수의 계조의 표현이 가능하게 하여 구동버퍼의 용적을 작게하고 다계조화를 가능하게 함으로써, 대형 액정 디스플레이에 적용 가능하게 하기 위한 것이다.

Description

다계조 액정 디스플레이 장치의 구동회로
제1도는 상기 멀티플렉스 구동방식에 따른 구동버퍼를 보인 도면.
제2도는 박막 트랜지스터 액정 디스플레이 구동장치의 블럭도.
제3도는 박막 트랜지스터 다계조 액정 디스플레이 장치의 구동회로의 데이타 전극 구동수단의 블럭도.
제4도는 본 발명의 다계조 액정 디스플레이 장치의 액정 구동버퍼의 상세 회로도.
제5도는 본 발명의 다계조 LCD장치의 구동회로의 또 다른 실시예를 보인 도면.
본 발명은 박막 트랜지스터 액정 디스플레이(LCD; 이하, LCD로 칭함) 구동장치에 관한 것으로, 특히, 액정 구동버퍼를 개선하여 LCD 판넬의 다계조(多階調) 표현이 가능한 다계조 LCD 구동장치의 구동회로에 관한 것이다.
박막 트랜지스터 LCD 모듈의 계조를 다수화 하는 방법이 여러가지로 모색되고 있으며, 일반적인 방법으로 멀티플렉스 구동방식이 사용되고 있다.
제1도는 상기 멀티플렉스 구동방식에 따른 구동버퍼를 보인 도면으로, 입력되는 2전 데이타를 지정된 계조에 대응하는 전압을 선택하는 신호를 발생하는 디코더(11), 및 표현하고자 하는 계조의 수에 해당되는 n개로 구성되어 상기 디코더(11)로부터 발생되는 산호에 따라 구동되어 인가된 전압을 출력하는 전송 게이트(12)가 병열 연결되고 각 전송 게이트에는 각 계조에 해당되는 전압 및 상기 전압을 출력하기 위한 디지탈 데이타를 인가하기 위한 단자가 각 게이트에 연결된 구조로 되어 있다.
상기 구조의 구동버퍼를 구비한 멀티플렉스 구동방식에 따른 8계조를 갖는 LCD의 구동은 8계조의 구현을 위해 LCD한 화소에 3비트의 데이타가 할당되고, 상기 할당된 데이타는 상기 구동버퍼내의 3*8디코더(11)에 입력되어 선택된 계조에 해당되는 전압(V0에서 V7까지)을 선택하기 위한 신호(D0에서 D7까지)를 형성하고 상기 형성된 D0에서 D7까지의 신호는 상기 8개로 구성되어 V0에서 V7까지의 LC 구동전압을 각각 갖는 전송 게이트(12) 가운데 상기 계조에 해당되는 전압을 갖는 게이트를 선택하여 구동하면 해당 전압이 출력되어 상기 선택된 계조가 표현되는 방법으로 박막 트랜지스터 LCD 판넬 상에 8가지의 계조로 구현되도록 하는 것이다.
그러나 상기 방법에 의한 계조의 표현은 다수의 계조 표현시에 계조의 수 만큼의 전송 게이트가 필요하고 이에 따라 액정 구동버퍼의 용적이 크게 되어 현재의 기술로는 문제점이 많이 발생된다.
상기 문제점을 해결하기 위하여, 본 발명의 다계조 LCD장치의 구동회로는 각기 다른 저항값을 갖고 병열 연결되어 입력되는 디지탈 데이타에 따라 선택된 게이트에 인가된 전압을 해당 저항을 통해 출력하는 n개의 전송 게이트를 구비하여 입력되는 신호 데이타에 의해 상기 해당 전송 게이트를 선택적으로 구동하여 데이타에 대응하는 전압을 형성하는 방법으로 출력하여 계조의 표현이 가능하게 함으로써, 구동버퍼의 용적을 작게하고 다계조화를 가능하게 하는 데에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 다계조 LCD장치의 구동회로는 다계조 표시 가능한 액정 디스플레이 장치의 데이타 구동회로에 있어서, 각 화소 데이타 구동회로는 n비트 2전극 신호를 각 비트별로 다계조 화소 데이타로 입력하기 위한 n개의 입력단자들, 하나의 기준 전압을 입력하는 기준 전압 입력단자, 상기 기준 전압 입력단자와 공통 노드 사이에 상호 병열 접속되고 상기 n비트의 신호 중 대응하는 비트신호에 응답하여 턴온되고 대응하는 가중치의 턴온저항을 가지는 n개의 전송 게이트들, 및 상기 n비트의 2진수 신호에 응답하여 턴온되는 전송 게이트를 통해 상기 공통 노드에 결합되는 전압신호를 가산해서 출력하는 아날로그 가산기를 구비한 것을 특징으로 하고, 또 다른 실시예로, 다계조 표시 가능한 액정 디스플레이 장치의 데이타 구동회로에 있어서, 각 화소 데이타 구동회로는 n비트의 2전극 신호를 각 비트열로 다계조 화소 데이타로 입력하기 위한 n개의 입력단자들, 하나의 기준 전압을 입력하는 기준 전압 입력단자, 상기 기준 전압 입력단자와 공통 노드 사이에 상호 병열 접속되고 상기 n비트의 신호 중 대응하는 비트신호에 응답하여 턴온되는 동일한 턴온저항을 갖는 n개의 전송 게이트들, 상기 n개의 전송 게이트들과 각각 직렬 연결되고 상기 기준 전압 입력단자와 공통 노드 사이에 상호 병열 접속되어 상기 각 전송 게이트에 대응하는 가중치의 턴온저항을 형성하는 저항들, 및 상기 n비트의 2진수 신호에 응답하여 턴온되는 전송 게이트를 통해 상기 공통 노드에 결합되는 전압신호를 가산해서 출력하는 아날로그 가산기를 구비한 것을 특징으로 한다.
이하, 첨부된 도면을 참조로 하여 본 발명의 다계조 LCD장치의 구동회로의 일 실시예를 좀더 상세하게 설명하고자 한다.
제2도는 박막 트랜지스터 LCD 구동장치의 블럭도이다.
제3도는 박막 트랜지스터 다계조 LCD 구동장치의 데이타 전극 구동수단의 블럭도이다.
제4도는 본 발명의 다계조 LCD 장치의 구동회로의 LC 구동버퍼의 상세 회로도이다.
제5도는 본 발명의 다계조 LCD 장치의 구동회로의 또 다른 실시예를 보인 도면이다.
상기 박막 트랜지스터 다계조 LCD 장치의 구동회로는 제2도에 도시한 바와 같이 수평방향의 전극군에 신호 데이타를 인가하기 위한 다수의 IC로 구성되는 데이타 전극 구동수단(21), 상기 데이타 전극군에 직교하는 방향으로 형성되는 주사전극을 순차적으로 구동하기 위한 게이트 구동수단(22), 및 상기 데이타 전극 구동수단(21) 및 게이트 구동수단(22)을 제어하는 제어수단(23)으로 구성되고, 상기 데이타 전극 구동수단(21)은 제3도에 도시한 바와 같이 쉬프트 레지스터 기능을 갖는 카운터(31), 상기 카운터(31)로부터 공급되는 데이타를 일시 저장하기 위한 제1래치수단(32), 상기 제1래치수단(32)에 1수평라인 분의 데이타가 저장되면 상기 제어수단(22)으로부터 공급되는 로드신호에 의해 상기 1라인분의 데이타를 일시 저장하기 위한 제2래치수단(33), 및 상기 제2래치수단(33)의 데이타를 이용 LC를 구도하기 위한 LC 구동버퍼(34)로 구성된다.
상기 본 발명의 LC 구동버퍼를 6개의 2진 데이타를 이용하여 64개의 계조를 구현하는 회로를 일 실시예로 설명하고자 한다.
본 발명은 전송 게이트가 각각 다른 저항값을 갖도록 설계가 가능한 점에서 착안한 것으로, 상기 각 게이트의 저항값을 게이트를 제작할 때에 저항값의 결정은 n비트의 신호 데이타를 이용하여 2n개의 계조를 구현하고자 할 때 n번째의 전송 게이트는 2n*Ron1(여기서, Ron은 전송 게이트를 온시키는 저항), n-1번째의 전송 게이트는 2n-1*Ron1, n-2번째의 전송 게이트는 2n-2*Ron1로 결정되는 방법으로 저항이 결정된다.
이를 이용하여 상기 64개의 계조를 갖는 LC 구동버퍼는 제4도에 도시한 바와 같이 n비트의 2전극 신호를 각 비트별로 다계조 화소 데이타로 입력하기 위한 n개의 입력단자들(40), 하나의 기준 전압을 입력하는 기준 전압 입력단자(41), 상기 기준 전압 입력단자와 공통 노드 사이에 상호 병열 접속되고 상기 n비트의 신호 중 대응하는 비트신호에 응답하여 턴온되고 대응하는 가중치의 턴온저항을 가지는 n개의 전송 게이트들(42), 및 상기 n비트의 2진수 신호에 응답하여 턴온되는 전송 게이트를 통해 상기 공통 노드에 결합되는 전압신호를 가산해서 출력하는 아날로그 가산기(43)로 구성되고, 상기 n개의 전송 게이트들(42)는 저항값(Ron1)을 갖고 디지탈 데이타에 따라 인가된 전압을 해당 저항을 통해 출력하는 제1전송 게이트(421), 상기 제1전송 게이트(421)와 병열 연결되고 저항값(2Ron1)을 갖고 디지탈 데이타에 따라 인가된 전압을 해당 저항을 통해 출력하는 제2전송 게이트(422), 상기 제1전송 게이트(421)와 병열 연결되고 저항값(4Ron1)을 갖고 디지탈 데이타에 따라 인가된 전압을 해당 저항을 통해 출력하는 제3전송 게이트(423), 상기 제1전송 게이트(421)와 병열 연결되고 저항값(8Ron1)을 갖고 디지탈 데이타에 따라 인가된 전압을 해당 저항을 통해 출력하는 제4전송 게이트(424), 상기 제1전송 게이트(421)와 병열 연결되고 저항값(16Ron1)을 갖고 디지탈 데이타에 따라 인가된 전압을 해당 저항을 통해 출력하는 제5전송 게이트(425), 상기 제1전송 게이트(421)와 병열 연결되고 저항값(32Ron1)을 갖고 디지탈 데이타에 따라 인가된 전압을 해당 저항을 통해 출력하는 제6전송 게이트(426), 및 상기 입력되는 신호 데이타에 따라 선택된 전송 게이트로부터 공급되는 전압을 연산하여 출력하는 연산 증폭기(427)로 구성된다.
따라서, 상기 구성에 따른 본 발명의 다계조 LCD 장치의 구동회로의 구동은 상기 제2도에 도시한 상기 쉬프트 레지스트 기능을 하는 카운터 수단(31)이 입력되는 클럭에 따라 동작하면서 입력되는 데이타를 상기 제1래치수단(32)에 저장하고 LCD 화면 상의 1수평라인 분의 데이타가 모두 래치되면 로드신호가 발생되고 상기 로드신호에 의해 상기 1수평라인 분의 데이타는 상기 제2래치수단(33)으로 이동하고 상기 전송된 데이타를 이용하여 상기 LC 구동버퍼(34)가 동작하게 된다.
이때, 상기 기준 전압 입력단자(41)을 통해 상기 각 전송 게이트에는 동일한 전압(Vref)이 입력되고, 상기 전송된 6비트로 구성된 2진 데이타가 상기 n개의 입력단자들(40)을 통해 각각의 전송 게이트에 입력되고 상기 전송 게이트에 입력된 데이타가 하이, 즉 1이면 게이트가 구동하고 이에 따라 상기 인가된 전압(Vref)가 선택된 게이트를 통해 출력된다. 상기 입력되는 2진 신호 데이타가 10의 값으로 입력되면, 상기 제2전송 게이트(422)가 선택되어 전압(Vref)/2Ron1에 해당되는 전압이 출력되고, 1010의 값으로 입력되면, 상기 제2전송 게이트(422)와 제4전송 게이트(424)가 선택되어 전압(Vref)/2Ron1에 해당되는 전압과 전압(Vref)/8Ron1에 해당되는 전압이 출력되고 상기 두 전압을 상기 가산기(43)가 가산하여 해당 전압을 출력하는 방법으로 64개의 계조에 해당되는 각각의 전압을 형성하여 출력한다.
즉, 상기 방법에 의해 상기 가산기(43)를 통해 출력되는 LCD 구동 출력전압은 상기 각 전송 게이트가 2n*Ron1의 저항을 갖으므로,
나타나므로 입력되는 신호 데이타(D0∼Dn)의 값에 따라 2n개의 구동전압을 얻게되고 이에 따라 2n개의 계조표현이 가능하게 된다.
이하, 본 발명의 다계조 액정 디스플레이 장치의 구동회로의 또 다른 실시예를 상기 제5도를 통하여 설명하면, 이는 상기 n비트의 2전극 신호를 각 비트별로 다계조 화소 데이타로 입력하기 위한 n개의 입력단자들(50), 하나의 기준 전압을 입력하는 기준 전압 입력단자(51), 상기 기준 전압 입력단자와 공통 노드 사이에 상호 병열 접속되고 상기 n비트의 신호 중 대응하는 비트신호에 응답하여 턴온되는 동일한 턴온저항을 갖는 n개의 전소 게이트들(52), 상기 n개의 전송 게이트들과 각각 직렬 연결되고 상기 기준 전압 입력단자와 공통 노드 사이에 상호 병열 접속되어 상기 각 전송 게이트에 대응하는 가중치의 턴온저항을 형성하는 저항들(53), 및 상기 n비트의 2진수 신호에 응답하여 턴온되는 전송 게이트를 통해 상기 공통 노드에 결합되는 전압신호를 가산해서 출력하는 아날로그 가산기(54)로 구성되고, 상기 구성에 따른 본 발명의 또 다른 실시예에 따른 다계조 액정 디스플레이 장치의 구동회로는 상기 제4도의 구동회로의 지정된 가중치의 턴온저항을 갖는 전송 게이트를 대신하여 동일한 저항을 갖는 전송 게이트로 사용하고, 각 전송 게이트에 직렬로 연결되고 각 게이트에 대응하는 가중치의 턴온저항을 갖는 저항을 구비하여 상기 제4도의 구동회로와 동일한 기능을 갖는 회로로 구성되어 동일한 효과를 갖는다. 이때, 상기 턴온저항은 상기 각 전송 게이트의 입력단과 출력단 모두에 연결이 가능하다.
따라서, 본 발명의 다계조 LCD 장치의 구동회로는 각기 다른 저항값을 갖고 병열 연결되어 입력되는 디지탈 데이타에 따라 선택된 소정의 게이트에 인가된 전압을 해당 저항을 통해 출력하는 n개의 전송 게이트를 구비하여 입력되는 신호 데이타에 의해 상기 해당 전송 게이트를 선택적으로 구동하여 데이타에 대응하는 전압을 형성하는 방법으로 다수의 계조의 표현이 가능하게 하여 구동버퍼의 용적을 작게하고 다계조화를 가능하게 함으로써, 대형 액정 디스플레이에 적용 가능한 현저한 효과가 있다.

Claims (6)

  1. 다계조 표시 가능한 액정 디스플레이 장치의 구동회로에 있어서, n비트의 입력신호를 각 비트별로 다계조 화소 데이타로 입력하기 위한 n개의 입력단자들; 하나의 기준 전압을 입력하는 기준 전압 입력단자; 서로 다른 저항값을 갖고, 상기 기준 전압 입력단자와 공통 노드 사이에 상호 병열 접속되며, 상기 n비트의 입력신호와 반전된 입력신호에 응답하여 턴온/턴오프됨으로써 상기 각 저항값에 상응하는 상기 기준 전압을 각각 전압 신호로서 전달하는 n개의 전송 게이트들; 및 상기 n개의 전송 게이트들 중 턴온되는 전송 게이트를 통해서 상기 공통 노드에 인가되는 서로 다른 전압 신호들을 가산하고, 상기 가산된 결과를 2n개의 계조 전압 중 하나로서 출력하는 아날로그 가산기를 구비한 것을 특징으로 하는 다계조 액정 디스플레이 장치의 구동회로.
  2. 제1항에 있어서, 상기 각 전송 게이트들은, 상기 n비트 입력신호를 이용하여 상기 2n개의 계조 전압을 구현하고자 할 때 n번째의 전송 게이트의 저항값은 2n*Ron1(여기서, Ron1은 상기 n개의 전송 게이트를 온시키는 턴온 저항)으로 결정되는 것을 특징으로 하는 다계조 액정 디스플레이 장치의 구동회로.
  3. 제1항에 있어서, 상기 가산기를 통해 출력되는 전압은 다음 수학식:
    에 의해 나타나며, 상기 Ron1은 상기 n개의 전송 게이트들을 온시키는 턴온 저항이고, 상기 R1은 상기 아날로그 가산기의 내부 저항이고, 상기 D1∼Dn는 상기 n비트 입력신호임을 특징으로 하는 액정 디스플레이 장치의 구동회로.
  4. 다계조 표시 가능한 액정 디스플레이 장치의 구동회로에 있어서, n비트 입력신호를 각 비트별로 다계조 화소 데이타로 입력하기 위한 n개의 입력단자들; 하나의 기준 전압을 입력하는 기준 전압 입력단자; 상기 기준 전압 입력단자와 각각 일측이 연결되고, 서로 다른 저항값을 갖는 n개의 저항들; 서로 동일한 턴온 저항값을 갖고, 상기 n개 저항들의 각 타측과 공통 노드 사이에 상호 병열 접속되며, 상기 n비트의 입력신호와 반전된 입력신호에 응답하여 턴온/턴오프됨으로써 상기 n개 저항들의 각 저항값 및 상기 턴온 저항값에 상응하는 전압 신호를 각각 전달하는 n개의 전송 게이트들; 및 상기 n개의 전송 게이트들 중 턴온되는 전송 게이트에 상응하여 출력되는 서로 다른 전압 신호들을 가산하고, 상기 가산된 결과를 2개의 계조 전압들 중 하나로서 출력하는 아날로그 가산기를 구비한 것을 특징으로 하는 다계조 액정 디스플레이 장치의 구동회로.
  5. 제4항에 있어서, 상기 n개의 저항들은 상기 기준 전압 입력단자와 상기 전송 게이트들의 입력 사이에 연결되거나, 상기 전송 게이트들의 출력과 상기 공통 노드 사이에 연결되는 것을 특징으로 하는 다계조 액정 디스플레이 장치의 구동회로.
  6. 제4항에 있어서, 상기 가산기를 통해 출력되는 전압은 다음 수학식:
    에 의해 나타나고, 상기 Ron1은 상기 n개의 전송 게이트를 온시키는 턴온 저항이고, 상기 R1은 상기 아날로그 가산기의 내부 저항이고, 상기 D1∼Dn는 상기 n비트 입력신호임을 특징으로 하는 다계조 액정 디스플레이 장치의 구동회로.
KR1019920025354A 1992-12-24 1992-12-24 다계조 액정 디스플레이 장치의 구동회로 KR0174999B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920025354A KR0174999B1 (ko) 1992-12-24 1992-12-24 다계조 액정 디스플레이 장치의 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920025354A KR0174999B1 (ko) 1992-12-24 1992-12-24 다계조 액정 디스플레이 장치의 구동회로

Publications (2)

Publication Number Publication Date
KR940015955A KR940015955A (ko) 1994-07-22
KR0174999B1 true KR0174999B1 (ko) 1999-04-01

Family

ID=19346520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920025354A KR0174999B1 (ko) 1992-12-24 1992-12-24 다계조 액정 디스플레이 장치의 구동회로

Country Status (1)

Country Link
KR (1) KR0174999B1 (ko)

Also Published As

Publication number Publication date
KR940015955A (ko) 1994-07-22

Similar Documents

Publication Publication Date Title
KR100564283B1 (ko) 기준 전압 발생 회로, 표시 구동 회로, 표시 장치 및 기준 전압 발생 방법
JP2899969B2 (ja) Lcdソースドライバー
US5617111A (en) Circuit for driving liquid crystal device
KR100860632B1 (ko) 액티브 매트릭스형 표시장치 및 이것을 이용한 휴대단말
US8089438B2 (en) Data line driver circuit for display panel and method of testing the same
US5818406A (en) Driver circuit for liquid crystal display device
JP2002014656A (ja) 多階調デジタル映像データを表示するための駆動回路及びその方法
US20070097063A1 (en) D/A converter circuit, display unit with the D/A converter circuit, and mobile terminal having the display unit
US20060274005A1 (en) Gradation display reference voltage generating circuit and liquid crystal driving device
US7245283B2 (en) LCD source driving circuit having reduced structure including multiplexing-latch circuits
KR101182300B1 (ko) 액정표시장치의 구동회로 및 이의 구동방법
JP2000137467A (ja) 液晶ディスプレイ用信号線駆動回路
JPH04237091A (ja) フラットディスプレイの階調駆動回路
KR0174999B1 (ko) 다계조 액정 디스플레이 장치의 구동회로
US6956554B2 (en) Apparatus for switching output voltage signals
KR100551738B1 (ko) 액정표시장치의 구동회로
JPH0720821A (ja) 多階調薄膜トランジスタ液晶表示装置
KR100508038B1 (ko) 계조 전압을 조절하는 액정 표시 장치용 구동회로
EP0544427A2 (en) Display module drive circuit having a digital source driver capable of generating multi-level drive voltages from a single external power source
KR100864978B1 (ko) 액정표시소자의 감마보상방법 및 장치
JP4454705B2 (ja) 表示装置
JPH09198012A (ja) 液晶表示装置
KR20040061666A (ko) 액정표시장치의 구동회로
KR100329463B1 (ko) 액정표시장치의 구동 시스템 및 액정패널 구동 방법
JP2000242233A (ja) 表示装置の駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee