KR0174520B1 - 적층형 세라믹 패키지의 제조방법 - Google Patents

적층형 세라믹 패키지의 제조방법 Download PDF

Info

Publication number
KR0174520B1
KR0174520B1 KR1019900004323A KR900004323A KR0174520B1 KR 0174520 B1 KR0174520 B1 KR 0174520B1 KR 1019900004323 A KR1019900004323 A KR 1019900004323A KR 900004323 A KR900004323 A KR 900004323A KR 0174520 B1 KR0174520 B1 KR 0174520B1
Authority
KR
South Korea
Prior art keywords
ceramic package
cracks
present
unbaked
substrate
Prior art date
Application number
KR1019900004323A
Other languages
English (en)
Other versions
KR910017612A (ko
Inventor
유영창
Original Assignee
한형수
삼성코닝주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한형수, 삼성코닝주식회사 filed Critical 한형수
Priority to KR1019900004323A priority Critical patent/KR0174520B1/ko
Publication of KR910017612A publication Critical patent/KR910017612A/ko
Application granted granted Critical
Publication of KR0174520B1 publication Critical patent/KR0174520B1/ko

Links

Images

Landscapes

  • Stackable Containers (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 적층형 세라믹 패키지의 제조방법에 관한 것으로, 미소성 기판을 적층하기 전에 세라믹 패키지의 측면을 계단식으로 돌출한 후에 소결시켜 세라믹 패키지 상호간의 충돌에 의한 충격력으로 발생하는 균열(crack)이나 깨짐(chip) 등을 돌출부가 흡수하도록 한 것이다.

Description

적층형 세라믹 패키지의 제조방법
제1도 및 제2도는 종래의 세라믹 패키지의 사시도.
제3도는 본 발명의 사시도.
제4도는 본 발명의 단면도.
제5도는 본 발명에 의한 세라믹 패키지의 분리사시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 적층형 세라믹 패키지 2 : 측면
3 : 돌출부 4 : 최상층 기판
5 : 내부패턴형성 미소성기판 6 : 반도체소자 탑재용 미소성기판
7 : 하부기판 11,11' : 타발부
14,14' : 관통부
본 발명은 반도체소자를 탑재시키는 적층형 세라믹 패키지에 있어서, 세라믹 패키지의 모서리부분을 계단식으로 돌출시킴으로서 세라믹 패키지 상호간의 충돌에 의한 충격력으로 발생하는 균열(crack)이나 깨짐(chip) 등을 돌출부가 흡수하도록 한 적층형 세라믹 패키지의 제조방법에 관한 것이다.
일반적으로 제조가 완료된 세라믹 패키지를 이송시키는 과정중 세라믹 패키지 상호간에는 빈번히 충돌이 발생하게 되는데, 이때의 충격력이 강할 경우에 세라믹 패키지의 측면 모서리부분에는 균열이나 깨짐현상이 발생한다.
본 발명은 상기의 현상을 방지하기 위하여, 세라믹 패키지의 측면 모서리부분을 계단식으로 돌출시킨 돌출부를 형성시킴으로써 돌출부가 상호 충돌하게 하여 모서리부분에 발생하는 균열이나 깨짐을 방지하도록 하며, 상기 돌출부는 미소성 기판(green sheet)을 적층하기 전에 각 기판을 타발한 후 적층하여 소성시킴으로써 측면의 가공을 별도로 하지 않도록 한 것에 관한 것이다.
종래의 세라믹 패키지(1)는 제1도에 도시한 바와 같이 측면(2)이 평활하게 형성되어 있어 세라믹 패키지의 이송 과정중 세라믹 패키지가 서로 충돌하여 충격력이 클 경우 측면의 각 모서리에 균열이나 깨짐이 발생하였다.
상기와 같은 균열이나 깨짐 등의 결함이 세라믹 패키지에 발생되면 불량율이 증가되어 제품의 수율이 저하될 뿐만 아니라 제품의 신뢰성이 저하되는 문제가 있었다.
상기의 문제점을 해결하기 위하여 제2도에 도시한 바와 같이 미소성기판을 적층하여 절단한 후나 소성후 측면의 각 모서리부분을 비스듬히 가공하였었다.
따라서, 적층을 완료하고 난후에 다시 가공을 필요로 하게 되어 가공시 불량발생율이 높았고 가공공정이 번거로웠다.
본 발명은 상기와 같은 제반결점을 제거하기 위하여 안출된 것으로, 세라믹 패키지의 이송중 발생하는 불량률을 감소시켜 신뢰성을 향상시키고 가공공정을 단순화시키는데 목적이 있는 것이다.
상기 목적을 달성하기 위한 본 발명의 특징을 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.
제5도에 도시한 바와 같이 반도체소자를 탑재시키는 공동(cavity)(8)이 천공되고 도체부(9)가 형성된 최상층 기판(4)에 적층후, 세라믹 패키지의 적층체를 각각의 패키지로 전달할 수 있도록 형성된 절단선(10)(10')을 따라 사각형의 타발부(11)(11')를 천공하고, 공동(8) 및 내부 도체패턴(12)이 형성된 내부패턴형성 미소성기판(5) 및 반도체소자 탑재용 패턴(13)이 형성된 반도체소자 탑재용 미소성기판(6)에는 상기 타발부(11)(11')의 양 끝단에 위치되도록 관통부(14)(14')를 형성하며, 하부 기판(7)에는 상기 최상층 기판(4)의 타발부(11)(11')와 동일한 위치 및 크기로 타발부(11)(11')를 형성시킨다.
상기와 같이 형성된 각 미소성기판을 적층하여 소성시킨 후에 절단선(10)(10')을 따라 절단하여 소성함으로써, 제3도 및 제4도에 도시한 바와 같이 측면(2)에 계단식의 돌출부(3)가 형성되도록 세라믹 패키지(1)를 형성시킨다.
도면중 미설명 부호(15)는 적층시 미소성기판의 정확한 배열을 위한 안내공이다. 이와 같이 구성된 본 발명의 작용효과를 설명하면 다음과 같다.
세라믹 패키지(1)를 이송시키는 과정에서 세라믹 패키지 상호간에 충돌이 발생하여도 측면의 모서리부분이 충돌하지 않고 돌출부(3)가 충돌을 하게 되므로, 돌출부(3)에 균열이나 깨짐현상이 발생을 하게 된다.
따라서, 세라믹 패키지의 기능에는 장애가 없는 부분에 균열 및 깨짐이 발생하게 되므로, 불량율이 감소되어 수율을 증가시킬 수 있어 제품에 대한 신뢰성을 향상시킬 수 있으며, 각 미소성기판을 적층하기 전에 타발부 및 관통부를 형성시킴으로써 공정을 간소화할 수 있어 생산원가를 절감할 수 있는 것이다.
상기와 같은 본 발명과 측면이 평활한 세라믹 패키지의 불량발생율을 세라믹 패키지 100개를 선택하여 동일한 조건에서 이송시켜 비교해 본 결과를 하기의 표와 같음을 알 수 있었다.
즉, 본 발명에 의한 세라믹 패키지는 종래에 측면이 평활한 제품에 비해 불량율이 약 10배정도 줄었음을 알 수 있다.
Figure kpo00002

Claims (2)

  1. 적층형 세라믹 패키지의 제조방법에 있어서, 미소성 기판을 적층하기 전에 세라믹 패키지의 측면을 계단식으로 돌출한 후에 소결하는 것을 특징으로 하는 적층형 세라믹 패키지의 제조방법.
  2. 제1항에 있어서, 상기 돌출부가 형성되도록 미소성 기판상태에서 타발부 및 관통부를 형성시켜 주는 것을 특징으로 하는 적층형 세라믹 패키지의 제조 방법.
KR1019900004323A 1990-03-30 1990-03-30 적층형 세라믹 패키지의 제조방법 KR0174520B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900004323A KR0174520B1 (ko) 1990-03-30 1990-03-30 적층형 세라믹 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900004323A KR0174520B1 (ko) 1990-03-30 1990-03-30 적층형 세라믹 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR910017612A KR910017612A (ko) 1991-11-05
KR0174520B1 true KR0174520B1 (ko) 1999-02-01

Family

ID=19297510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900004323A KR0174520B1 (ko) 1990-03-30 1990-03-30 적층형 세라믹 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR0174520B1 (ko)

Also Published As

Publication number Publication date
KR910017612A (ko) 1991-11-05

Similar Documents

Publication Publication Date Title
US9601259B2 (en) Electronic component
US9232643B2 (en) Ceramic wiring board, multi-piece ceramic wiring board, and method for producing same
KR101432952B1 (ko) 다수개 취득 배선기판 및 그 제조방법
EP0079211B1 (en) Package for semiconductor device and method for its production
JP2010073711A (ja) セラミック部品の製造方法
KR0174520B1 (ko) 적층형 세라믹 패키지의 제조방법
JPH0766076A (ja) 積層チップ部品の製造方法と積層チップ部品
JPH09260187A (ja) セラミック電子部品の製造方法
CN109801863B (zh) 用于加工封装基板内槽的治具及加工方法
JP3076215B2 (ja) セラミック多層基板及びその製造方法
KR100342079B1 (ko) 모놀리식 전자 부품의 제조 방법
JP4511311B2 (ja) 多数個取り配線基板および電子装置
JP2001319991A (ja) 連結セラミック配線基板
US20220130771A1 (en) Substrate processing and packaging
JP2006173368A (ja) セラミック基板
JP4132026B2 (ja) 大型セラミック基板
JP3712520B2 (ja) 多層セラミック基板の製造方法
KR20160113670A (ko) 흡인 헤드 및 시트 취급 장치
KR960008105Y1 (ko) 다층세라믹패키지 제조장치
JP2617518B2 (ja) セラミックパッケージおよびその製造方法
JP5723187B2 (ja) 多数個取り基板
JP2003342078A (ja) 大型セラミック基板
JPH09270580A (ja) 多層セラミック基板の製造方法
KR940010317B1 (ko) 적층형 세라믹 팩케지의 제조방법
JPH06283335A (ja) チップインダクタ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041001

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee