KR0172853B1 - 씨씨디 고체촬상소자 - Google Patents

씨씨디 고체촬상소자 Download PDF

Info

Publication number
KR0172853B1
KR0172853B1 KR1019950023854A KR19950023854A KR0172853B1 KR 0172853 B1 KR0172853 B1 KR 0172853B1 KR 1019950023854 A KR1019950023854 A KR 1019950023854A KR 19950023854 A KR19950023854 A KR 19950023854A KR 0172853 B1 KR0172853 B1 KR 0172853B1
Authority
KR
South Korea
Prior art keywords
channel region
substrate
region
state image
dark current
Prior art date
Application number
KR1019950023854A
Other languages
English (en)
Other versions
KR970013391A (ko
Inventor
우야신지
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950023854A priority Critical patent/KR0172853B1/ko
Publication of KR970013391A publication Critical patent/KR970013391A/ko
Application granted granted Critical
Publication of KR0172853B1 publication Critical patent/KR0172853B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76866—Surface Channel CCD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 암전류와 마이크로 화이트 결점을 감소시킬 수 있는 고감도의 CCD 고체촬상소자에 관한 것으로서, 기판과, 기판내에 형성되고, 일정 깊이를 갖는 신호전하 전송용 제1도전형의 매몰채널영역과, 제1채널영역과 인접한 기판내에 형성된, 채널스톱용 제2도전형의 제1고농도 불순물 영역과, 제1채널영역상에 형성된 암전류전하 전송용 제2도전형의 제1표면채널영역과, 제1고농도 불순물 영역상에 형성되고, 상기 표면채널영역의 암전류전하를 제거하기 위한 제1도전형의 제2고농도 불순물 영역과, 제2고농도 불순물 영역과 제2채널영역사이의 기판내에 형성되고, 일정 깊이를 갖는 제2도전형의 제2 면채널영역을 포함한다.

Description

씨씨디(CCD) 고체촬상소자
제1도는 일반적인 프레임 전송(frame transfer)방식의 CCD 고체촬상소자의 블럭도.
제2도는 제1도의 프레임 전송 방식의 CCD 고체촬상소자에 있어서, 센서 CCD부의 단면 구조도.
제3도는 일반적인 인터라인 전송(interline transfer)방식의 CCD 고체촬상소자의 블럭도.
제4도는 제3도의 인터라인 전송방식의 CCD 고체촬상소자에 있어서, 1화소셀에 대한 단면 구조도.
제5도는 종래의 표면채널영역을 갖는 프레임 전송방식의 CCD 고체촬상소자의 단면 구조도.
제6도는 제5도의 5A-5A' 선에 따른 전위분포도.
제7도는 본 발명의 제1실시예에 따른 프레임 전송방식의 CCD 고체촬상소자의 단면구조도.
제8도 (a)-(c)는 제7도의 7A-7A' 선 및 8A-8A' 선에 따른 단면 구조 및 그의 전위분포도.
제9도 (a)-(b)는 제7도의 7C-7C' 선에 따른 단면 구조 및 그의 전위분포도.
제10도 내지 제15는 각각 본 발명의 제2 내지 제7실시예에 따른 프레임 전송방식의 CCD 고체촬상소자의 단면 구조도.
제16도와 제17는 각각 본 발명의 제8 및 제9실시예에 따른 인터라인 전송방식의 CCD 고체촬상소자의 단면 구조도.
제18도와 제19도는 본 발명의 프레임 전송방식과 인터라인 전송방식의 CCD 고체촬상소자에 적용되는 HCCD 의 단면구조도.
제20도는 본 발명의 CCD 구조를 적용한 MOS 트랜지스터의 단면 구조도.
* 도면의 주요부분에 대한 부호의 설명
711 : n-형의 기판 711' : p-형의 기판
712 : p-형 웰 721 : n-형의 웰
713, 724 : n 형 매몰채널영역 714 : p 형 표면채널영역
715 : p+형 채널스톱영역 716 : 암전류 스위프용 n+형 드레인 영역
717 : 암전류 스위프용 p형 표면채널영역
718 : 게이트 절연막 719 : 전송전극
720, 723 : 절연막 722 : 암전류 스위프용 게이트
본 발명은 CCD 고체촬상소자에 관한 것으로서, 특히 암전류 및 마이크로 화이트 결점을 감소시킬 수 있는 CCD 고체촬상소자에 관한 것이다.
CCD 고체촬상소자(Charge Coupled Device image sensor)의 고감도화 및 소형화에 장해가 되는 몇가지 요소가 있는데, 그중에서도 마이크로 화이트 결점(micro white defect)과 암전류(dark current)가 특히 심각한 문제점으로 대두되고 있다.
마이크로 화이트 결점은 특히 60 ℃ 의 고온 테스트에서 문제가 된다. 이는 통상 이와같은 결점 출력은 10 ℃ 온도상승에 대하여 약 2배로 증가하기 때문이다. 각 화소의 암시(暗時) 출력은 분산(dispersion)되어 있으며, 이러한 출력 분포의 완만한 경사곡선에서 벗어나는 출력을 갖는 화소는 마이크로 화이트 결점을 갖는 화소이다.
마이크로 화이트 결점은 통상의 화소보다 어두울 때(暗時)의 출력이 약간 클뿐 실온상태에서는 거의 발견되지 않는다.
마이크로 화이트 결점의 요인은 중금속 오염에 의해 형성된 발생-재결합 중심(Generation-Recombination Center, 이하 GRC 라 한다.)이다. 만약, 화소내에 하나의 GRC 가 존재한다면 이 GRC 는 마이크로 화이트 결점으로 된다고 생각할 수 있다.
통상적으로, 60℃ 의 온도 조건에서 전하검출감도를 16μ V/e-정도로 보면, 이러한 결점은 3 내지 4mV 정도의 출력을 갖는다. 이때, 암전류와 마이크로 화이트 결점의 출력은 핀(pin) 구조의 포토 다이오드를 이용한 인터라인 전송방식의 CCD 고체촬상소자에 있어서의 값을 의미한다.
한편, 암전류는 암시에서의 전(全)화소의 출력의 평균치로서 정의된다.
암전류의 값은 각 화소별로 분산되어 있기 때문에 이 암전류의 값들의 히스토그램(histogram)을 만들면, 암전류는 가우스 분포(Gaussian distribution)에 가까운 분포를 갖는다(Philips Journal of Reserch Vo1.48, No.3, 1994, pp 159-184, FIG.22 참조).
암전류 분포중 완만한 경사를 보이는 부분은 암전류 분포의 중심으로부터 1mV 부근에 존재하는데, 이 값은 각 제조라인의 오염상태 등에 따라 달라진다.
이를 해결하기 위하여 CCD 고체촬상소자의 전하검출회로의 감도를 높이면 결점의 출력전압도 증가하기 때문에, 전하검출소자의 감도를 높이는 경우에는 가장 먼저 마이크로 화이트 결점이 문제가 된다.
마이크로 화이트 결점이 제거되더라도 암전류의 분산을 줄이지 않으면, 큰 암전류를 갖는 화소가 마이크로 화이트 결점으로서 관찰되고, 고감도에 대응하여 마이크로 화이트 결점이 지수함수적으로 증가하게 된다.
게다가, 암전류의 분산 뿐만 아니라 절대값도 문제가 되는데, 이는 암전류가 균일하더라도 고감도로 신호전하를 검출하면 암전류의 쇼트노이즈(shot noise)가 나타나기 때문이다.
고체촬상소자의 전하 검출회로는 예를들어, 미국 특허 제 4,0774,302호 또는 제 4,984, 045호에 개재된 기술을 이용하는 경우에는 현재의 10배정도까지 고감도화할 수 있으며, 전하검출시 수반되는 등가 잡음 전자수를 1e-이하까지 줄일 수 있다 ([ IEDM Tech. Dig., pp116-119, 1987], [Extended Abstracts of 20th International Conference on Solid State Device and Materials., pp355-358] 참조).
그러나, 상기에서와 같이 고감도로 신호전하를 검출하면, 화면 전체에 걸쳐 마이크로 화이트 결점이 존재할 뿐만 아니라 현저하게 눈에 띄는 쇼트노이즈가 나타나는 문제점이 있었다.
이로 인하여 CCD 고체촬상소자에 있어서의 고감도 신호전하 검출기술은 아직 실용화되지 못하고 있다.
제1도는 일반적인 프레임 전송 방식의 CCD 고체촬상소자의 블럭도를 도시한 것이다.
제1도를 참조하면, 일반적인 프레임 전송방식의 CCD 고체촬상소자는 감지(sensor) CCD부(11), 축적(storage) CCD부(12), HCCD(Horizontal Charge Coupled Device)부(13) 및 신호전하검출 및 증폭부(14)로 이루어졌다.
일반적인 입사되는 광에 대하여 감지 CCD부(11)은 신호전하들을 발생하고 발생된 신호전하들을 일정시간동안 누적시킨다.
감지 CCD부(11)에 누적된 신호전하들은 한꺼번에 수직소거기간동안 축적 CCD부(12)으로 전송되어 축적되고, 축적 CCD부(12)에 축적된 신호전하들은 그다음 수직소거기간까지 1라인씩 추출되어 HCCD부(13)로 전송된다.
축적 CCD부(12)에 축적되어 있던 신호전하들이 모두 추출되면 그동안에 감지영역에서 발생되어 누적된 신호전하들은 다시 축적영역으로 이동되어 상기의 동작을 반복하게 된다.
축적 CCD부(12)의 신호전하들은 신호전하 검출 및 증폭회로(14)를 통해 검출되어 신호처리된다.
제2도는 제1도의 일반적인 프레임 전송방식의 CCD 고체촬상소자에 있어서, 1셀에 대응하는 감지 CCD부의 단면구조를 도시한 것이다.
제2도를 참조하면, 일반적인 프레임 전송방식의 CCD 고체촬상소자에 있어서 감지 CCD부(11)는 n-형 기판(111)에 p-형 웰(112)이 형성되고, p-형 웰(112)내에는 n 형의 매몰채널영역(113)이 형성되며, n 형의 매몰채널영역(113)의 양측에는 p+형 채널스톱영역(114)이 형성된다.
그리고, 기판(111)상에는 SiO2로 된 절연막(115)이 형성되고, 절연막(115)상에는 폴리실리콘막으로 된 전송 전극(transfer electrode) (116)이 형성되며, 전송전극(116)상에는 보호막으로서 절연층(117)이 형성된 구조를 갖는다.
상기의 구조의 감지 CCD부(11)는 n 형의 매몰채널영역(113)에 소정이상의 과잉전자들이 발생하는 경우에는, 과잉의 전자들이 기판(111)을 통해서 빠져 나가는 수직의 오버 플로우 드레인 구조를 갖는다.
상기의 구조를 갖는 감지 CCD부(11)에서는 전송전극(116)을 통해 입사된 광에 의해 n 형의 매몰채널영역(113)에서 신호전하 즉, 전자가 발생되어 모이게 된다(integration).
이와 동시에, 절연막(115)과 기판(111)간의 계면 즉, SiO2/Si 의 계면이나 p-형 웰(112)내에 발생된 전자들도 n 형의 매몰채널영역(113)에 축적되어 입력광이 전혀 없는 경우에도 CCD 고체촬상소자를 통해서 암전류가 흐르게 된다.
그러나, 제2도에 도시된 바와 같이, 수직 오버 플로우 드레인 구조를 갖는 경우에는, p-형 웰(112)은 매우 얕고 GRC 도 거의 없기 때문에 p-형 웰(112)내에서 발생된 전자들에 의한 암전류는 무시할 정도로 작다.
하지만, 공핍(depletion)상태에 있는 SiO2/Si 의 계면의 계면준위(interface state)에서 발생된 전자들은 암전류에 커다란 영향을 미치게 된다.
즉, 제2도와 같은 구조를 갖는 감지 CCD부(11)에서는, SiO2/Si 의 계면은 거의 공핍상태에 있으며, 계면준위에서 발생되는 전자들의 대부분은 감지 CCD부(11)의 n 형의 매몰채널영역(113)에 축적된다.
따라서, 일반적인 프레임 전송 방식의 CCD 고체촬상소자에 있어서, 축적 CCD부(12)와 HCCD 부(13)도 상기 감지 CCD부(11)와 거의 동일한 구조를 갖으므로, CCD 고체촬상소자 전체의 SiO2/Si 의 계면에서 발생된 전자에 의해 큰 암전류가 야기된다. 또한, SiO2/Si 계면의 결정이 서로 일치하지 않고 국부적으로 어긋나 있어 중금속등이 용이하게 석출(precipitation)되기 때문에 대부분의 마이크로 화이트 결점도 SiO2/Si 의 계면에 존재하게 된다.
제3도는 일반적인 인터라인 전송방식의 CCD 고체촬상소자의 구조를 도시한 것이다.
제3도를 참조하면, 일반적인 인터라인 전송방식의 CCD 고체촬상소자는 포토 다이오드와 VCCD 로 이루어진 화소부(31), HCCD(32)와 신호전하 검출 및 증폭부(33)로 이루어졌다.
제3도에서 보는 바와같이, 일반적인 인터라인 전송방식의 CCD 고체촬상소자는 제1도의 일반적인 프레임 전송방식의 CCD 고체촬상소자와는 달리 축적 CCD부를 포함하지 않는다.
제4도는 제3도의 일반적인 인터라인 전송방식의 CCD 고체촬상소자의 화소부에 대한 단면 구조를 도시한 것이다.
제4도를 참조하면, 일반적인 인터라인 전송방식의 CCD 고체촬상소자의 화소부의 구조를 살펴보면, n-형 기판(311)에 형성된 p-형 웰(312)이 형성되고, p-형 웰(312)내에는 n 형 포토 다이오드(313)과 n 형 VCCD(315)가 서로 일정간격을 두고 형성되며, n 형 포토 다이오드(313)의 표면에는 p+형의 홀축적층(314)이 형성되고, 이웃하는 n 형 포토 다이오드(313)와 n 형 VCCD(315)는 p+형의 채널스톱영역(316)에 의해 격리되어 있다.
그리고 기판(311)상에는 게이트 절연막(317)이 형성되고, 포토 다이오드(313)상부를 제외한 게이트 절연막(117)상에는 폴리실리콘막으로 된 전송전극(318), 절연막(319) 및 차광막(320)이 순차 형성되고, 차광막(320)을 포함한 게이트 절연막(317)상에는 평탄화층(321)이 형성되며, 포토 다이오드(313)에 대응되는 편탄화층상에는 마이크로 렌즈(322)가 형성된 구조를 갖는다.
상기의 일반적인 인터라인 전송방식의 CCD 고체촬상소자는 프레임 전송방식의 CCD 고체촬상소자의 감지영역과 동일한 역할을 하는 포토 다이오드(313)의 표면이 p+형의 홀축적층이 형성되어 있기 때문에, 포토다이오드(313)의 암전류를 상당히 감소시킬 수 있다.
그러나, 상기의 일반적인 인터라인 전송방식의 CCD 고체촬상소자의 VCCD 및 HCCD 의 구조가 일반적인 프레임 전송방식의 CCD 고체촬상소자와 동일한 구조를 갖기 때문에, 일반적인 인터라인 전송방식의 CCD 고체촬상소자에서도 마찬가지로 SiO2/Si의 계면에서 발생된 전자에 의한 암전류는 여전히 존재하게 된다.
이상에서 설명한 바와같이, 암전류와 마이크로 화이트 결점이 주로 SiO2/Si 의 계면에서 발생되므로, 이 계면에서 발생된 전자가 신호전하로 혼입되는 것을 어떻게 막을 것인가가 고감도의 전하검출에 중요한 관건이 된다.
지금까지 적극적으로 실용화되어온 종래의 기술로는 All gate pinning technique (IEEE Electron Device Lett.1(7), pp 131-133, 1980/Philips Journal of Research Vo1.48 No.3 pp 159-184, 1994) 와 Interline Transfer CCD 의 Surface Pinned Photo-diode (IEDM '82 Digest. pp324-327, 1982/USP 4,484,210) 등이 있다.
그러나, 상기 기술중 후자의 기술은 제4도에서 이미 설명한 바와 같이, p+형의 홀축적층을 SiO2/Si 계면 하부에 형성하여 줌으로써 n 형의 포토 다이오드의 표면에서 전자가 발생되어 확산되는 것을 억제시켜 주는 기술이다.
이러한 기술을 사용함으로써 포토다이오드에서 발생되는 암전류를 1/10정도 감소시켜 줄 수 있었다.
그러나 이 기술은 암전류의 분산이 클 뿐만 아니라 VCCD와 HCCD의 SiO2/Si 계면에서는 전하 전자가 발생되어 신호전하에 혼입되는 문제점이 있었다.
그리고, 전자의 기술의 경우에도 전하의 전송동작시에는 pinning 상태를 유지할 수 없기 때문에 VCCD와 HCCD의 SiO2/Si 계면에서 전자가 발생되어 신호전하에 혼입되는 문제점이 있었다.
제5도는 종래의 다른 프레임 전송방식의 CCD 고체촬상소자의 감지 CCD부의 단면도로서, SiO2/Si 의 계면에서 발생된 전자가 신호전하로 혼입되는 것을 방지하기 위한 구조를 갖는다.
제5도의 종래의 프레임 전송방식의 CCD 고체촬상소자의 감지 CCD부의 단면구조는 제2도에 도시된 일반적인 프레임 전송방식의 CCD 고체촬상소자의 감지 CCD부의 단면구조와는 달리, n 형의 매몰 채널영역(513)상에 p 형의 표면채널영역(518)을 적층 형성하였다.
따라서, 전송전극(517)하부의 전위는 제6도에 도시된 바와같이 분포하게 되므로, 암전류의 원인이 되는 SiO2/Si 의 계면에서 발생된 전자는 p 형의 표면채널영역(518)으로 전송되어 축적되고, 신호전하는 n 형의 매몰채널영역(513)으로 전송됨으로써, SiO2/Si 계면에서 발생된 전자가 n 형의 매몰채널영역(513)의 신호전하에 혼입되는 것을 방지하여 SiO2/Si 계면에서 발생된 전자에 의한 암전류를 감소시켜 주는 효과가 있다.
그러나, 제5도의 종래의 프레임 전송방식의 CCD 고체촬상소자는 다음과 같은 2가지의 문제점을 가지고 있다.
첫째는, 입사광에 의해 발생된 신호전하가 표면채널층에도 축적되기 때문에, 조도가 일정이상을 초과하는 경우에는 암전류가 p형의 표면채널영역으로 부터 n형 매몰 채널영역으로 오버 플로우되어 매립채널영역에 축적된 신호전하에 혼입되는 문제점이 있었다.
또한, 상기의 구조를 갖는 프레임 전송방식의 CCD 영상소자는 채널스톱영역과 폴리실리콘막으로된 전송전극의 계면 즉, 채널영역에서의 SiO2/Si 의 계면에서 발생된 전자까지 완전히 수용하는 일은 어려운 일이다.
통상적으로 채널영역에서의 암전류의 밀도보다 채널스톱영역에서의 암전류의 밀도가 훨씬 큰 것으로 알려져 왔다.
따라서, 고감도의 전하를 검출하기 위해서는 상기의 방법에 의한 부분적인 암전류의 억제보다는 전 고체촬상소자에 있어서 SiO2/Si 의 계면에서의 암전류를 억제시켜 주든다 또는 SiO2/Si 의 계면에서 발생된 전자를 완전히 제거하는 기술이 필요하다.
본 발명의 목적은 상기한 바와같은 종래기술의 문제점을 해결하기 위한 것으로서, 암전류를 감소시키고, 암전류의 각 화소별 분산을 줄여 마이크로 화이트 결점을 줄일 수 있는 고감도의 CCD 고체촬상소자를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 기판과, 기판내에 형성되고, 일정 깊이를 갖는 신호전하 전송용 제1도전형의 매몰채널영역과, 제1채널영역과 인접한 기판내에 형성된, 채널스톱용 제2도전형의 제1고농도 불순물 영역과, 제1채널영역상에 형성된 암전류전하 전송용 제2도전형의 제1표면채널영역과, 제1고농도 불순물 영역상에 형성되고, 상기 표면채널영역의 암전류전하를 제거하기 위한 제1도전형의 제2고농도 불순물 영역과, 제2고농도 불순물 영역과 제2채널영역사이의 기판내에 형성되고, 일정 깊이를 갖는 제2도전형의 제2표면채널영역을 포함하는 CCD 고체촬상소자를 제공하는 것을 특징으로 한다.
또한, 본 발명은 제1도전형의 저농도 기판과, 기판상에 형성된 제2도전형의 저농도 웰과, 웰내에 형성된 신호전하발생용 광검출영역과, 상기 광검출영역과 일정간격을 두고 웰내에 형성되고, 일정 깊이를 갖는 신호전하 전송용 제1도전형의 매몰채널영역과, 상기 광검출영역상에 형성된 암전류 감소용 제2도전형의 제1고농도 불순물 영역과, 매몰채널영역상에 형성된 제2도전형의 제1표면채널영역과, 웰내에 형성된 제2도전형의 제2고농도 불순물영역과, 제2고농도 불순물 영역상에 형성된 암전류 스위프용 제1도전형의 제3고농도 불순물 영역과, 제3고농도 불순물영역과 제2표면채널영역사이의 웰내에 형성되고, 일정깊이를 갖는 제2도전형의 제2표면채널영역을 포함하는 CCD 고체촬상소자를 제공하는 것을 특징으로 한다.
이하 본 발명의 실시예를 첨부도면에 의거하여 상세히 설명한다.
제7도는 본 발명의 제1실시예에 따른 CCD 고체촬상소자의 감지 CCD부의 단면 구조를 도시한 것이다.
제7도를 참조하면, n-형 기판(711)에 p-형 웰(712)가 형성되고, p-형 웰(712)내에는 n 형 신호전하 전송용 매몰 채널영역(713)이 형성되며, n 형 매몰 채널영역과 인접한 p-형 웰(712)내에는 p+형 채널스톱영역(715)이 형성되고, 기판상에는 SiO2막으로 된 게이트 절연막(718), 전송 전극(719) 및 절연막(720)이 순차 형성된 구조를 갖는다. 게다가, 제1실시예에 따른 CCD 고체촬상소자의 감지 CCD부는 n 형의 매몰 채널영역(713)과 게이트 절연막간의 계면에서 발생된 암전류발생용 전자가 n 형 매몰채널영역(713)으로 이동되는 것을 방지하기 위한 제1의 p 형 표면채널영역(714)이 n 형 매몰 채널영역(713)상에 형성되고, p+형 채널스톱영역(715)상에는 p+형 채널스톱영역(715)과 게이트 절연막(717)의 계면과 제1의 p 형 매몰채널영역(714)에서 발생된 전자를 제거하기 위한 암전류 스위프(sweep)용 n+형 드레인 영역(716)과 제1의 p 형 표면 채널영역(714)를 분리시켜 주고, 상기 p 형 표면채널영역(714)에 형성된 전자를 암전류 스위프용 n+형의 드레인 영역(716)으로 이동시켜 주기 위한 암전류 스위프용 제2의 p 형 표면채널영역 영역(717)이 n+형 드레인 영역(716)과 제1의 p 형 표면채널영역(714)사이의 p-형 웰(712)에 형성된다.
제8도 (a)는 제7도의 7A-7A'선에 따른 단면도이고, 제8도 (b)는 제7도의 7B-7B' 선에 따른 단면도이며, 제8도 (c)는 각 단면에 따른 전위분포를 나타낸 것이다.
제8도 (c)에서 ⓐ는 7A-7A' 선에 따른 전위분포, ⓑ는 7B-7B' 선에 따른 전위분포를 각각 나타낸다.
제9도 (a)는 제7도의 7C-7C' 선에 따른 단면도이고, 제9도 (b)는 제7도의 7C-7C' 선에 따른 전위분포를 나타낸 것이다.
n 형의 매몰 채널영역(713)상에 형성된 제1의 p 형 표면채널영역(714)과 n+형 드레인 영역(716)과 p 형 표면 채널영역(714)사이에 형성된 제2의 p 형 표면채널영역(717)은 모두 표면채널영역이지만, 제8도(c)에 도시된 바와같이 7A-7A' 선에 따른 표면채널영역의 전위보다 7B-7B' 선에 따른 표면채널영역의 전위가 더 높다.
따라서, p 형 표면채널영역(717)의 전위가 p 형 표면채널영역(714)의 전위보다 낮아서 SiO2/Si 의 계면에서 발생된 전자는 제9도(b)에 도시된 바와같이 화살표방향으로 암전류 스위프용 p 형 드레인 영역(717)을 통해 암전류 스위프용 n+형 드레인 영역(716)으로 이동되어 제거된다.
본 발명의 프레임 전송방식의 고체촬상소자는 감지 CCD부에 대해서만 설명하였으나, 감지 CCD부 뿐만 아니라 축적 CCD부와 HCCD부도 모두 상기의 구조를 채택한다.
그러므로, 제9도(b)에 도시된 바와같이, 고체촬상소자의 전표면영역이 SiO2/Si 계면에서 발생된 전자들을 스위프하는 기능을 갖으므로, 신호전하전송용 n 형 매몰채널영역을 표면영역으로부터 완전히 격리시켜 준다.
따라서, SiO2/Si 의 계면에서 발생된 전자들이 신호전하에 혼입되지 않고 완전히 제거되므로 암전류의 발생을 방지할 수 있다.
또한, 제1 및 제2의 p 형 표면채널영역 및 암전류 스위프용 n+형 드레인 영역(716)은 신호전하전송용 n 형 매몰채널영역(713)과는 분리되어 있기 때문에, 암전류감소에 더욱더 효과적이다.
게다가 소자의 표면영역에 존재하는 GRC 로부터 발생된 전자도 제거되기 때문에, 재생화면상에 나타나는 마이크로 화이트 결점도 현저하게 감소된다.
상기에서 설명한 바와같이, 제7도의 제1실시예에 따른 CCD 고체촬상소자는 소자의 표면영역 전체가 암전류를 스위프하는 기능을 갖고 있을 뿐만 아니라 신호전하를 전송하는 매몰 채널영역을 표면영역으로 부터 완전히 격리시켜 줌으로써 암전류 및 마이크로 화이트 결점을 감소시켜 주는 효과를 얻을 수 있다.
상기의 구조는 매립채널을 통해 신호전하를 전송하는 소자전체에 광범위하게 적용할 수 있다.
p 형 암전류 스위프용 채널영역의 농도를 조절하면 암전류 스위프용 드레인 영역을 오버 플로우로서 이용할 수도 있다.
제10도는 제2실시예에 따른 CCD 고체촬상소자의 감지 CCD부의 단면구조를 도시한 것이다.
제10도의 제2실시예에 따른 고체촬상소자에 있어서, p-형 웰(712)없이 직접 p-형 기판(711')상에 상기 CCD 고체촬상소자를 형성할 수도 있다.
이러한 구조는 p-형 기판(711')에서 발생된 전하가 n 형의 매립채널영역(713)에 모이기 때문에 암전류에서는 약간 불리하지만 장파장의 광(적색광 내지 적외선)에 대한 감도를 향상시켜 줄 수 있는 이점이 있다.
장파장광의 감도향상과 암전류의 감소효과를 양립시키고자 하는 경우에는 제11도에 도시된 제3실시예에 따른 CCD 고체촬상소자와 같이 p-형 웰(712)상에 n-형의 웰(721)을 추가시켜 형성하는 것도 가능하다.
제12도는 본 발명의 제4실시예에 따른 CCD 고체촬상소자의 감지 CCD부의 단면도를 도시한 것이다.
제12도의 제4실시예에 따른 CCD 고체촬상소자는 제7도에 도시된 것과 거의 동일한 구조를 갖으며, n+형 암전류 스위프용 드레인 영역(716)상부의 기판상에 형성된 암전류스위프용 게이트(722)를 더 구비한다.
참조번호 723 은 암전류 스위프용 게이트(722)와 전송전극(719)간을 절연시켜 주기 위한 절연막이다.
상기와 같은 구조를 채택하는 경우에는 암전류 스위프용 제2p형 표면채널영역(717)의 농도의 선택폭이 넓어진다.
또한, 전자 셔터기능을 실현할 수 있다. 즉, n-형 기판(711)의 인가전압에 따라 셔터 ON 하는 방법보다 암전류의 스위프 게이트(722)의 인가전압에 따라 셔터 ON 하는 방법이 낮은 전압으로 신속한 응답을 얻을 수 있다.
제13도는 본 발명의 제5실시예에 따른 CCD 고체촬상소자의 단면도를 도시한 것으로서, 제9도의 제2실시예와 마찬가지로 제2p 형 표면 채널영역(717)이 암전류 스위프 드레인기능 뿐만 아니라 오버 플로우 드레인 기능을 한다.
그리고 n+형 암전류 스위프용 드레인 영역(716)상부의 기판상에 형성된 암전류 스위프용 게이트(722)를 더 구비한다.
제14도는 본 발명의 제6실시예에 따른 CCD 영상소자의 단면도를 도시한 것으로서, 제10도의 제3실시예에서와 마찬가지로 장파장의 광에 대한 감도향상과 암전류의 감소효과를 동시에 얻을 수 있을 뿐만 아니라 n+형 암전류 스위프용 드레인 영역(716)상부의 기판상에 형성된 암전류 스위프용 게이트(722)를 더 구비한다.
제15도는 본 발명의 제7실시예에 따른 프레임 전송방식의 CCD 고체촬상소자의 감지 CCD부의 단면도를 도시한 것이다.
제7실시예에서는 제1실시예에서와 거의 동일한 구조를 갖으며, 제2p형의 표면채널영역대신에 n 형의 매몰채널영역(724)이 형성된 구조를 갖는다.
제16도는 본 발명의 제8실시예에 따른 인터라인 전송방식의 CCD 고체촬상소자의 화소부의 단면도를 도시한 것이다.
제16도를 참조하면, 인터라인 전송방식의 CCD 고체촬상소자의 화소부는 n-형 기판(811)상에 형성된 p-형의 웰(812)과, 웰(812)내에 일정간격을 두고 형성된 신호전하 전송용 n 형의 매몰 채널영역(814)과 입사광에 대한 신호전하발생용 n 형 포토다이오드 영역(813)과, 신호전하 전송용 클럭펄스를 인가하는 폴리실리콘막으로 된 전송전극(821)과, 매몰 채널영역(814)에 입사되는 광을 차폐시켜 주기 위한 차광층(824)과, 기판전면에 형성된 평탄화층(825)과, 포토 다이오드영역(813)에 대응된 평탄화층(825)상에 설치 되어 포토 다이오드영역(813)의 표면으로 입사되는 광을 집광시켜 주기 위한 마이크로 렌즈(826)을 포함한다. 또한, 포토 다이오드영역(813)상에 형성된 암전류 감소용 p+형 홀축적층(815)과, n 형의 매몰채널영역(814)상에 형성된 제1p형의 표면채널영역(816)과, 소자격리용 p+형 채널스톱영역(818)과, p+형의 채널스톱영역(818)상에 형성된 암전류 스위프용 n+형의 드레인 영역(819)과, n+형의 드레인 영역(819)과 제2p 형의 표면채널영역(817)과, 암전류 스위프용 n+형 드레인 영역(819)에 형성된 암전류 스위프용 게이트(822)와, 암전류 스위프용 게이트(822) 및 전송게이트(821)와 차광막(824)들을 서로 절연시켜 주기 위한 절연막(823)을 더 포함한다.
상기의 구조를 갖는 CCD 고체촬상소자는 상기 본 발명의 실시예에 따른 프레임 전송방식에서와 마찬가지로 종래의 소자에서 발생되는 암전류를 제거해 줄 수 있다.
즉, 종래의 인터라인 전송방식의 CCD 고체촬상소자의 VCCD 인 n 형의 매몰채널영역(814)에서 발생되는 암전류를 제1p 형의 표면채널영역(816)을 통해 제거하고, 또한 포토 다이오드 영역(813)상의 p+형 홀축적층(815)에서 발생되는 암전류도 제2p형의 표면채널영역(817)을 통해 제거할 수 있다.
제17도는 본 발명의 제9실시예에 따른 인터라인 전송방식의 CCD 고체촬상소자의 화소부의 단면도를 도시한 것으로서, 제8실시예에 CCD 고체촬상소자와 거의 동일한 구조를 갖으며, n 형 매몰채널영역(814)의 하면에 형성된 스미어 현상 감소용 p+형 매몰 웰(827)을 더 구비한다.
제18도와 제19도는 본 발명의 프레임 전송방식의 CCD 고체촬상소자 뿐만 아니라 인터라인전송방식의 CCD 고체촬상소자의 HCCD부의 단면도를 도시한 것이다.
제18도 및 제19도의 HCCD의 기본적인 구조는 제7도와 거의 유사하다.
HCCD부에서도 상기에서 설명한 바와같이 SiO2/Si 의 계면에서 발생된 전자는 제1p형 표면채널영역(914)에 머무르고, 계면을 이동한 후에는 암전류 스위프용 제2p형 표면채널영역(917)을 통해 암전류 스위프용 n+형의 드레인 영역(916)으로 흘러들어간다.
제18도에서는 암전류 스위프용 게이트가 적용되지 않았을 경우이고, 제19도는 암전류 스위프용 게이트(922)가 적용된 경우의 고체촬상소자를 각각 나타낸다.
상기한 바와같은 본 발명에 따르면, 매립채널을 이용하는 거의 모든 타입의 소자에 적용이 가능하며, CCD 고체촬상소자 뿐만 아니라 다른 소자에서도 동일한 효과를 얻을 수 있다.
예를 들어 이러한 CCD 구조를 MOS 트랜지스터에 적용가능한데, 제20도는 상기의 CCD 구조를 적용한 MOS 트랜지스터의 단면도를 도시한 것이다.
제20도에서, 참조번호 1011 은 p 형 기판, 1012 는 n형의 매몰채널영역, 1013, 1016 은 p 형의 표면채널영역, 1014 는 채널스톱영역, 1015 는 암전류 스위프용 n+형 드레인 영역, 1017은 리드 아웃용 n+형 드레인 영역, 1018 은 캐패시터 전극, 1019 는 리드 아웃용 게이트, 1020-1022 는 절연막, 그리고 1023은 리드 아웃라인을 각각 나타낸다.
제20도의 MOS 트랜지스터는 축적상태에서는 표면채널영역은 리드 아웃용 게이트(1019)로부터 캐패시터 전극(1018) - 암전류 스위프용 제2p형의 표면채널영역(1015) - 암전류 스위프용 게이트(도면상에 미도시)로 전자가 이동하도록 각 전극에 전압을 인가한다.
전하는 캐패시터 전극하부의 n 형의 매립채널영역(1012)에 축적된다.
상기 MOS 트랜지스터도 CCD 고체촬상소자와 마찬가지로 전하가 축적되는 n형의 매몰채널영역(1012)이 SiO2/Si 의 계면으로부터 완전히 분리되어 있기 때문에 축적전하에 대한 노이즈 성분이 줄고 기입전환주기를 감소시킬 수도 있다.
상기한 바와같은 본 발명에 따르면, 소자의 전표면영역이 SiO2/Si 계면에서 발생된 전자들을 스위프하는 기능을 갖으므로, 신호전하전송영역을 SiO2/Si 계면으로부터 완전히 격리시켜 줄 수 있다.
따라서, SiO2/Si 의 계면에서 발생된 전자들이 신호전하에 혼입되지 않고 완전히 제거되므로 암전류의 발생을 방지할 수 있다.
게다가 소자의 표면영역에 존재하는 GRC 로부터 발생된 전자도 제거되기 때문에, 재생화면상에 나타나는 마이크로 화이트 결점도 현저하게 감소된다.
본 발명의 CCD 구조는 매몰채널영역을 전하전송, 전하축적, 입사광검출에 이용하는 모든 소자에 있어서 적용할 수 있다.

Claims (14)

  1. 기판과, 기판내에 형성되고, 일정 깊이를 갖는 신호전하 전송용 제1도전형의 매몰채널영역과, 제1채널영역과 인접한 기판내에 형성된, 채널스톱용 제2도전형의 제1고농도 불순물 영역과, 제1채널영역상에 형성된 암전류전하 전송용 제2도전형의 제1표면채널영역과, 제1고농도 불순물 영역상에 형성되고, 상기 표면채널영역의 암전류전하를 제거하기 위한 제1도전형의 제2고농도 불순물 영역과, 제2고농도 불순물 영역과 제2채널영역사이의 기판내에 형성되고, 일정 깊이를 갖는 제2도전형의 제2표면채널영역을 포함하는 것을 특징으로 하는 CCD 고체촬상소자.
  2. 제1항에 있어서, 기판은 제2도전형의 저농도 기판인 것을 특징으로 하는 CCD 고체촬상소자.
  3. 제1항에 있어서, 기판에 형성된 제2도전형의 저농도의 웰을 더 포함하는 것을 특징으로 하는 CCD 고체촬상소자.
  4. 제3항에 있어서, 기판은 제1도전형의 저농도 기판인 것을 특징으로 하는 CCD 고체촬상소자.
  5. 제1항에 있어서, 기판에 형성된 제2도전형의 제1저농도 웰과, 제2도전형의 웰상에 형성된 제1도전형의 제2저농도 웰을 더 포함하는 것을 특징으로 하는 CCD 고체촬상소자.
  6. 제5항에 있어서, 기판은 제1도전형의 저농도 기판인 것을 특징으로 하는 CCD 고체촬상소자.
  7. 제1항에 있어서, 기판상에 형성된 게이트 절연막과, 게이트 절연막상에 형성된 전송전극과, 전송전극상에 형성된 보호막을 더 포함하는 것을 특징으로 하는 CCD 고체촬상소자.
  8. 제1항에 있어서, 상기 제2고농도 불순물영역의 상부의 기판상에 형성된 암전류 스위프용 게이트를 더 포함하는 것을 특징으로 하는 CCD 고체촬상소자.
  9. 제1항에 있어서, 매몰채널영역의 깊이가 제2표면채널영역의 깊이보다 얕은 것을 특징으로 하는 CCD 고체촬상소자.
  10. 제1도전형의 저농도 기판과, 기판상에 형성된 제2도전형의 저농도 웰과, 웰내에 형성된 신호전하발생용 광검출영역과, 상기 광검출영역과 일정간격을 두고 웰내에 형성되고, 일정 깊이를 갖는 신호전하 전송용 제1도전형의 매몰 채널영역과, 상기 광검출영역상에 형성된 암전류감소용 제2도전형의 제1고농도 불순물 영역과, 매몰채널영역상에 형성된 제2도전형의 제1표면채널영역과, 웰내에 형성된 제2도전형의 제2고농도 불순물영역과, 제2고농도 불순물 영역상에 형성된 암전류 스위프용 제1도전형의 제3고농도 불순물 영역과, 제3고농도 불순물영역과 제2표면채널영역사이의 웰내에 형성되고, 일정깊이를 갖는 제2도전형의 제2표면채널영역을 포함하는 것을 특징으로 하는 CCD 고체촬상소자.
  11. 제10항에 있어서, 기판상에 형성된 게이트 절연막과, 광검출영역상부를 제외한 게이트 절연막상에 형성된 전송전극과, 전송전극상부에 형성된 절연막과, 절연막상에 형성된 차광층과, 기판전면에 형성된 평탄화층과, 광검출영역에 대응되는 평탄화층상에 형성된 마이크로 렌즈를 더 포함하는 것을 특징으로 하는 CCD 고체촬상소자.
  12. 제10항에 있어서, 암전류 스위프용 제1도전형의 제2고농도 불순물영역상부의 기판상에 형성된 암전류 스위프용 게이트를 더 포함하는 것을 특징으로 하는 CCD 고체촬상소자.
  13. 제10항에 있어서, 매몰채널영역의 하면에 형성된 스미어 감소용 제2도전형의 매몰 웰을 더 포함하는 것을 특징으로 하는 CCD 고체촬상소자.
  14. 제10항에 있어서, 상기 매몰채널영역의 깊이는 제2표면채널영역의 깊이보다 얕은 것을 특징으로 하는 CCD 영상소자.
KR1019950023854A 1995-08-02 1995-08-02 씨씨디 고체촬상소자 KR0172853B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950023854A KR0172853B1 (ko) 1995-08-02 1995-08-02 씨씨디 고체촬상소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950023854A KR0172853B1 (ko) 1995-08-02 1995-08-02 씨씨디 고체촬상소자

Publications (2)

Publication Number Publication Date
KR970013391A KR970013391A (ko) 1997-03-29
KR0172853B1 true KR0172853B1 (ko) 1999-02-01

Family

ID=19422680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023854A KR0172853B1 (ko) 1995-08-02 1995-08-02 씨씨디 고체촬상소자

Country Status (1)

Country Link
KR (1) KR0172853B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399938B1 (ko) * 2001-11-19 2003-09-29 주식회사 하이닉스반도체 암전류를 측정하기 위한 이미지센서

Also Published As

Publication number Publication date
KR970013391A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
US7235831B2 (en) Light-receiving element and photoelectric conversion device
KR100262774B1 (ko) 상부 버스 가상 위상 프레임 행간 전송 ccd 영상 감지기
US7524717B2 (en) CMOS image sensor providing uniform pixel exposure and method of fabricating same
US5962882A (en) Charge coupled devices including buried transmission gates
US5043783A (en) Solid state image sensor
JPS5819080A (ja) 固体撮像素子
US4688098A (en) Solid state image sensor with means for removing excess photocharges
JP2816824B2 (ja) Ｃｃｄ固体撮像素子
US5233429A (en) CCD image sensor having improved structure of VCCD region thereof
JP2866328B2 (ja) 固体撮像素子
US20020060742A1 (en) Solid state imaging device
KR0172853B1 (ko) 씨씨디 고체촬상소자
KR100494645B1 (ko) 스페이서 블록마스크를 적용한 시모스 이미지센서의제조방법
KR100247831B1 (ko) 고체촬상장치
WO2006050017A2 (en) Method for decreasing undesirable dark current
JPH01500471A (ja) ホトダイオードを用いたイメージセンサのための電子シャッタ
KR100790229B1 (ko) 이미지센서 및 그 제조 방법
KR100268881B1 (ko) 고체촬상소자 제조방법
Yamamura et al. A 1/2-In. Ccd Imager With 510 X 492 Pixels
JP3745251B2 (ja) 固体撮像素子の駆動方法
KR101266249B1 (ko) 시모스 이미지센서 픽셀구조 및 그 제조방법
KR20010028859A (ko) 고체 촬상 소자 및 그의 제조방법
Ozaki et al. A high-packing density pixel with punchthrough read-out method for an HDTV interline CCD
JPH08255889A (ja) 固体撮像装置
JPH0570947B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110929

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee