KR0170496B1 - Cluster connecting structure using cross bar switch in a parallel processing computer system - Google Patents
Cluster connecting structure using cross bar switch in a parallel processing computer system Download PDFInfo
- Publication number
- KR0170496B1 KR0170496B1 KR1019950047068A KR19950047068A KR0170496B1 KR 0170496 B1 KR0170496 B1 KR 0170496B1 KR 1019950047068 A KR1019950047068 A KR 1019950047068A KR 19950047068 A KR19950047068 A KR 19950047068A KR 0170496 B1 KR0170496 B1 KR 0170496B1
- Authority
- KR
- South Korea
- Prior art keywords
- cluster
- crossbar
- nodes
- parallel processing
- computer system
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
Abstract
본 발명은 병렬처리 컴퓨터 시스템에서의 크로스바 스위치를 사용한 클러스터 연결구조에 관한 것으로서, 종래기술에서 버스나 링으로 연결되는 클러스터가 데이타 전송속도에 의해 연결 노드의 갯수가 한정되었던 문제점을 해결하기 위해 여러개의 컴퓨터 시스템을 상호연결하기 위한 클러스터를 사용하여 데이타를 처리하는 병렬처리 컴퓨터 시스템에 있어서, 클러스터가 크로스바 스위치에 의해 상호 종, 횡의 고리 형태로 연결되도록 구성함으로써 노드 갯수에 상관없이 일정한 정보 교환량이 보장되어 노드 갯수의 증가에 따른 크로스바 스위치의 갯수를 증가시킬 수가 있는 것이다.The present invention relates to a cluster connection structure using a crossbar switch in a parallel processing computer system. In order to solve a problem in which a cluster connected by a bus or a ring is limited in the prior art, the number of connection nodes is limited by the data transfer rate. In a parallel processing computer system that processes data using clusters for interconnecting computer systems, the clusters are interconnected by crossbar switches to form a vertical or horizontal loop to guarantee a constant amount of information exchange regardless of the number of nodes. Thus, as the number of nodes increases, the number of crossbar switches can be increased.
Description
제1도는 종래의 버스방식을 적용한 병렬처리 컴퓨터 시스템에서 클러스터 연결 구조도.1 is a diagram illustrating a cluster connection structure in a parallel processing computer system using a conventional bus system.
제2도는 종래의 링 방식을 적용한 병렬처리 컴퓨터 시스템에서 클러스터 연결 구조도.2 is a diagram illustrating a cluster connection structure in a parallel processing computer system using a conventional ring method.
제3도는 본 발명의 병렬처리 컴퓨터 시스템에서 크로스바 스위치를 사용한 클러스터 연결 구조도.3 is a diagram illustrating a cluster connection structure using a crossbar switch in a parallel processing computer system of the present invention.
제4도는 제3도에 따른 클러스터의 상세 구성도.4 is a detailed configuration diagram of the cluster according to FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10A,10B,...,10N,100 : 클러스터 11 : 버스10A, 10B, ..., 10N, 100: Cluster 11: Bus
12 : 링(Ring) 101 : 크로스바 네트워크12: Ring 101: crossbar network
101a∼101d : 크로스바 스위치 102 : 노드(node)101a to 101d: crossbar switch 102: node
본 발명은 병렬처리 컴퓨터 시스템에서 크로스바 스위치를 사용한 클러스터 연결 구조에 관한 것으로, 특히 여러 개의 컴퓨터 시스템을 상호 연결하여 클러스터로 운용할 때 컴퓨터 시스템들을 크로스바 스위치를 사용하여 2차원 토러스(2 dimension torus)방식으로 연결하므로서 컴퓨터 시스템의 개수를 유연하게 증가시킬 수 있는 시스템의 구조에 관한 것이다.The present invention relates to a cluster connection structure using a crossbar switch in a parallel processing computer system. In particular, when a plurality of computer systems are interconnected and operated as a cluster, two-dimensional torus method is used for computer systems using a crossbar switch. The present invention relates to a structure of a system that can flexibly increase the number of computer systems by connecting to each other.
일반적으로, 클러스터는 데이타를 처리하기 위한 다수의 프로세스 노드와 처리된 데이타의 경로를 제어하기 위해 상기 프로세스 노드에 연결되는 크로스바 스위치로 구성되어 있다.In general, a cluster consists of a number of process nodes for processing data and crossbar switches connected to the process nodes for controlling the path of the processed data.
이와같이 구성된 클러스터를 연결하는 종래의 방법은 제1도에 도시된 바와같이, 다수개의 클러스터(10A, l0B,....10N)가 버스(11)를 통해 상호 연결되는 버스 방식과, 제2도에 도시된 바와 같이 다수개의 클러스터(l0A, l0B,...10N)가 링(Ring)(12)을 통해 상호 연결되는 링 방식이 있다.In the conventional method of connecting the clusters configured as described above, as shown in FIG. 1, a plurality of clusters 10A, 10B,... 10N are connected to each other through the bus 11, and FIG. As shown in FIG. 1, there is a ring scheme in which a plurality of clusters 10A, 10B, ... 10N are interconnected through a ring 12.
상기와 같은 방식으로 구성되는 종래 병렬처리 컴퓨터 시스템에서의 클러스터 연결구조는 시스템의 구현이 용이하다는 장점이 있는 반면에, 다수개의 프로세스 노드들이 데이타 전송로를 공유하는 방식이기 때문에 노드의 수가 증가함에 따라 정보의 교환량이 증가하게 되는 문제점이 있다.The cluster connection structure in the conventional parallel processing computer system configured in the above manner has the advantage of easy implementation of the system, while the number of nodes increases because a plurality of process nodes share a data transmission path. There is a problem that the amount of exchange of information increases.
이러한 정보 교환량의 증가는 시스템의 전송속도를 저하시키며, 더욱이 전송로의 용량에 따른 한계에 도달하게 되면, 버스나 링의 속도에 따라 연결하는 노드의 증가가 불가능하게 된다는 문제점이 발생하게 된다.The increase in the amount of exchange of information lowers the transmission speed of the system, and furthermore, when the limit of the transmission path capacity is reached, a problem arises in that it is impossible to increase the number of nodes connected according to the speed of the bus or ring.
즉, 버스나 링의 데이타 전송속도에 의해 연결 노드의 개수가 한정된다는 것이다.In other words, the number of connected nodes is limited by the data rate of the bus or ring.
이에따른 종래기술의 예를들면, Architech for configurable parallel computer(특허번호 WO9417487 A2, 1994. 8.4), Re-configurable signal processor(GB2262173 B, 1993.12.15), Fault-tolerant computer architecture(DE3786862 G, 1993.9.9), Fault tolerant computer networking architecture(US52069524, 1993.4.27), Modular expansion of crossbar interconnection system(CA1324835 C, 1993.11.30), Cross-bar interface for data communication network(US5261059, 1993.11.9), Parallel computer interconnection path selection(US5339396, 1994.8.16), Multi-stage interconnection network for processing system(US5321813, 1994.6.14), Networked parallel processing computer system(EP-602829, 1994.6.22), 그리고 Parallel processor for dedicated fast computing hyper-cube network type system(SU1797126, 1993.2.23) 등은 매트릭 어레이(Matric array)에서 프로그램머블 로직 회로를 사용하여 시스템 구성을 유연하게 할 수 있게 하고, 트리(tree) 형태로 구성할 수가 있는 것이다.Examples of this prior art include Architech for configurable parallel computer (Patent No. WO9417487 A2, 1994. 8.4), Re-configurable signal processor (GB2262173 B, December 15, 1993), Fault-tolerant computer architecture (DE3786862 G, 1993.9. 9), Fault tolerant computer networking architecture (US52069524, April 27, 1993), Modular expansion of crossbar interconnection system (CA1324835 C, November 30, 1993), Cross-bar interface for data communication network (US5261059, November 9, 1993), Parallel computer interconnection path selection (US5339396, August 16, 1994), Multi-stage interconnection network for processing system (US5321813, 1994.6.14), Networked parallel processing computer system (EP-602829, 1994.6.22), and Parallel processor for dedicated fast computing hyper- Cube network type system (SU1797126, 1993.2.23), etc., can be configured in a tree form by using programmable logic circuits in a matrix array, and can be configured in a tree form. Will.
또한, 쓰리-섹션 버스(three-section Bus)를 프로세싱 노드, 제어 프로세스, 공통 메모리와 연결하고, 세마포어 박스(Semaphore box)를 사용하여 주변을 공유하여 고장 허용을 구현한 것이다.It also connects a three-section bus with processing nodes, control processes and common memory, and uses a semaphore box to share the perimeter to implement fault tolerance.
아울러, 32*32 크로스바 모듈을 사용하여 CPU, I/O 유니트, 메모리를 연결한 구성이며, 또한 컴퓨터와 크로스바 사이에 멀티 포트 램을 버퍼 메모리로 사용하여 인터페이스를 구성한 것이다.In addition, the 32 * 32 crossbar module is used to connect the CPU, I / O unit, and memory, and the interface between the computer and the crossbar using multiport RAM as the buffer memory.
그리고 크로스바를 사용하여 N 차원 래티스(Lattice)로 구성하여 K 차원으로 조정한 것이고, 다단계 상호연결망으로 구성한 것이다.The crossbar is used to construct an N-dimensional lattice, adjusted to the K-dimensional, and a multi-level interconnect network.
또한, 망으로 구성하여 패킷에 의해 수행하고, 하이퍼-큐브(Hyper-cube)를 기본으로 전용된(dedicated) 시스템으로 구성한 것이다.In addition, it is configured by a network, performed by a packet, and configured as a dedicated system based on a hyper-cube.
또 다른 종래기술의 관련논문의 예를들면, The design of the MasPar MP-1 : A cost effective massively parallel computer(J.R.Nickolls, IEEE COMPCON Spring 1990, USA), Survey of commercial parallel machines(G. Ramanathan, I. Oren, ACM Computer Architecture News Vol.21. No.3, USA), Past, Present, Parallel: A survey of Available Parallel Computing Systems(A. Trew, G.Wilson, Spring-verlag 1991, England), Analysis of a 3D Toridal Network for a Shared Memory Architecture(F.Pittelli, D.Smitley, Supercomputing 1988, USA), A Processor Architecture for Horizon(M.R.Thistle, B.J.Smith, Supercomputing 1988, USA), Hector : A Hierarchically Structured Shared-Memory multiprocessor(Zvonko Vranesic Michael Stumm David M.Lewis, IEEE Computer 1991) 등은 다단계 크로스바 구조, 이진 트리 형태의 연결망 구조, 하이퍼-큐브 연결망 구조, 2차원 메쉬(mesh) 구조, 계층 링 구조, 3차원 토러스 구조, 3차원 메쉬 구조 등을 사용하였다.For example, the design of the MasPar MP-1: A cost effective massively parallel computer (JRNickolls, IEEE COMPCON Spring 1990, USA), Survey of commercial parallel machines (G. Ramanathan, I). Oren, ACM Computer Architecture News Vol. 21.No. 3, USA), Past, Present, Parallel: A survey of Available Parallel Computing Systems (A. Trew, G. Wilson, Spring-verlag 1991, England), Analysis of a 3D Toridal Network for a Shared Memory Architecture (F. Pittelli, D.Smitley, Supercomputing 1988, USA), A Processor Architecture for Horizon (MRThistle, BJSmith, Supercomputing 1988, USA), Hector: A Hierarchically Structured Shared-Memory Multiprocessors (Zvonko Vranesic Michael Stumm David M. Lewis, IEEE Computer 1991) include multilevel crossbar structures, binary tree network structures, hyper-cube network structures, two-dimensional mesh structures, hierarchical ring structures, and three-dimensional torus structures. , 3D mesh structure and the like were used.
따라서, 본 발명은 상기 문제점들을 해결하기 위해 병렬처리 컴퓨터 시스템에서 다수개의 프로세서들을 크로스바 스위치를 사용하여 2차원 토러스 방식으로 클러스터를 연결하기 위한 병렬처리 컴퓨터 시스템에서 크로스바 스위치를 사용한 클러스터 연결 구조를 제공하는데 그 목적이 있다.Accordingly, the present invention provides a cluster connection structure using a crossbar switch in a parallel processing computer system for connecting a plurality of processors in a parallel processing computer system using a crossbar switch in a two-dimensional torus method to solve the above problems. The purpose is.
상기 목적을 달성하기 위한 본 발명의 기술적 특징은, 여러개의 컴퓨터 시스템을 상호연결하기 위한 클러스터를 사용하여 데이타를 처리하는 병렬처리 컴퓨터 시스템에 있어서, 상기 클러스터는 크로스바 스위치에 의해 상호 종, 횡의 고리 형태로 연결되고, 상기한 클러스터는 10개의 입출력 포트를 갖는 크로스바 네트워크와 상기 10개의 입출력 포트중 6개의 입출력 포트에 각각 연결되는 노드로 구성되고, 상기 노드는 나머지 4개의 입출력 포트를 사용하여 다른 클러스터와 통신되도록 함으로써 노드의 갯수에 상관없이 일정한 정보 교환량이 보장되어 노드의 갯수의 증가에 따른 크로스바 스위치의 갯수를 증가시킬 수 있으므로 시스템을 유연하게 확장시킬 수가 있는 특징을 갖는다.A technical feature of the present invention for achieving the above object is a parallel processing computer system for processing data using a cluster for interconnecting a plurality of computer systems, the cluster is a cross-vertical, transverse ring by a crossbar switch The cluster is composed of a crossbar network having 10 input / output ports and nodes connected to 6 input / output ports of the 10 input / output ports, respectively, and the node is connected to another cluster using the remaining 4 input / output ports. By communicating with the system, a certain amount of information exchange is guaranteed regardless of the number of nodes, so that the number of crossbar switches can be increased according to the increase of the number of nodes, thereby extending the system flexibly.
이하, 본 발명을 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
먼저, 제3도는 본 발명의 병렬처리 컴퓨터 시스템에서의 크로스바 스위치를 사용한 클러스터 연결 구조를 나타낸 것으로서, 병렬처리 컴퓨터의 전체 시스템은 데이타를 처리하기 위한 6개의 노드(102)와, 데이타의 경로를 제어하기 위해 상기 노드(102)에 연결되는 크로스바 네트워크(101)로 구성된 하나의 클러스터(100)가 크로스바 스위치에 의해 상호 종, 횡의 고리 형태로 연결되어 있다.First, FIG. 3 shows a cluster connection structure using a crossbar switch in the parallel processing computer system of the present invention. The entire system of the parallel processing computer controls six nodes 102 for processing data and a path of the data. In order to achieve this, one cluster 100 composed of a crossbar network 101 connected to the node 102 is connected to each other by a crossbar switch in a longitudinal or transverse ring shape.
상기한 클러스터(100)의 보다 상세한 구성은 제4도에 도시된 바와 같다.A more detailed configuration of the cluster 100 is as shown in FIG.
크로스바 네트워크(101)는 32비트의 데이타 경로를 제어하기 위해 8비트의 10×10 입출력 연결구조의 크로스바 스위치(101a∼101d)가 4개로 구성되고, 6개의 노드(102a-102f)가 상기 크로스바 네트워크(101)의 각 크로스바 스위치(101a∼101d)에 의한 데이타 경로 제어에 따라 6개의 입출력 연결포트(103e∼103j)를 통해 데이타를 처리하고, 상기 크로스바 네트워크(101)에 연결되는 구성으로 되어 있다.The crossbar network 101 is composed of four crossbar switches 101a to 101d each having an 8-bit 10 × 10 input / output connection structure for controlling a 32-bit data path, and six nodes 102a to 102f are used for the crossbar network. According to data path control by each crossbar switch 101a to 101d of 101, data is processed through six input / output connection ports 103e to 103j, and is connected to the crossbar network 101.
상기한 크로스바 네트워크(101)에서 32비트의 데이타를 입출력하는 나머지 4개의 입출력 연결포트(103a∼103d)는 인접 클러스터내의 크로스바 스위치와의 연결을 위해서 사용하고, 또한 다른 클러스터의 노드들과 통신을 하기 위한 것이다.In the crossbar network 101, the remaining four input / output connection ports 103a to 103d for inputting and outputting 32 bits of data are used for connection with crossbar switches in an adjacent cluster, and also for communicating with nodes of another cluster. It is for.
이러한 크로스바 네트워크(101)는 한 노드에서 전송되는 32비트의 입력과 32비트의 출력 데이타를 동시에 받아 데이타의 경로를 제어한다.The crossbar network 101 receives 32-bit input and 32-bit output data simultaneously transmitted from one node and controls the data path.
그리고 동일 클러스터내의 각 노드들은 데이타 처리순서에 따라 하나의 크로스바 스위치에 의해 서로 통신하며, 다른 클러스터에 있는 노드와는 자신의 크로스바 스위치에 의해 인접 크로스바 스위치를 통하여 통신한다.Each node in the same cluster communicates with each other by one crossbar switch according to a data processing order, and communicates with a node in another cluster through an adjacent crossbar switch by its crossbar switch.
이때, 만일 일정의 두개의 클러스터 사이에 크로스바 스위치가 고장으로 인하여 경로 제어를 하지 못할 때, 각 노드는 우회하여 연결 가능한 다른 크로스바 스위치의 경로를 찾아 통신한다.At this time, if the crossbar switch fails to control the path between two clusters due to a failure, each node bypasses and finds a path of another crossbar switch that can be connected.
그러므로 클러스터간의 두 노드는 복수개의 경로를 제공받는다.Therefore, two nodes between clusters are provided with multiple paths.
이상과 같이 본 발명은 하나의 클러스터는 크로스바 스위치를 사용하여 상호 종, 횡의 고리 형태로 연결됨으로써 노드 갯수에 상관없이 일정한 정보 교환량이 보장되어 있으므로 노드 갯수의 증가에 따른 크로스바 스위치의 갯수를 증가시킬 수 있는 효과를 갖는다.As described above, according to the present invention, since a single cluster is connected to each other in the form of cross and cross rings using a crossbar switch, a certain amount of information exchange is guaranteed regardless of the number of nodes, so that the number of crossbar switches increases according to the increase in the number of nodes. Has the effect.
즉, 데이타 전송속도에 의해 연결노드의 갯수가 한정되지 않는다.That is, the number of connected nodes is not limited by the data transfer rate.
이에따라 병렬처리 컴퓨터 시스템을 유연하게 확장시킬 수가 있는 것이다.This allows for the flexibility of parallel processing computer systems.
Claims (5)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950047068A KR0170496B1 (en) | 1995-12-06 | 1995-12-06 | Cluster connecting structure using cross bar switch in a parallel processing computer system |
| JP8213798A JPH09160893A (en) | 1995-12-06 | 1996-08-13 | Cluster link structure using crossbar switch in parallel processing computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950047068A KR0170496B1 (en) | 1995-12-06 | 1995-12-06 | Cluster connecting structure using cross bar switch in a parallel processing computer system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970049736A KR970049736A (en) | 1997-07-29 |
| KR0170496B1 true KR0170496B1 (en) | 1999-03-30 |
Family
ID=19438046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950047068A KR0170496B1 (en) | 1995-12-06 | 1995-12-06 | Cluster connecting structure using cross bar switch in a parallel processing computer system |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH09160893A (en) |
| KR (1) | KR0170496B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100594967B1 (en) * | 2004-11-29 | 2006-06-30 | 한국과학기술원 | Crossbar switch |
| JP5055942B2 (en) * | 2006-10-16 | 2012-10-24 | 富士通株式会社 | Computer cluster |
-
1995
- 1995-12-06 KR KR1019950047068A patent/KR0170496B1/en not_active IP Right Cessation
-
1996
- 1996-08-13 JP JP8213798A patent/JPH09160893A/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| KR970049736A (en) | 1997-07-29 |
| JPH09160893A (en) | 1997-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8433816B2 (en) | Network topology for a scalable multiprocessor system | |
| US5020059A (en) | Reconfigurable signal processor | |
| US5566342A (en) | Scalable switch wiring technique for large arrays of processors | |
| US9047440B2 (en) | Logical cell array and bus system | |
| US5243704A (en) | Optimized interconnect networks | |
| US5630162A (en) | Array processor dotted communication network based on H-DOTs | |
| US7568063B2 (en) | System and method for a distributed crossbar network using a plurality of crossbars | |
| CA2064164A1 (en) | Method for interconnecting and system of interconnected processing elements | |
| EP0392216B1 (en) | Network rearrangement method and system | |
| Kumar et al. | Design and analysis of fault-tolerant multistage interconnection networks with low link complexity | |
| US5765015A (en) | Slide network for an array processor | |
| KR0170496B1 (en) | Cluster connecting structure using cross bar switch in a parallel processing computer system | |
| CA2011340A1 (en) | Processor unit networks | |
| Alam et al. | Channel multiplexing in fault-tolerant modular multiprocessors | |
| CN113785280A (en) | Embedded ring on ring computer network | |
| Srinivas et al. | Design and analysis of a generalized architecture for reconfigurable m-ary tree structures | |
| JPH07200508A (en) | Inter-node connection system | |
| Das et al. | Dynamically reconfigurable multi-transputer systems | |
| KR0146562B1 (en) | A processor connecting apparatus applied the scheme of hierachical crossbar switch at a parallel computer system | |
| Srinivas et al. | An MIN-based Architecture for Reconfigurable de Bruijn Structures | |
| KR0155266B1 (en) | Fault tolerant computer system | |
| Ziavras | A class of scalable architectures for high-performance, cost-effective parallel computing | |
| Li et al. | CONNECT-an architecture for a highly parallel system based on building blocks | |
| Chittor et al. | Link switching: a communication architecture for configurable parallel systems | |
| Tsuda | Fault-tolerant cube-connected cycles capable of quick broadcasting |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081001 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |