KR0170293B1 - Eeprom device - Google Patents

Eeprom device Download PDF

Info

Publication number
KR0170293B1
KR0170293B1 KR1019950066875A KR19950066875A KR0170293B1 KR 0170293 B1 KR0170293 B1 KR 0170293B1 KR 1019950066875 A KR1019950066875 A KR 1019950066875A KR 19950066875 A KR19950066875 A KR 19950066875A KR 0170293 B1 KR0170293 B1 KR 0170293B1
Authority
KR
South Korea
Prior art keywords
word line
pumping clock
line
high voltage
low voltage
Prior art date
Application number
KR1019950066875A
Other languages
Korean (ko)
Other versions
KR970051332A (en
Inventor
고영식
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950066875A priority Critical patent/KR0170293B1/en
Publication of KR970051332A publication Critical patent/KR970051332A/en
Application granted granted Critical
Publication of KR0170293B1 publication Critical patent/KR0170293B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 이.이.피.롬(EEPROM) 장치에 관한 것으로서, 열디코더(row decoder); 페이지버퍼(page buffer) 및 센스라인(sense line)/비트라인(bit line) 선택부; 및 상기 페이지버퍼(page buffer) 및 센스라인(senseline)/비트라인(bit line) 선택부와 복수의 센스라인(sense line)과 복수의 비트라인(bit line)으로 연결된 행디코더(column decoder)를 갖는 EEPROM 장치에 있어서, 상기 열디코더와 복수의 고전압 워드라인(word line) 및 저전압 워드라인(word line)으로 각각 연결되고, 펌핑클럭(pumping clock)을 발생하는 펌핑클럭발생부(CLK); 상기 고전압 워드라인(word line)의 노이즈를 감소하기 위한 인버터(INV1); 상기 펌핑클럭발생부(CLK)에서 발생된 펌핑클럭을 차단하는 펌핑클럭차단 트랜지스터(M12); 및 상기 열디코더와 연결된 저전압 워드라인을 입력으로 하는 접지제어단을 포함한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device, and more particularly to an EEPROM device, comprising: a row decoder; A page buffer and a sense line / bit line selector; And a column decoder connected to the page buffer and the sense line / bit line selector, a plurality of sense lines, and a plurality of bit lines. An EEPROM device, comprising: a pumping clock generator (CLK) connected to the column decoder and a plurality of high voltage word lines and low voltage word lines, respectively, to generate a pumping clock; An inverter (INV1) for reducing noise of the high voltage word line; A pumping clock blocking transistor (M12) for blocking the pumping clock generated by the pumping clock generator (CLK); And a ground control stage configured to receive a low voltage word line connected to the column decoder.

따라서, 저전압 워드라인을 이용한 펌핑클럭의 온/오프 제어 및 접지제어회로를 추가함으로써, 노이즈에 의한 고전압이 유입되는 것을 막아 워드라인에서 발생하는 노이즈를 감소시켜 데이타 보존성을 높이는 효과를 제공한다.Accordingly, by adding the on / off control and grounding control circuit of the pumping clock using the low voltage word line, the high voltage caused by the noise is prevented from being introduced, thereby reducing the noise generated in the word line and improving the data retention.

Description

이.이.피.롬 장치E.PI.PI device

제1도는 종래 기술의 EEPROM의 블럭도이다.1 is a block diagram of a prior art EEPROM.

제2도는 본 발명에 따른 EEPROM의 블럭도이다.2 is a block diagram of an EEPROM according to the present invention.

본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 이.이.피.롬(EEPROM) 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor memory devices and, more particularly, to EEPROM devices.

제1도는 종래 기술의 EEPROM의 블럭도이다.1 is a block diagram of a prior art EEPROM.

제1도는 있어서, 참조부호 100은 열디코더(row decoder)이고, 102는 워드라인(WL) 선택부이고, 104는 페이지 버퍼(page buffer) 및 센스라인(SL)/비트라인(BL) 선택부이고, 106은 행디코더(column decoder)이다.In FIG. 1, reference numeral 100 denotes a row decoder, 102 denotes a word line WL, and 104 denotes a page buffer and a sense line SL / bit line BL. 106 is a column decoder.

제1도에서 보듯이, 가로방향으로 열디코더(100)와 워드라인(WL) 선택부(102) 사이에 워드라인들(WL1 ∼ WLm)이 연결되어 있고, 페이지 버퍼(page buffer) 및 센스라인(SL)/비트라인(BL) 선택부(104)와 행디코더(106) 사이에 센스라인들(SL1 ∼SLn)과 비트라인들(BL10, BL11∼BLn7)이 연결되어 있다. 하나의 바이트(byte)는 가상접지선(virtual ground line; VG) 및 프로그램 게이트(program gate; PG)를 공유하는 8개의 셀(cell)로 구성되어 있다.As shown in FIG. 1, word lines WL1 to WLm are connected between the column decoder 100 and the word line WL selector 102 in a horizontal direction, and a page buffer and a sense line are connected to each other. The sense lines SL1 to SLn and the bit lines BL10 and BL11 to BLn7 are connected between the (SL) / bit line BL selection unit 104 and the row decoder 106. One byte consists of eight cells sharing a virtual ground line (VG) and a program gate (PG).

상위 어드레스의 열디코더(100)에 의하여 선택된 워드라인은 셀(cell)의 선택 트랜지스터(M1)를 온시킴으로서 비트라인을 셀의 드레인부분과 연결시키며, 바이트 선택 트랜지스터(M2)도 함께 온시킴으로써 선택된 바이트의 프로그램 게이트를 해당하는 행(column)의 센스라인과 연결시킨다. 그리고, 데이타 입출력은 행디코더(106)에 의하여 제어된다.The word line selected by the column decoder 100 of the upper address connects the bit line with the drain portion of the cell by turning on the selection transistor M1 of the cell, and the byte selected by turning on the byte selection transistor M2 together. The program gate of is connected to the sense line of the corresponding column. The data input / output is controlled by the row decoder 106.

소거시 선택된 워드라인에 고전압(약 18V)이 워드라인 선택부(102)를 통하여 인가되고, 선택된 센스라인에 고전압이 페이지 버퍼(page buffer) 및 센스라인(SL)/비트라인(BL) 선택부(104)를 통하여 인가되고, 비트라인은 접지된다. 이 전계에 의하여 Flower-Nordheim 터널링 전류가 부유게이트(floating gate)로 들어가 선택된 셀이 인헨스먼트(enhancement) Vt를 가지게 된다.A high voltage (approximately 18 V) is applied to the selected word line through the word line selector 102, and the high voltage is applied to the selected page and the page buffer and the sense line SL / bit line BL. Applied through 104, the bit line is grounded. This electric field causes the Flower-Nordheim tunneling current to enter the floating gate so that the selected cell has an enhancement Vt.

또한, 쓰기시 선택된 워드라인에 고전압이 워드라인 선택부(102)를 통하여 인가되고, 선택된 비트라인에 고전압이 페이지 버퍼(page buffer) 및 센스라인(SL)/비트라인(BL) 선택부(104)를 통하여 인가되고, 센스라인은 접지된다. 이에 부유게이트의 전하는 비트라인으로 흘러나와 디플리션(depletion) Vt를 가지게 된다.In addition, a high voltage is applied to the selected word line through the word line selector 102, and a high voltage is applied to the selected page and the page buffer and the sense line (SL) / bit line (BL) selector 104. Is applied, and the sense line is grounded. As a result, the charge of the floating gate flows out to the bit line and has a depletion Vt.

워드라인 선택부(102)의 동작 조건은 열디코더(100)에 의하여 선택된 워드라인에 파워전압과 가까운 전압이 실려서 트랜지스터 M10을 온시키고, 워드라인 선택부(102)의 펌핑클럭(pumping clock; CLK)이 인가되었을때, 트랜지스터 M9를 통하여 고전압(High Voltage)이 그 워드라인으로 인가된다. 그리고, 선택되지 않은 워드라인은 열디코더(100)에 의하여 접지가 되어 워드라인 선택부(102)의 트랜지스터 M10를 오프시켜 고전압(HV)을 차단하고, 펌핑클럭(CLK)에 의하여 발생되는 전류는 열디코더(100)로 빠진다.The operating conditions of the word line selector 102 include a voltage close to the power voltage on the word line selected by the column decoder 100 to turn on the transistor M10, and a pumping clock CLK of the word line selector 102. Is applied, a high voltage is applied to the word line through transistor M9. Then, the unselected word line is grounded by the column decoder 100 to turn off the transistor M10 of the word line selector 102 to block the high voltage HV, and the current generated by the pumping clock CLK is It falls into the thermal decoder 100.

그러나, 하나의 바이트를 소거하기 위하여 선택된 워드라인 WL1과 선택된 센스라인 SL1에 고전압이 인가되었을때, 그 센스라인 SL1의 고전압에 의하여 선택되지 않은 워드라인 WLm이 커플링(coupling)되어 노이즈가 발생할 수 있다. 그리고, 선택되지 않은 워드라인 WLm의 워드라인 선택부(102)의 펌핑클럭(CLK)도 같이 인가되기 때문에 이에 발생하는 전류에 의하여 열디코더(100)에서 멀리 떨어진 워드라인은 접지보다 높은 전압이 발생할 수 있다. 그러한, 노이즈에 의하여 워드라인 WLm와 연결된 워드라인 선택부(102)의 트랜지스터 M15가 약하게 온되어 고전압(HV)가 유입하게 되어 선택되지 않은 공통의 센스라인 SL1에 연결되는 다른 바이트에 전기적 충격을 주어 EEPROM의 데이타 보존성이 떨어진다. 셀 M3의 쓰기시에 공통의 비트라인 BL10에 연결되는 셀 M6도 동일한 이유로 전기적 충격을 받게된다. 특히, 워드라인을 폴리실리콘(polysilicon)으로 레이아웃하였을때 이러한 현상이 발생하기 쉽다.However, when a high voltage is applied to the selected word line WL1 and the selected sense line SL1 to erase one byte, the unselected word line WLm is coupled by the high voltage of the sense line SL1 and noise may occur. have. Since the pumping clock CLK of the word line selector 102 of the unselected word line WLm is also applied, a word line far from the thermal decoder 100 may generate a voltage higher than the ground due to the current generated therein. Can be. Such a noise causes the transistor M15 of the word line selector 102 connected to the word line WLm to be weakly turned on so that a high voltage HV flows in, causing an electric shock to another byte connected to the unselected common sense line SL1. EEPROM data retention is poor. At the time of writing the cell M3, the cell M6 connected to the common bit line BL10 is subjected to an electric shock for the same reason. In particular, this phenomenon is likely to occur when the word line is laid out with polysilicon.

따라서, 본 발명의 목적은 상술한 바와 같은 종래 기술의 문제점을 개선하기 위하여 안출된 것으로서, 저전압 워드라인을 이용한 펌핑클럭의 온/오프 제어 및 노이즈에 의한 고전압이 유입되는 것을 감소시켜 데이타 보존성을 위한 EEPROM 장치를 제공함에 있다.Accordingly, an object of the present invention has been made to improve the problems of the prior art as described above, to reduce the on-off control of the pumping clock using a low-voltage word line and to reduce the inflow of high voltage by noise for data retention An EEPROM device is provided.

상술한 바와 같은 목적을 달성하기 위한 EEPROM 장치는 열디코더(row decoder); 페이지버퍼(page buffer) 및 센스라인(sense line)/비트라인(bit line) 선택부; 및 상기 페이지버퍼(page buffer) 및 센스라인(sense line)/비트라인(bit line) 선택부와 복수의 센스라인(sense line)과 복수의 비트라인(bit line)으로 연결된 행디코더(column decoder)를 갖는 EEPROM 장치에 있어서, 상기 열디코더와 복수의 고전압 워드라인(word line) 및 저전압 워드라인(word line)으로 각각 연결되고, 펌핑클럭(pumping clock)을 발생하는 펌핑클럭발생부(CLK); 상기 고전압 워드라인(word line)의 노이즈를 감소하기 위한 인버터(INV1); 상기 펌핑클럭발생부(CLK)에서 발생된 펌핑클럭을 차단하는 펌핑클럭차단 트랜지스터(M12); 및 상기 열디코더와 연결된 저전압 워드라인을 입력으로 하는 접지제어단을 포함한다.An EEPROM device for achieving the above object includes a row decoder; A page buffer and a sense line / bit line selector; And a column decoder connected to the page buffer, sense line / bit line selector, a plurality of sense lines, and a plurality of bit lines. An EEPROM device, comprising: a pumping clock generator (CLK) connected to the column decoder and a plurality of high voltage word lines and low voltage word lines, respectively, to generate a pumping clock; An inverter (INV1) for reducing noise of the high voltage word line; A pumping clock blocking transistor (M12) for blocking the pumping clock generated by the pumping clock generator (CLK); And a ground control stage configured to receive a low voltage word line connected to the column decoder.

상기 펌핑클럭차단 트랜지스터(M12)는 상기 저전압 워드라인이 게이트에 연결되고 펌핑클럭입력이 드레인에 연결되고 그 소스가 펌핑 커패시터(C1)에 연결됨이 바람직하다.In the pumping clock blocking transistor M12, the low voltage word line is connected to a gate, a pumping clock input is connected to a drain, and a source thereof is connected to a pumping capacitor C1.

또한, 상기 접지제어단은 상기 저전압 워드라인을 입력으로 하는 인버터(INV1)와 그 인버터 출력이 게이트에 연결되고 드레인이 워드라인에 연결되고 그 소스가 접지에 연결되는 NMOS(M13)로 구성됨이 바람직하다.In addition, the ground control stage is preferably composed of an inverter (INV1) to the low voltage word line as an input and the NMOS (M13) is connected to its gate output, the drain is connected to the word line, the source is connected to ground. Do.

이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described the present invention in more detail.

제2도는 본 발명에 따른 EEPROM의 블럭도이다.2 is a block diagram of an EEPROM according to the present invention.

제2도에 있어서, 참조부호 100은 열디코더(row decoder)이고, 202는 워드라인(WL) 선택부이고, 104는 페이지 버퍼(page buffer) 및 센스라인(SL)/비트라인(BL) 선택부이고, 106은 행디코더(column decoder)이다. 제1도의 그것들과 동일한 기능을 갖는다. 다만, 워드라인 선택부(202)는 워드라인의 노이즈를 감소하기 위한 인버터 INV1와 트랜지스터 M13으로 구성되는 접지제어회로, 저전압 워드라인 WL′을 이용한 펌핑클럭을 차단하는 펌핑클럭 차단 트랜지스터 M12로 구성된다.In FIG. 2, reference numeral 100 denotes a row decoder, 202 denotes a word line WL, and 104 denotes a page buffer and a sense line SL / bit line BL. And 106 is a column decoder. It has the same function as those in FIG. However, the word line selector 202 includes a grounding control circuit composed of an inverter INV1 and a transistor M13 for reducing noise of a word line, and a pumping clock blocking transistor M12 that blocks a pumping clock using a low voltage word line WL '. .

워드라인이 선택되면 열디코더(100)에서 트랜지스터 M11을 통과하여 파워전압에 가까운 전압이 워드라인에 인가되고, 이 전압에 의하여 워드라인 선택부(202)의 트랜지스터 M10이 온되어 고전압(HV)을 통과시킨다. 열디코더(100)에 직접 연결된 워드라인 WL′은 파워전압 수준이 되어 펌핑클럭 차단 트랜지스터 M12의 게이트가 되어 펌핑클럭을 온시켜 고전압(HV)이 워드라인 WL으로 인가되도록 한다. 그리고, 이 워드라인 WL′은 인버터 INV1의 입력이 되고, 이 인버터의 출력을 트랜지스터 M13을 오프시켜 워드라인 WL의 전류가 접지로 빠지는 것을 막는다.When the word line is selected, a voltage close to the power voltage is applied to the word line through the transistor M11 in the column decoder 100, and the transistor M10 of the word line selector 202 is turned on to apply the high voltage (HV). Pass it through. The word line WL 'directly connected to the column decoder 100 becomes a power voltage level, becomes a gate of the pumping clock blocking transistor M12, and turns on the pumping clock so that the high voltage HV is applied to the word line WL. The word line WL 'becomes an input of the inverter INV1, and the output of the inverter is turned off to prevent the current of the word line WL from going to ground.

워드라인이 선택되지 않았을때, 열디코더(100)는 워드라인 WL를 접지상태로 만들어 워드라인 선택부(202)의 트랜지스터 M10을 오프시켜 고전압(HV)을 차단시키며, 열디코더(100)는 워드라인 WL′도 접지상태로 만들어 인버터 INV1의 출력을 파워전압수준으로 만들어 트랜지스터 M13을 온시켜 워드라인 WL이 접지상태로 안전화되도록 하여 워드라인 WL에 발생한 노이즈를 감소시킨다. 그리고, 워드라인 WL′의 접지상태는 펌핑클럭차단 트랜스터 M12를 오프시켜 펌핑클럭에 의한 워드라인 WL의 전류 유입을 막는다.When the word line is not selected, the column decoder 100 sets the word line WL to ground to turn off the transistor M10 of the word line selector 202 to block the high voltage HV, and the column decoder 100 sets the word. The line WL 'is also grounded, bringing the output of the inverter INV1 to the power voltage level, and turning on the transistor M13 to make the wordline WL safe to ground, thereby reducing the noise generated at the wordline WL. Then, the ground state of the word line WL 'is turned off to prevent the pumping clock blocking transformer M12 from flowing in the current of the word line WL by the pumping clock.

상술한 바와 구성한 EEPROM 장치는 저전압 워드라인을 이용한 펌핑클럭의 온/오프 제어 및 접지제어회로를 추가함으로써, 노이즈에 의한 고전압이 유입되는 것을 막아 워드라인에서 발생하는 노이즈를 감소시켜 데이타 보존성을 높이는 효과를 제공한다.The EEPROM device configured as described above adds the on / off control and grounding control circuit of the pumping clock using the low voltage word line, thereby preventing the high voltage caused by the noise from being introduced, thereby reducing the noise generated at the word line and improving data retention. To provide.

Claims (3)

열디코더(row decoder); 페이지버퍼(page buffer) 및 센스라인(sense line)/비트라인(bit line) 선택부; 및 상기 페이지버퍼(page buffer) 및 센스라인(sense line)/비트라인(bit line) 선택부와 복수의 센스라인(sense line)과 복수의 비트라인(bit line)으로 연결된 행디코더(column decoder)를 갖는 EEPROM 장치에 있어서, 상기 열디코더와 복수의 고전압 워드라인(word line) 및 저전압 워드라인(word line)으로 각각 연결되고, 펌핑클럭(pumping clock)을 발생하는 펌핑클럭발생부(CLK); 상기 고전압 워드라인(word line)의 노이즈를 감소하기 위한 인버터(INV1); 상기 펌핑클럭발생부(CLK)에서 발생된 펌핑클럭을 차단하는 펌핑클럭차단 트랜지스터(M12); 및 상기 열디코더와 연결된 저전압 워드라인을 입력으로 하는 접지제어단을 포함하는 EEPROM 장치.A row decoder; A page buffer and a sense line / bit line selector; And a column decoder connected to the page buffer, sense line / bit line selector, a plurality of sense lines, and a plurality of bit lines. An EEPROM device, comprising: a pumping clock generator (CLK) connected to the column decoder and a plurality of high voltage word lines and low voltage word lines, respectively, to generate a pumping clock; An inverter (INV1) for reducing noise of the high voltage word line; A pumping clock blocking transistor (M12) for blocking the pumping clock generated by the pumping clock generator (CLK); And a ground control stage configured to receive a low voltage word line connected to the thermal decoder. 제1항에 있어서, 상기 펌핑클럭차단 트랜지스터(M12)는 상기 저전압 워드라인이 게이트에 연결되고 펌핑클럭입력이 드레인에 연결되고 그 소스가 펌핑 커패시터(C1)에 연결됨을 특징으로 하는 EEPROM 장치.2. The EEPROM device according to claim 1, wherein the pumping clock blocking transistor (M12) is connected with the low voltage word line to a gate, a pumping clock input to a drain, and a source thereof to a pumping capacitor (C1). 제1항에 있어서, 상기 접지제어단은 상기 저전압 워드라인을 입력으로 하는 인버터(INV1)와 그 인버터 출력이 게이트에 연결되고 드레인이 워드라인에 연결되고 그 소스가 접지에 연결되는 NMOS(M13)로 구성됨을 특징으로 하는 EEPROM 장치.2. The NMOS (M13) of claim 1, wherein the ground control stage is an inverter INV1 having the low voltage word line as an input, an inverter output thereof connected to a gate, a drain connected to a word line, and a source thereof connected to ground. EEPROM device, characterized in that consisting of.
KR1019950066875A 1995-12-29 1995-12-29 Eeprom device KR0170293B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950066875A KR0170293B1 (en) 1995-12-29 1995-12-29 Eeprom device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066875A KR0170293B1 (en) 1995-12-29 1995-12-29 Eeprom device

Publications (2)

Publication Number Publication Date
KR970051332A KR970051332A (en) 1997-07-29
KR0170293B1 true KR0170293B1 (en) 1999-03-30

Family

ID=19447495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066875A KR0170293B1 (en) 1995-12-29 1995-12-29 Eeprom device

Country Status (1)

Country Link
KR (1) KR0170293B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100497688B1 (en) * 1996-09-13 2005-09-08 텍사스 인스트루먼츠 인코포레이티드 A row drive circuit for low voltage flash eeprom memories
US7839680B2 (en) 2007-08-28 2010-11-23 Samsung Electronics Co., Ltd. Electrically erasable programmable read-only memory (EEPROM) cell and methods for forming and reading the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198677B1 (en) * 1998-12-29 2001-03-06 International Business Machines Corporation Boosted sensing ground circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100497688B1 (en) * 1996-09-13 2005-09-08 텍사스 인스트루먼츠 인코포레이티드 A row drive circuit for low voltage flash eeprom memories
US7839680B2 (en) 2007-08-28 2010-11-23 Samsung Electronics Co., Ltd. Electrically erasable programmable read-only memory (EEPROM) cell and methods for forming and reading the same

Also Published As

Publication number Publication date
KR970051332A (en) 1997-07-29

Similar Documents

Publication Publication Date Title
KR0172441B1 (en) Programming method of non-volatile semiconductor memory
US5541879A (en) Nonvolatile semiconductor memory having program verifying circuit
KR0145475B1 (en) Programming of nand structure nonvolatile semiconductor memory
KR100453854B1 (en) Nonvolatile Semiconductor Memory Device With An Improved Program Inhibition Characteristics And Method Of Programming The Same
US5109361A (en) Electrically page erasable and programmable read only memory
US5337281A (en) Non-volatile semiconductor memory device in which data can be erased on a block basis and method of erasing data on a block basis in non-volatile semiconductor memory device
EP0551926A1 (en) Nonvolatile semiconductor memory device
US6791878B2 (en) Word line decoder in nand type flash memory device
US20050141282A1 (en) Preconditioning global bitlines
US6118705A (en) Page mode erase in a flash memory array
US6359810B1 (en) Page mode erase in a flash memory array
US5767729A (en) Distribution charge pump for nonvolatile memory device
US6141255A (en) 1 transistor cell for EEPROM application
KR100308745B1 (en) Flash memory system having reduced disturb and method
CN106611618B (en) Nonvolatile semiconductor memory device
US20020176283A1 (en) Nonvolatile semiconductor memory device
KR0170293B1 (en) Eeprom device
US5862073A (en) Floating gate memory array device with improved program and read performance
JPH0757486A (en) Driving method for nand type nonvolatile memory
US6005804A (en) Split voltage for NAND flash
US20040190343A1 (en) Nonvolatile memories with asymmetric transistors, nonvolatile memories with high voltage lines extending in the column direction, and nonvolatile memories with decoding circuits sharing a common area
KR101129760B1 (en) Floating body memory array
KR100272550B1 (en) Selection circuit of flash memory cell
KR100197553B1 (en) Non-volatile semiconductor memory device with reduced area
US5182726A (en) Circuit and method for discharging a memory array

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee