KR0169371B1 - Sine/cosine wave generator - Google Patents
Sine/cosine wave generator Download PDFInfo
- Publication number
- KR0169371B1 KR0169371B1 KR1019950041535A KR19950041535A KR0169371B1 KR 0169371 B1 KR0169371 B1 KR 0169371B1 KR 1019950041535 A KR1019950041535 A KR 1019950041535A KR 19950041535 A KR19950041535 A KR 19950041535A KR 0169371 B1 KR0169371 B1 KR 0169371B1
- Authority
- KR
- South Korea
- Prior art keywords
- code
- waveform
- sin
- output
- cos
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
- G06F1/0342—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers for generating simultaneously two or more related waveforms, e.g. with different phase angles only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/80—Generating trains of sinusoidal oscillations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electrophonic Musical Instruments (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Complex Calculations (AREA)
- Image Processing (AREA)
Abstract
이 발명은 SIN/COS 파형 발생기에 관한 것으로서, 입력되는 어드레스에 따라, COS 파형의 부호를 검출하여 출력하는 제1부호 검출기와; 입력되는 어드레스에 따라, SIN 파형의 부로를 검출하여 출력하는 제2부호 검출기와; 입력되는 어드레스에 따라, 코드의 대칭이동을 위한 어드레스를 출력하는 테이블 어드레스 디코더와; 상기한 테이블 어드레스 디코더의 출력을 입력받아, 입력된 어드레스에 해당하는COS 파형의 코드 값을 출력하는 상위 코드 테이블과; 상기한 테이블 어드레스 디코더의 출력을 입력받아, 입력된 어드레스에 해당하는 SIN 파형의 코드 값을 출력하는 하위 코드 테이블과; 입력되는 어드레스에 따라, 상기한 상위 코드 테이블의 출력 코드와 상기한 하위 코드 테이블의 출력 코드를 선택하는 신호를 출력하는 상하 코드 테이블 검출기와; 상기한 상하 코드 테이블 검출기에서 입력된 신호에 따라, 상기한 상위 코드 테이블에서 입력된 코드와 상기한 하위 코드 테이블에서 입력된 코드를 선택적으로 전환하여 각각 출력하는 상하 코드 전환기와; 상기한 제1부호 검출기에서 입력된 신호에 따라, 상기한 상하 코드 전환기로부터 입력된 코드 값에 부호를 첨가하여 최종 COS 파형을 츨력하는 제1부호 복원기와; 상기한 제2부호 검출기에서 입력된 신호에 따라, 상기한 상하 코드 전환기로부터 입력된 코드 값에 부호를 첨가하여 최종 SIN 파형을 출력하는 제2부호 복원기를 포함하여 이루어져서, 종래의 기술에서 사용하던 기억소자를 절반으로 줄인, 작은 용량의 기억소자를 사용하므로써, 전체적인 회로를 간단하게 하고, 전력소모를 줄이며, 구현 단가를 감소시키는 효과를 가진 SIN/COS 파형 발생기에 관한 것이다.The present invention relates to a SIN / COS waveform generator, comprising: a first code detector for detecting and outputting a sign of a COS waveform according to an input address; A second code detector for detecting and outputting a negative portion of the SIN waveform according to the input address; A table address decoder for outputting an address for symmetrical movement of the code according to the input address; An upper code table which receives an output of the table address decoder and outputs code values of a COS waveform corresponding to the input address; A lower code table which receives the output of the table address decoder and outputs code values of SIN waveforms corresponding to the input addresses; An upper and lower code table detector for outputting a signal for selecting an output code of the upper code table and an output code of the lower code table according to an input address; An up-and-down code changer for selectively converting a code input from the upper code table and a code input from the lower code table according to a signal input from the up-down code table detector; A first code decompressor for outputting a final COS waveform by adding a code to a code value input from the above and below code changers according to the signal input from the first code detector; A second code decompressor for outputting a final SIN waveform by adding a code to a code value input from the above and below code changers according to the signal input from the second code detector. The use of a small capacity memory device, cut in half, makes a SIN / COS waveform generator with the effect of simplifying the overall circuit, reducing power consumption and reducing implementation costs.
Description
제1도는 종래에 사용한 사인/코사인 파형 발생기를 나타낸 블럭도이다.1 is a block diagram showing a sine / cosine waveform generator used in the prior art.
제2도는 이 발명의 실시예에 따른 사인/코사인 파형 발생기를 나타낸 블록도이다.2 is a block diagram illustrating a sine / cosine waveform generator according to an embodiment of the present invention.
제3도는 이 발명의 실시예에 따른 입력 어드레스와 사인/코사인 파형 출력을 나타낸 도면이다.3 is a diagram illustrating an input address and a sine / cosine waveform output according to an embodiment of the present invention.
제4도는 이 발명의 실시예에 따른 사인/코사인 파형 발생기의 동작을 나타내는 표이다.4 is a table showing the operation of a sine / cosine waveform generator according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
21 : 제1부호 검출기 22 : 제2부호 검출기21: first sign detector 22: second sign detector
23 : 테이블 어드레스 디코더 24 : 상위 코드 테이블23: table address decoder 24: high code table
25 : 하위 코드 테이블 26 : 상하 코드 테이블 검출기25: sub code table 26: up and down code table detector
27 : 상하 코드 전환기 28 : 제1부호 복원기27: up and down code switch 28: first code restorer
29 : 제2부호 복원기29: second code restorer
이 발명은 사인/코사인(이하, SIN/COS이라 함) 파형 발생기에 관한 것으로서, 더욱 상세하게 말하자면, SIN/COS 파형의 1/8 주기를 코드화한 록 업 테이블(Look Up Table; 이하, LUT라 함)을 이용한 SIN/COS 파형 발생기에 관한 것이다.The present invention relates to a sine / cosine (hereinafter referred to as SIN / COS) waveform generator, and more specifically, to a lock up table (LUT) which codes 1/8 periods of a SIN / COS waveform. SIN / COS waveform generator using).
디지탈 비디오 프로세서(Digital Video Processor)에서 SIN이나 COS 파형을 필요로 하는 경우, 일반적으로 SIN/COS LUT의 구조를 이용한다. 예를들면, 합성(Composite) 비디오 신호를 구성요소(Component)로 분해하는 비디오 디코더(Decoder)나, 구성요소를 합성 신호로 변환하는 비디오 인코더(Encoder) 등에는 색부반송파(Color Subcarrier)라고 하는 정현파 신호가 필요하다. 이 색 부반송파를 발생시킬 때, SIN/COS LUT를 이용한다.When a digital video processor requires a SIN or COS waveform, the structure of the SIN / COS LUT is generally used. For example, a sine wave called a color subcarrier is used in a video decoder that decomposes a composite video signal into components, or a video encoder that converts components into a composite signal. I need a signal. When generating this color subcarrier, the SIN / COS LUT is used.
예로써, 8 비트(bit) 입력과 10 비트 출력을 갖는 SIN/COS LUT의 기본 기능에 대해 설명하면 다음과 같다.As an example, the basic functions of the SIN / COS LUT having an 8-bit input and a 10-bit output are as follows.
LUT는 입력으로 8 비트의 어드레스(Address)를 받고, 이 어드레스에 해당하는 10 비트의 SIN 파형 또는 COS 파형 코드(Code)를 출력하는 코드 변환기능을 갖는다.The LUT receives an 8-bit address as an input and has a code conversion function for outputting a 10-bit SIN waveform or COS waveform code corresponding to the address.
8 비트의 입력은 0∼255로 표현이 가능하고, 이는 SIN파나 COS파의 1 주기를 256 등분하는 것을 의미하며, 아래와 같은 입출력 관계로 나타낼 수 있다.An 8-bit input can be represented by 0 to 255, which means that one period of the SIN or COS wave is divided into 256 equal parts.
SIN 출력 = sin(2π/256 ＊ i)SIN output = sin (2π / 256 ＊ i)
COS 출력 = COS(2π/256 ＊ i)COS output = COS (2π / 256 ＊ i)
여기에서, i는 입력 어드레스를 0∼255와 같이 수치화한 것을 나타낸다.Here, i denotes that the input address is digitized, such as 0 to 255.
출력이 10 비트라는 정보를 위 수식에 추가하면 아래와 같다.If we add the information that the output is 10 bits to the above expression,
SIN 출력 = INT[1024/2 ＊ sin(2π/256 ＊ i)]SIN output = INT [1024/2 ＊ sin (2π / 256 ＊ i)]
COS 출력 = INT[1024/2 ＊ cos(2π/256 ＊ i)]COS output = INT [1024/2 ＊ cos (2π / 256 ＊ i)]
여기에서, INT는 양자화 부호이다.Here, INT is a quantization code.
한편, 이 발명과 관련된 공지 기술로는 1) DIGITAL TELEVISION(by C.P.Sandbank, P139∼P141)과 2) VIDEO DEMYSTIFIED(by Keith Jack, P220∼P223)가 있다.Meanwhile, known technologies related to this invention include 1) DIGITAL TELEVISION (by C.P. Sandbank, P139 to P141) and 2) VIDEO DEMYSTIFIED (by Keith Jack, P220 to P223).
이하, 첨부된 도면을 참조로 하여 종래의 기술에 대하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail with respect to the prior art.
먼저, 종래의 기술에 따른 SIN/COS LUT의 구조에 대해 설명한다.First, the structure of the SIN / COS LUT according to the prior art will be described.
앞에서 설명한 기능에 따라 LUT를 단순하게 구성하면 SIN 파형과 COS 파형의 1 주기 전체를 코드화하면 된다. 이렇게 할 경우 대용량의 기억소자가 필요하다.The simplest way to configure the LUT is to code one full cycle of the SIN and COS waveforms. This requires a large memory device.
이런 단점을 개선하기 위해서 코드화되는 부분을 축소하게 되었고, 이 결과 LUT 구조에서 가장 발전된, SIN 파형과 COS 파형의 1/4 주기만 코드화하는 LUT까지 가능했다.In order to remedy this shortcoming, the coded portion has been reduced, resulting in a LUT that codes only a quarter of the SIN and COS waveforms, the most advanced in the LUT structure.
다음으로, 종래에 사용한 SIN/COS 파형 발생기에 대해 설명한다.Next, the SIN / COS waveform generator used conventionally is demonstrated.
제1도는 종래에 사용한 SIN/COS 파형 발생기를 나타낸 블록도이다.1 is a block diagram showing a SIN / COS waveform generator conventionally used.
제1도에 도시되어 있듯이, 종래에 사용한 SIN/COS 파형 발생기는, 입력되는 어드레스에 따라, COS 파형의 부호(+, -)를 검출하여 출력하는 제1부호 검출기(11)와; 입력되는 어드레스에 따라, SIN 파형의 부호(+, -)를 검출하여 출력하는 제2부호 검출기(12)와; 입력되는 어드레스에 따라, 코드의 대칭이동을 위한 어드레스를 출력하는 테이블 어드레스 디코더(Table Address Decoder)(13)와; 상기한 테이블 어드레스 디코더(13)의 출력을 입력받아, 입력된 어드레스에 해당하는 COS 파형의 코드 값을 출력하는 COS 코드 테이블(14)과; 상기한 테이블 어드레스 디코더(13)의 출력을 입력받아, 입력된 어드레스에 해당하는 SIN 파형의 코드 값을 출력하는 SIN 코드 테이블(15)과; 상기한 제1부호 검출기(11)에서 입력된 신호에 따라, 상기한 COS 코드 테이블(14)로부터 입력된 코드 값에 부호를 첨가하여 최종 COS 파형을 출력하는 제1부호 첨가기(16)와; 상기한 제2부호 검출기(12)에서 입력된 신호에 따라, 상기한 SIN 코드 테이블(15)로부터 입력된 코드 값에 부호를 첨가하여 최종 SIN 파형을 출력하는 제2부호 첨가기(17)로 이루어진다.As shown in FIG. 1, a conventionally used SIN / COS waveform generator includes: a first code detector 11 for detecting and outputting a sign (+,-) of a COS waveform according to an input address; A second code detector 12 which detects and outputs the sign (+,-) of the SIN waveform according to the input address; A table address decoder 13 for outputting an address for symmetrical movement of the code according to the input address; A COS code table 14 which receives the output of the table address decoder 13 and outputs code values of COS waveforms corresponding to the input addresses; A SIN code table 15 which receives the output of the table address decoder 13 and outputs code values of SIN waveforms corresponding to the input addresses; A first code adder (16) for adding a code to a code value input from the COS code table (14) and outputting a final COS waveform according to the signal input from the first code detector (11); According to the signal input from the second code detector 12, the second code adder 17 adds a code to the code value input from the SIN code table 15 and outputs a final SIN waveform. .
상기한 구성에 의한, 동작은 다음과 같다.The operation by the above configuration is as follows.
SIN 파형과 COS 파형의 첫 번째 1/4 주기만을 이용하는 경우이므로, 나머지 두 번째, 세 번째, 네 번째 1/4 주기는 첫 번째 1/4 주기를 응용하여 발생하여야 한다.Since only the first quarter period of the SIN and COS waveforms is used, the remaining second, third, and fourth quarter periods must be applied by applying the first quarter period.
COS 코드 테이블(14)과 SIN 코드 테이블(15)에는 각각 COS 파형과 SIN 파형의 첫 번째 1/4 주기가 코드화되어 저장되어 있다.The first quarter period of the COS waveform and the SIN waveform is coded and stored in the COS code table 14 and the SIN code table 15, respectively.
먼저, SIN 파형 출력에 대해서 설명한다.First, the SIN waveform output will be described.
두 번째 1/4 주기는 첫 번째 1/4주기를 대칭 이동하고, 세 번째 1/4 주기는 첫 번째 1/4주기를 음수화하고, 네 번째 1/4 주기는 첫 번째 1/4주기를 대칭 이동과 음수화를 동시에 실시하면 전체 주기의 SIN 파형 코드를 구할 수 있다.The second quarter cycles the first quarter cycle, the third quarter cycles the first quarter cycle, the fourth quarter cycles the first quarter cycle, Simultaneously flip and negative to get the full cycle SIN waveform code.
또, COS 파형 출력에 대해서는, 두 번째 1/4 주기는 첫 번째 1/4주기를 대칭 이동과 음수화를 동시에 실시하고, 세 번째 1/4 주기는 첫 번째 1/4주기를 음수화하고, 네 번째 1/4 주기는 첫 번째 1/4주기를 대칭 이동하면 전체 주기의 COS 파형 코드를 구할 수 있다.For the COS waveform output, the second quarter cycle flips and negatives the first quarter cycle simultaneously, the third quarter cycles negatively the first quarter cycle, The fourth quarter cycle flips the first quarter cycle to obtain the COS waveform code for the entire cycle.
여기에서, 코드화될 부분을 1/4로 줄이기 위해서 부가적으로 추가되어야 할 기능들이 생긴다. 즉, 대칭 이동과 음수화 기능이다.Here, there are additional functions that need to be added to reduce the portion to be coded to one quarter. That is, flip and negative functions.
대칭이동 기능은 테이블 어드레스 디코더(13)에서 처리된다.The symmetric shift function is processed in the table address decoder 13.
입력 어드레스가 0∼255라면 테이블 어드레스 디코더(13)의 결과는 0∼63, 63∼0, 0∼63, 63∼0으로 출력되어진다. 이 결과, 입력 범위가 0∼63, 128∼191이면 대칭 이동이 없고, 입력 범위가 64∼127, 192∼255이면 대칭 이동이 생기게 된다.If the input address is 0 to 255, the result of the table address decoder 13 is output to 0 to 63, 63 to 0, 0 to 63, and 63 to 0. As a result, if the input range is 0 to 63 and 128 to 191, there is no symmetry shift, and if the input range is 64 to 127 and 192 to 255, symmetry shift occurs.
또, 음수화 기능은 각 출력에 해당하는 부호 검출기(11, 12)와 부호 첨가기(16, 17)에서 처리된다.In addition, the negative function is processed by the sign detectors 11 and 12 and the sign adders 16 and 17 corresponding to the respective outputs.
SIN 파형 출력에 대해서는, 입력 범위가 0∼127이면 SIN 코드 테이블(15)의 코드가 변환없이 그대로 출력되고, 128∼255이면 SIN 코드 테이블(15)의 코드가 음수로 변환되어 출력되어진다.As for the SIN waveform output, if the input range is 0 to 127, the code of the SIN code table 15 is output as it is without conversion, and if it is 128 to 255, the code of the SIN code table 15 is converted to a negative number and output.
또, COS 파형 출력에 대해서는, 입력 범위가 0∼63, 192∼255이면 COS 코드 테이블(14)의 코드가 변환없이 그대로 출력되고, 64∼191이면 COS 코드 테이블(14)의 코드가 음수로 변환되어 출력되어진다.For the COS waveform output, if the input range is 0 to 63 and 192 to 255, the code of the COS code table 14 is output as it is without conversion, and if the code is 64 to 191, the code of the COS code table 14 is converted to negative. And output.
즉, 입력 어드레스 0∼255가 SIN과 COS의 1 주기로 변환되어 출력되어지는 것이다.In other words, input addresses 0 to 255 are converted into one cycle of SIN and COS and outputted.
그러나, 프로세서의 고급화 즉, 화질의 고급화가 가속되어지는 현실에 따라 처리되는 정보의 비트수가 증가하고 있으므로, 상기한 종래의 기술을 이용할 경우, 정보의 비트수가 증가하는 만큼 대용량의 기억소자를 사용하여야 하고, 이 결과 회로의 구현이 복잡해지고, 전력소모가 많아지며, 구현 단가를 높이는 문제점들이 있다.However, since the number of bits of information to be processed is increasing according to the reality that the higher the quality of the processor, that is, the higher the quality of the image, the large-capacity storage element has to be used as the number of bits of information increases. As a result, the implementation of the circuit becomes complicated, the power consumption increases, and the cost of implementation increases.
따라서 이 발명의 목적은 상기한 종래의 문제점들을 해결하기 위한 것으로서, 작은 용량의 기억소자를 사용하는 SIN/COS 파형 발생기를 제공하기 위한 것이다.Accordingly, an object of the present invention is to provide a SIN / COS waveform generator using a small capacity memory device to solve the above-mentioned problems.
상기한 목적을 달성하기 위한 수단으로써, 이 발명의 구성은, 입력되는 어드레스에 따라, COS 파형의 부호를 검출하여 출력하는 제1부호 검출기와; 입력되는 어드레스에 따라, SIN 파형의 부호를 검출하여 출력하는 제2부호 검출기와; 입력되는 어드레스에 따라, 코드의 대칭이동을 위한 어드레스를 출력하는 테이블 어드레스 디코더와; 상기한 테이블 어드레스 디코더의 출력을 입력받아, 입력된 어드레스에 해당하는 COS 파형의 코드 값을 출력하는 상위 코드 테이블과; 상기한 테이블 어드레스 디코더의 출력을 입력받아, 입력된 어드레스에 해당하는 SIN 파형의 코드 값을 출력하는 하위 코드 테이블과; 입력되는 어드레스에 따라, 상기한 상위 코드 테이블의 출력 코드와 상기한 하위 코드 테이블의 출력 코드를 선택하는 신호를 출력하는 상하 코드 테이블 검출기와; 상기한 상하 코드 테이블 검출기에서 입력된 신호에 따라, 상기한 상위 코드 테이블에서 입력된 코드와 상기한 하위 코드 테이블에서 입력된 코드를 선택적으로 전환하여 각각 출력하는 상하 코드 전환기와; 상기한 제1부호 검출기에서 입력된 신호에 따라, 상기한 상하 코드 전환기로부터 입력된 코드 값에 부호를 첨가하여 최종 COS 파형을 출력하는 제1부호 복원기와; 상기한 제2부호 검출기에서 입력된 신호에 따라, 상기한 상하 코드 전환기로부터 입력된 코드 값에 부로흘 첨가하여 최종 SIN 파형을 출력하는 제2부호 복원기를 포함하여 이루어진다.As a means for achieving the above object, a configuration of the present invention includes: a first code detector for detecting and outputting a sign of a COS waveform in accordance with an input address; A second code detector for detecting and outputting a sign of the SIN waveform according to the input address; A table address decoder for outputting an address for symmetrical movement of the code according to the input address; An upper code table that receives the output of the table address decoder and outputs code values of COS waveforms corresponding to the input addresses; A lower code table which receives the output of the table address decoder and outputs code values of SIN waveforms corresponding to the input addresses; An upper and lower code table detector for outputting a signal for selecting an output code of the upper code table and an output code of the lower code table according to an input address; An up-and-down code changer for selectively converting a code input from the upper code table and a code input from the lower code table according to a signal input from the up-down code table detector; A first code decompressor for outputting a final COS waveform by adding a code to a code value input from the above and below code changers according to the signal input from the first code detector; In accordance with the signal input from the second code detector, and comprises a second code decompressor for outputting the final SIN waveform by adding negatively to the code value input from the upper and lower code switch.
상기한 구성에 의하여, 이 발명이 속하는 기술분야에서 통상의 지식을 가진자가 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.With the above configuration, the most preferred embodiment which can be easily carried out by those skilled in the art with reference to the present invention will be described in detail with reference to the accompanying drawings.
제2도는 이 발명의 실시예에 따른 SIN/COS 파형 발생기를 나타낸 블럭도이다.2 is a block diagram illustrating a SIN / COS waveform generator according to an embodiment of the present invention.
제2도에 도시되어 있듯이, 이 발명의 실시예에 따른 SIN/COS 파형 발생기는, 입력되는 어드레스(0∼255)에 따라, COS 파형의 부호(+, -)를 검출하여 출력하는 제1부호 검출기(21)와; 입력되는 어드레스(0∼255)에 따라, SIN 파형의 부호(+, -)를 검출하여 출력하는 제2부호 검출기(22)와; 입력되는 어드레스(0∼255)에 따라, 코드의 대칭이동을 위한 어드레스(0∼31, 31∼0)를 출력하는 테이블 어드레스(23)와; 상기한 테이블 어드레스 디코더(23)의 출력을 입력받아, 입력된 어드레스(0∼31, 31∼0)에 해당하는 COS 파형의 코드 값을 출력하는 상위 코드 테이블(24)과; 상기한 테이블 어드레스 디코더(23)의 출력을 입력받아, 입력된 어드레스(0∼31, 31∼0)에 해당하는 SIN 파형의 코드 값을 출력하는 하위 코드 테이블(25)과; 입력되는 어드레스(0∼255)에 따라, 상기한 상위 코드 테이블(24)의 출력 코드와 상기한 하위 코드 테이블(25)의 출력 코드를 선택하는 신호를 출력하는 상하 코드 테이블 검출기(26)와; 상기한 상하 코드 테이블 검출기(26)에서 입력된 신호에 따라, 상기한 상위 코드 테이블(24)에서 입력된 코드와 상기한 하위 코드 테이블(25)에서 입력된 코드를 선택적으로 전환하여 각각 출력하는 상하 코드 전환기(27)와; 상기한 제1부호 검출기(21)에서 입력된 신호(+, -)에 따라, 상기한 상하 코드 전환기(27)로부터 입력된 코드 값에 부호(+, -)를 첨가하여 최종 COS 파형을 출력하는 제1부호 복원기(28)와; 상기한 제2부호 검출기(22)에서 입력된 신호(+, -)에 따라, 상기한 상하 코드 전환기(27)로부터 입력된 코드 값에 부호(+, -)를 첨가하여 최종 SIN 파형을 출력하는 제2부호 복원기(29)를 포함하여 이루어진다.As shown in FIG. 2, the SIN / COS waveform generator according to the embodiment of the present invention, according to the input address (0 to 255), the first code for detecting and outputting the sign (+,-) of the COS waveform A detector 21; A second code detector 22 which detects and outputs the sign (+,-) of the SIN waveform in accordance with the input addresses 0 to 255; A table address 23 for outputting addresses 0 to 31 and 31 to 0 for symmetrical movement of codes according to the input addresses 0 to 255; An upper code table 24 which receives the output of the table address decoder 23 and outputs code values of COS waveforms corresponding to the input addresses 0 to 31 and 31 to 0; A lower code table 25 which receives the output of the table address decoder 23 and outputs code values of SIN waveforms corresponding to the input addresses 0 to 31 and 31 to 0; An upper and lower code table detector 26 for outputting a signal for selecting an output code of the upper code table 24 and an output code of the lower code table 25 according to the input addresses 0 to 255; In accordance with the signal input from the upper and lower code table detector 26, the upper and lower sides to selectively switch between the code input from the upper code table 24 and the code input from the lower code table 25, respectively, and outputs A code switcher 27; According to the signal (+,-) input from the first code detector 21, a sign (+,-) is added to the code value input from the up-down code switch 27 to output the final COS waveform. A first code decompressor 28; According to the signal (+,-) input from the second code detector 22, a sign (+,-) is added to the code value input from the up-down code switch 27 to output the final SIN waveform. And a second code recoverer (29).
상기한 구성에 의한, 이 발명의 실시예에 따른 SIN/COS 파형 발생기의 작용을 도면을 참조하여 설명하면 다음과 같다.The operation of the SIN / COS waveform generator according to the embodiment of the present invention by the above configuration will be described with reference to the drawings.
제2도는 이 발명의 실시예에 따른 SIN/COS 파형 발생기를 나타낸 블럭도이고, 제3도는 이 발명의 실시예에 따른 입력 어드레스와 SIN/COS 파형 출력을 나타낸 도면이고, 제4도는 이 발명의 실시예에 따른 SIN/COS 파형 발생기의 동작을 나타내는 표이다.2 is a block diagram illustrating a SIN / COS waveform generator according to an embodiment of the present invention, and FIG. 3 is a diagram showing an input address and an SIN / COS waveform output according to an embodiment of the present invention, and FIG. Table showing the operation of the SIN / COS waveform generator according to the embodiment.
먼저, 이 발명에서는 SIN 파형과 COS 파형의 1/8 주기만을 코드화하여 입력 어드레스를 COS 파형과 SIN 파형 영역으로 변환하는 구조이다.First, in this invention, only 1/8 periods of the SIN waveform and the COS waveform are coded to convert the input address into the COS waveform and the SIN waveform region.
종래의 기술로 구현된 1/4 주기 코드 테이블을 1/8 주기 코드 테이블로 줄일 수 있는 근거는 SIN 파형의 1/4 주기와 COS 파형의 1/4 주기가 서로 대칭이라는 사실이다. 또한, SIN 파형과 COS 파형의 출력은 항상 같은 입력 위치를 갖는다는 것이다.The reason for reducing the conventional 1/4 cycle code table to the 1/8 cycle code table is that the 1/4 cycle of the SIN waveform and the 1/4 cycle of the COS waveform are symmetrical to each other. Also, the output of the SIN waveform and the COS waveform always have the same input position.
이것을 종래의 기술에 연결하여 설명하면, 입력 범위가 32∼63일 경우의 SIN 코드는 입력 범위가 0∼31일 경우의 COS 코드를 응용하면 만들 수 있고, 입력 범위가 32∼63일 경우의 COS 코드는 입력 범위가 0∼31일 경우의 SIN 코드를 응용하면, 만들 수 있다. 즉, 입력 범위가 0∼31일 경우, COS 파형 출력에는 상위 코드 테이블(COS 코드 테이블)(24)을 이용하고, SIN 파형 출력은 하위 코드 테이블(SIN 코드 테이블)(25)을 이용하며, 입력 범위가 32∼63일 경우, COS 파형 출력은 하위 코드 테이블(SIN 코드 테이블)(25)을 이용하고, SIN 파형 출력은 상위 코드 테이블(COS 코드 테이블)(24)을 이용하면 종래의 1/4 주기의 SIN 파형과 COS 파형 출력을 만들 수 있다.In connection with the prior art, the SIN code when the input range is 32 to 63 can be produced by applying the COS code when the input range is 0 to 31, and the COS when the input range is 32 to 63. A code can be created by applying the SIN code when the input range is 0 to 31. That is, when the input range is 0 to 31, the upper code table (COS code table) 24 is used for the COS waveform output, and the lower code table (SIN code table) 25 is used for the SIN waveform output. When the range is 32 to 63, the COS waveform output uses the lower code table (SIN code table) 25, and the SIN waveform output uses the upper code table (COS code table) 24, which is conventional 1/4. You can create periodic SIN and COS waveform outputs.
한편, 이 발명에서 코드화되어 있는 테이블은 SIN 코드와 COS 코드를 공용으로 번갈아 상용하기 때문에, SIN 코드 테이블과 COS 코드 테이블이라고 하지 않고, 상위 코드 테이블(24)과 하위 코드 테이블(25)이라고 칭한다.On the other hand, since the table coded in this invention uses the SIN code and the COS code alternately in common, it is not referred to as the SIN code table and the COS code table but is referred to as the upper code table 24 and the lower code table 25.
다음으로, 제2도에 도시되어 있는 각 블록의 동작을 설명한다. 전원이 회로에 인가되면, 제1부호 검출기(21)는 입력되는 어드레스(0∼255)에 따라, COS 파형의 부호(+, -)를 검출하여 제1부호 복원기(28)로 출력한다. 제2부호 검출기(22)는 입력되는 어드레스(0∼255)에 따라, SIN 파형의 부호(+, -)를 검출하여 제2부호 복원기(29)로 출력한다. 테이블 어드레스 디코더(23)는 입력되는 어드레스(0∼255)에 따라, 코드의 대칭이동을 위한 어드레스(0∼31, 31∼0)를 상위 코드 테이블(24)과 하위 코드 테이블(25)로 출력한다. 상위 코드 테이블(24)은 COS 파형의 첫 번째 1/8 주기를 코드화하여 저장하고 있으며, 상기한 테이블 어드레스 디코더(23)의 출력을 입력받아, 입력된 어드레스(0∼31, 31∼0)에 해당하는 COS 파형의 코드 값을 상하 코드 전환기(27)로 출력한다. 하위 코드 테이블(25)은 SIN 파형의 첫 번째 1/8 주기를 코드화하여 저장하고 있으며, 상기한 테이블 어드레스 디코더(23)의 출력을 입력받아, 입력된 어드레스(0∼31, 31∼0)에 해당하는 SIN 파형의 코드 값을 상하 코드 전환기(27)로 출력한다. 상하 코드 테이블 검출기(26)는 입력되는 어드레스(0∼255)에 따라, 상하 코드 전환기(27)에서, 상기한 상위 코드 테이블(24)의 출력 코드와 상기한 하위 코드 테이블(25)의 출력 코드를, 전환하여 출력할지 여부를 결정하는 신호를 상하 코드 전환기(27)로 출력한다. 다시 말하면, 상하 코드 전환기(27)는 상기한 상하 코드 테이블 검출기(26)에서 입력된 신호에 따라, 상기한 상위 코드 테이블(24)에서 입력된 코드와 상기한 하위 코드 테이블(25)에서 입력된 코드를 선택적으로 전환하여 제1부호 복원기(28)와 제2부호 복원기(29)로 각각 출력한다. 제1부호 복원기(28)는 상기한 제1부호 검출기(21)에서 입력된 신호(+, -)에 따라, 상기한 상하 코드 전환기(27)로부터 입력된 코드 값에 부호(+, -)를 첨가하여 최종 COS 파형을 출력한다. 그리고, 제2부호 복원기(29)는 상기한 제2부호 검출기(22)에서 입력된 신호(+, -)에 따라, 상기한 상하 코드 전환기(27)로부터 입력된 코드 값에 부호(+, -)를 첨가하여 최종 SIN 파형을 출력한다. 이때, 상기한 제1부호 복원기(28)에서는 COS 파형이, 상기한 제2부호 복원기(29)에서는 SIN 파형이 각각 동시에 발생한다.Next, the operation of each block shown in FIG. 2 will be described. When power is applied to the circuit, the first code detector 21 detects the sign (+,-) of the COS waveform and outputs it to the first code decompressor 28 according to the input address (0 to 255). The second code detector 22 detects the signs (+,-) of the SIN waveform in accordance with the input addresses 0 to 255 and outputs them to the second code recoverer 29. The table address decoder 23 outputs the addresses 0 through 31 and 31 through 0 to the upper code table 24 and the lower code table 25 according to the input addresses 0 to 255. do. The upper code table 24 codes and stores the first 1/8 period of the COS waveform. The upper code table 24 receives the output of the table address decoder 23 described above and inputs the input address (0 to 31, 31 to 0). The code value of the corresponding COS waveform is output to the up and down code converter 27. The lower code table 25 codes and stores the first 1/8 period of the SIN waveform. The lower code table 25 receives the output of the table address decoder 23 and inputs the input address (0 to 31, 31 to 0). The code value of the corresponding SIN waveform is output to the up and down code converter 27. The upper and lower code table detector 26 outputs the output code of the upper code table 24 and the output code of the lower code table 25 in the upper and lower code changers 27 according to the input addresses 0 to 255. The signal for determining whether to switch and output is outputted to the up-down code switch 27. In other words, the top and bottom code changers 27 are inputted from the above code table 24 and the above code table 25 according to the signal input from the above and below code table detector 26. The code is selectively switched and output to the first code decompressor 28 and the second code decompressor 29, respectively. The first code decompressor 28 is a code (+,-) to the code value input from the above and below code converter 27 according to the signal (+,-) input from the first code detector 21 described above. Add to output the final COS waveform. Then, the second code decompressor 29 corresponds to the code value input from the above and below code converter 27 according to the signals (+,-) input from the second code detector 22. Add-) to output the final SIN waveform. At this time, a COS waveform is generated in the first code decompressor 28 and a SIN waveform is simultaneously generated in the second code decompressor 29.
한편, 입력 어드레스에 대한, 제1부호 복원기(28)의 최종 COS 파형 출력과 제2부호 복원기(29)의 최종 SIN 파형 출력이 제3도에 도시되어 있다.On the other hand, the final COS waveform output of the first code decompressor 28 and the final SIN waveform output of the second code decompressor 29 for the input address are shown in FIG.
또, 부호 검출기(21, 22), 부호 복원기(28, 29), 상하 코드 테이블 검출기(26), 상하 코드 전환기(27), 테이블 어드레스 디코더(23)의 동작을 제4도에 도시하였다.4 shows the operations of the sign detectors 21 and 22, the code decompressors 28 and 29, the up and down code table detector 26, the up and down code switch 27, and the table address decoder 23. In FIG.
각 부분에 대해, 좀더 상세하게 설명하면, 부호 검출기(21, 22)와 부호 복원기(28, 29)는 음수화 기능을 담당하는 블록으로, SIN 파형 출력과 COS 파형 출력에 각각 사용된다. 이 블록의 기능은 제4도에서 알 수 있듯이, SIN 파형 출력과 COS 파형 출력에 대해 SIN과 COS의 극성과 일치시키는 것이다.Each part will be described in more detail. The sign detectors 21 and 22 and the sign decompressors 28 and 29 are blocks for the negative function and are used for the SIN waveform output and the COS waveform output, respectively. The function of this block is to match the polarity of SIN and COS for the SIN and COS waveform outputs, as shown in Figure 4.
또, 테이블 어드레스 디코더(23)는 대칭 이동과 상하 코드 테이블(24, 25)의 실제 어드레스를 만드는 블록으로, 종래의 기술에서는 대칭 이동이 입력 범위 64마다 생겼지만, 이 발명에서는 입력 범위 32마다 생기는 차이을 갖고 있다.In addition, the table address decoder 23 is a block which creates the symmetric shift and the actual address of the up and down code tables 24 and 25. In the conventional technique, the symmetric shift occurs every 64 input ranges. Has a difference.
그리고, 상기한 상하 코드 테이블 검출기(26)와, 상기한 상하 코드 전환기(27)는 상기한 상위 코드 테이블(24)의 코드와 상기한 하위 코드 테이블(25)의 코드를 최종 COS 파형 출력과 최종 SIN 파형 출력에 연결시키며, 상기한 상위 코드 테이블(24)의 코드가 SIN 파형 출력으로 통할 경우, 상기한 하위 코드 테이블(25)의 코드는 COS 파형 출력으로 통하게하여, 서로 다른 통로로 각각 출력시킨다.The upper and lower code table detector 26 and the upper and lower code switch 27 respectively convert the codes of the upper code table 24 and the codes of the lower code table 25 into the final COS waveform output and the final code. When the code of the upper code table 24 leads to the SIN waveform output, the code of the lower code table 25 leads to the COS waveform output, and outputs each through a different path. .
제4도에서 이 기능을 통한 COS 파형 출력과 SIN 파형 출력에 대해 각각 나타내고 있다.4 shows the COS waveform output and the SIN waveform output through this function, respectively.
마지막으로, 실제 코드화될 상위 코드 테이블(24)에는 COS 파형의 첫 번째 1/8 주기를 코드화하여 저장하고, 하위 코드 테이블(25)에는 SIN 파형의 첫 번째 1/8 주기를 코드화하여 저장하고 있는데, 이때, 상기한 상위 코드 테이블(24)과 상기한 하위 코드 테이블(25) 간의 COS 코드와 SIN 코드는 저장 위치(상위와 하위)가 서로 바뀔 수 있지만, 코드화되는 SIN 파형과 COS 파형의 1/8 주기 영역은 항상 일치하는 곳에 있어야 한다. 예로, 상위 코드 테이블(24)에 COS 파형의 두 번째 1/8 주기가 저장되면, 하위 코드 테이블(25)에 SIN 파형의 두 번째 1/8 주기가 저장되야 하고, 상위 코드 테이블(24)에 SIN 파형의 세 번째 1/8 주기가 저장되면, 하위 코드 테이블(25)에 COS 파형의 세 번째 1/8 주기가 저장되야 한다.Finally, the first 1/8 period of the COS waveform is coded and stored in the upper code table 24 to be actually coded, and the first 1/8 period of the SIN waveform is coded and stored in the lower code table 25. In this case, the storage location (upper and lower) of the COS code and the SIN code between the upper code table 24 and the lower code table 25 may be exchanged with each other. 8 Periodic domains should always be in coincident. For example, if the second 1/8 period of the COS waveform is stored in the upper code table 24, the second 1/8 period of the SIN waveform should be stored in the lower code table 25, and the upper code table 24 should be stored. If the third 1/8 period of the SIN waveform is stored, the third 1/8 period of the COS waveform should be stored in the lower code table 25.
이상에서와 같이 이 발명의 실시예에서, 종래의 기술에서 사용하던 기억소자를 절반으로 줄인, 작은 용량의 기억소자를 사용하므로써, 전체적인 회로를 간단하게 하고, 전력소모를 줄이며, 구현 단가를 낮추는 효과를 가진 SIN/COS 파형 발생기를 제공할 수 있다.As described above, in the embodiment of the present invention, by using a memory device having a small capacity, which is half the memory device used in the prior art, the effect of simplifying the overall circuit, reducing power consumption, and lowering the implementation cost It is possible to provide a SIN / COS waveform generator with
이 발명의 이러한 효과는 정현파 신호가 필요한 모든 분야에 이용될 수 있다.This effect of the invention can be used in all fields where sinusoidal signals are needed.
Claims (6)
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950041535A KR0169371B1 (en) | 1995-11-15 | 1995-11-15 | Sine/cosine wave generator |
| JP9518752A JPH10513029A (en) | 1995-11-15 | 1996-09-17 | Sine or cosine waveform generation system method and program using combined lookup table |
| DE19681167T DE19681167T1 (en) | 1995-11-15 | 1996-09-17 | System, method and program product for generating a sine or cosine waveform using combined search tables |
| PCT/KR1996/000162 WO1997018623A1 (en) | 1995-11-15 | 1996-09-17 | System, method and program product for generating a sine or cosine waveform utilizing combined look-up tables |
| CN96191402A CN1082748C (en) | 1995-11-15 | 1996-09-17 | System, method and program product for generating sine or cosine waveform utilizing combined look-up table |
| GB9714207A GB2313243B (en) | 1995-11-15 | 1996-09-17 | System method and program product for generating a sine or cosine waveform utilizing combined look-up tables |
| TW085111725A TW311303B (en) | 1995-11-15 | 1996-09-25 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950041535A KR0169371B1 (en) | 1995-11-15 | 1995-11-15 | Sine/cosine wave generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970031296A KR970031296A (en) | 1997-06-26 |
| KR0169371B1 true KR0169371B1 (en) | 1999-03-20 |
Family
ID=19434260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950041535A KR0169371B1 (en) | 1995-11-15 | 1995-11-15 | Sine/cosine wave generator |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPH10513029A (en) |
| KR (1) | KR0169371B1 (en) |
| CN (1) | CN1082748C (en) |
| DE (1) | DE19681167T1 (en) |
| GB (1) | GB2313243B (en) |
| TW (1) | TW311303B (en) |
| WO (1) | WO1997018623A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210009938A (en) | 2019-07-18 | 2021-01-27 | (주)인피니어 | Apparatus for generating 3 phase sine wave |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002084967A2 (en) * | 2001-04-16 | 2002-10-24 | Thomson Licensing S.A. | A phase tracking system |
| JP4061105B2 (en) | 2002-03-29 | 2008-03-12 | アルプス電気株式会社 | Haptic device |
| USD710598S1 (en) | 2006-08-24 | 2014-08-12 | Mark Edward Morgan | Armband |
| US9351551B2 (en) | 2006-08-24 | 2016-05-31 | Armpocket Enterprises | Personal armband storage device |
| CN102520762A (en) * | 2011-11-25 | 2012-06-27 | 航天科工深圳（集团）有限公司 | Method for generating programming simulated signal source in electric power equipment |
| US11769275B2 (en) | 2017-10-19 | 2023-09-26 | Interdigital Vc Holdings, Inc. | Method and device for predictive encoding/decoding of a point cloud |
| CN110161289A (en) * | 2019-06-21 | 2019-08-23 | 江苏开放大学（江苏城市职业学院） | A kind of synchronous cosine and sine signal exciting bank of novel high speed and method |
| CN113687613B (en) * | 2021-08-16 | 2023-04-11 | 深圳市安瑞国医科技有限公司 | Combined waveform generation method capable of adjusting parameters at will |
| CN115469711B (en) * | 2022-01-27 | 2024-06-14 | 本源量子计算科技（合肥）股份有限公司 | Sine and cosine signal generator, memory and quantum computer control system |
| CN115456186B (en) * | 2022-01-27 | 2024-06-14 | 本源量子计算科技（合肥）股份有限公司 | Sine and cosine signal generator and quantum computer control system |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4454486A (en) * | 1981-11-02 | 1984-06-12 | Hewlett-Packard Company | Waveform synthesis using multiplexed parallel synthesizers |
| DE3800141A1 (en) * | 1986-12-19 | 1989-07-20 | Duerrwaechter E Dr Doduco | Circuit arrangement for generating a sinusoidal electrical signal with variable frequency |
| US5442324A (en) * | 1994-09-23 | 1995-08-15 | At&T Corp. | Digital-controlled oscillator |
-
1995
- 1995-11-15 KR KR1019950041535A patent/KR0169371B1/en not_active IP Right Cessation
-
1996
- 1996-09-17 GB GB9714207A patent/GB2313243B/en not_active Expired - Fee Related
- 1996-09-17 CN CN96191402A patent/CN1082748C/en not_active Expired - Fee Related
- 1996-09-17 JP JP9518752A patent/JPH10513029A/en active Pending
- 1996-09-17 WO PCT/KR1996/000162 patent/WO1997018623A1/en active Application Filing
- 1996-09-17 DE DE19681167T patent/DE19681167T1/en not_active Ceased
- 1996-09-25 TW TW085111725A patent/TW311303B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210009938A (en) | 2019-07-18 | 2021-01-27 | (주)인피니어 | Apparatus for generating 3 phase sine wave |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2313243B (en) | 1999-10-13 |
| CN1168201A (en) | 1997-12-17 |
| DE19681167T1 (en) | 1998-02-12 |
| GB2313243A (en) | 1997-11-19 |
| CN1082748C (en) | 2002-04-10 |
| WO1997018623A1 (en) | 1997-05-22 |
| GB9714207D0 (en) | 1997-09-10 |
| KR970031296A (en) | 1997-06-26 |
| JPH10513029A (en) | 1998-12-08 |
| TW311303B (en) | 1997-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169371B1 (en) | Sine/cosine wave generator | |
| CA1134026A (en) | Digital video effect equipment | |
| KR920017371A (en) | Signal Clamp Circuits for Analog-to-Digital Converters | |
| KR100277253B1 (en) | Digital video signal conversion method | |
| GB2089606A (en) | Analog-to-digital converter circuits | |
| US4727361A (en) | Digital video encoder circuit | |
| KR850006821A (en) | Sequentially Used Video Signal Processor | |
| KR910017781A (en) | Circuit and Method for Eliminating Major Bit Transmission Error at Bipolar Zero Point in Digital to Analog Converter | |
| US5532758A (en) | Feedback clamp circuit for analog-to-digital conversion | |
| KR900007246A (en) | Method and apparatus for converting temporal ratio of high definition television images | |
| GB2158319A (en) | A method of and apparatus for generating colour matte signals | |
| CA1257345A (en) | Digital threshold detector with hysteresis | |
| US4973973A (en) | Code converter and encoder for converting a unipolar binary coded signal into a bipolar binary coded signal | |
| JPH11234694A (en) | Multi-format video encoder | |
| FI86938B (en) | AVKODNINGSKRETS FOER FAERGTELEVISIONSSIGNAL. | |
| JP2633938B2 (en) | Digital trigonometric function generator | |
| JPH04207527A (en) | A/d converter circuit | |
| KR900019514A (en) | Video signal processing device | |
| KR930003283B1 (en) | Negative image transformer of digital tv | |
| JPH04192811A (en) | A/d converter circuit | |
| KR930015735A (en) | Interpolation Signal Generation Circuit | |
| SU1462515A1 (en) | Device for encoding an image video signal | |
| JP3355556B2 (en) | A / D conversion circuit | |
| KR920011268A (en) | Image Compression Processing Equipment | |
| KR950004880A (en) | Image resolution converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081001 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |