KR0167452B1 - Zig apparatus for test of decoding wafer - Google Patents

Zig apparatus for test of decoding wafer Download PDF

Info

Publication number
KR0167452B1
KR0167452B1 KR1019950018796A KR19950018796A KR0167452B1 KR 0167452 B1 KR0167452 B1 KR 0167452B1 KR 1019950018796 A KR1019950018796 A KR 1019950018796A KR 19950018796 A KR19950018796 A KR 19950018796A KR 0167452 B1 KR0167452 B1 KR 0167452B1
Authority
KR
South Korea
Prior art keywords
signal
stereo
cpu
channel
data
Prior art date
Application number
KR1019950018796A
Other languages
Korean (ko)
Other versions
KR970004795A (en
Inventor
최문호
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950018796A priority Critical patent/KR0167452B1/en
Publication of KR970004795A publication Critical patent/KR970004795A/en
Application granted granted Critical
Publication of KR0167452B1 publication Critical patent/KR0167452B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00Diagnosis, testing or measuring for television systems or their details
    • H04N17/04Diagnosis, testing or measuring for television systems or their details for receivers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 광 케이블 TV에서 디코딩 기판을 시험하기 위한 장치에 관한 것으로, 특히 여러개의 기판을 하나의 기판으로 통합하고 시험 및 수리를 쉽게할 수 있는 시험장치에 관한 것이다. 본 발명은 아날로그 신호를 디지탈 신호로 변환시켜 선택될 신호를 키이 입력시키는 키이 로직부(4), 상기 키이 로직부(4)로 부터 신호를 수신하여 장치를 제어하는 CPU(3), 상기 CPU(3)로 부터 선택된 내용을 받아 디스플레이하는 디스플레이부(5), 상기 CPU의 제어에 의하여 스테레오 모드 또는 TV모드를 선택하는 신호선택부(1), 상기 CPU의 제어에 의하여 스테레오의 채널을 선택하는 채널 선택부로 구성된다.TECHNICAL FIELD The present invention relates to an apparatus for testing a decoding substrate in an optical cable TV, and more particularly, to a test apparatus capable of integrating several substrates into one substrate and facilitating testing and repair. The present invention relates to a key logic section 4 for converting an analog signal into a digital signal and keying a signal to be selected, a CPU 3 for receiving a signal from the key logic section 4 and controlling the device, and the CPU ( 3) a display unit for receiving the selected contents from 3) and displaying them, a signal selecting unit 1 for selecting a stereo mode or a TV mode under the control of the CPU, and a channel for selecting a stereo channel under the control of the CPU It consists of a selection unit.

Description

디코딩 기판의 시험용 지그장치Jig Device for Testing Decoding Board

제1도는 종래 기술에 대한 개략적인 블록도.1 is a schematic block diagram of the prior art;

제2도는 상기 제1도에 도시된 종래 기술에 대한 로직블록도.2 is a logic block diagram of the prior art shown in FIG.

제3도는 본 발명에 따른 장치의 개략적인 블록도.3 is a schematic block diagram of an apparatus according to the invention.

제4도는 본 발명에 따른 지그기판에 대하여 상세히 도시한 블록도.Figure 4 is a block diagram showing in detail with respect to the jig substrate according to the present invention.

제5도는 제4도의 신호선택부에 대한 상세도.5 is a detailed view of the signal selector of FIG.

제6도는 제4도의 채널선택부에 대한 상세도.6 is a detailed view of the channel selector of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 신호선택부 2 : 채널선택부1: signal selector 2: channel selector

3 : 키이로직부 4 : CPU3: key logic part 4: CPU

5 : 디스플레이부 200 : 시험지그5: display unit 200: test jig

본 발명은 광 케이블 TV에서 디코딩 기판을 시험하기 위한 장치에 관한 것으로, 특히 여러개의 기판을 하나의 기판으로 통합하고 시험 및 수리를 쉽게할 수 있게 한 시험장치에 관한 것이다.TECHNICAL FIELD The present invention relates to an apparatus for testing a decoding substrate in an optical cable TV, and more particularly, to a test apparatus that integrates several substrates into one substrate and makes it easy to test and repair.

종래에는, 광 케이블 TV에서 디코딩 기판을 시험하기 위하여 SWAN 시스템의 가입자 기판을 시험할 수 있는 별도의 시험용 지그장치 없이 기존시스템에서 광 케이블을 거치지 않고 직접 인코딩된 DS3 급을 사용하여 디코딩 기판을 시험하는 것이 공지되어 있다.Conventionally, in order to test a decoding board in an optical cable TV, a separate test jig device for testing a subscriber board of a SWAN system is used to test a decoding board using a DS3 class encoded directly without passing an optical cable in an existing system. It is known.

상기와 같은 종래의 기술이 제1도 및 제2도에 도시되어 있다. 상기 도면을 참조로 종래 기술을 설명하면 다음과 같다.Such conventional techniques are shown in FIGS. 1 and 2. The prior art will be described with reference to the drawings.

제1도는 종래기술의 데이타 변환에 대한 개략적인 블록도이다. 제1도에서, 먼저 백 플랜 기판(Back plane Board)로된 버스(BUS)의 슬롯에 인코딩 기판(ENCD)(10)을 삽입하는데, 이때 인코딩 기판(ENCD)(10)을 버스의 슬롯중 어느 슬롯에 삽입하느냐에 따라 채널이 1번에서 14번까지 결정된다. 다음에 인코딩 기판(ENCD)(10)은 아날로그 스테레오 또는 디지탈 스테레오를 수신하고, 이를 데이타 포맷으로 만들어 데이타 및 클럭을 송신한다. XMTB(20)는 상기 데이타 및 클럭을 수신하여 14 채널을 멀티플랙싱한후에 DS3 급으로 만들어 송신한다. 한편 텔레비젼 인코딩 기판(TENB)(30)은 텔레비젼 신호를 수신하여 DS3급으로 만들어 송신한다. 가입자의 디코딩 기판(DECB)(40)은 상기 DS3를 수신하여 이를 디코딩한다.1 is a schematic block diagram of prior art data conversion. In FIG. 1, an encoding board (ENCD) 10 is first inserted into a slot of a bus BUS that is a back plane board, wherein the encoding board (ENCD) 10 is inserted into a slot of a bus. The channel is determined from 1 to 14 depending on whether it is inserted into the slot. The encoding board (ENCD) 10 then receives an analog stereo or digital stereo, makes it a data format and transmits data and clock. The XMTB 20 receives the data and the clock, multiplexes 14 channels, and transmits the data to the DS3 level. On the other hand, the television encoding board (TENB) 30 receives and transmits the television signal to the DS3 class. The subscriber's decoding board (DECB) 40 receives the DS3 and decodes it.

제2도는 상기 제1도에 대한 로직 구성도로서 제1도의 동작을 설명한다. 아날로그 신호는 CS5336(50)을 통하여 SWAN용 데이타 포멧부(90)에 전달된다. 상기 SWAN용 데이타 포멧부(90)를 통과한 아날로그 신호는 8비트 저장장치(110)에 저장된다. 이때 디지탈 데이타는 CS8412(60)를 경유하여 상기 아날로그 데이타 처럼 SWAN용 데이타 포멧부(90)를 통과하여 저장장치(110)에 저장된다. 상기 저장장치(110)에 저장된 아날로그 데이타 및 디지탈 데이타는 14 채널 멀티플레서(140)에서 멀티플렉싱되어 DS3프래임머(160)에 전달 되며 상기 DS3 프래임머(160)에서 CPU(150)의 제어에 의하여 DS3 급으로 포맷된다.FIG. 2 is a logic diagram for FIG. 1 and illustrates the operation of FIG. The analog signal is transmitted to the SWAN data format unit 90 through the CS5336 (50). The analog signal passing through the SWAN data format unit 90 is stored in the 8-bit storage device 110. At this time, the digital data is stored in the storage device 110 through the SWAN data format unit 90 like the analog data via the CS8412 (60). The analog data and the digital data stored in the storage device 110 are multiplexed by the 14 channel multiplexer 140 and transferred to the DS3 framer 160, and the DS3 framer 160 controls the DS3 under the control of the CPU 150. Formatted as a class.

오디오 신호는 CS5536(70)을 경유하여 오디오 멀티플렉서(100)에 전달되고 여기서 멀티플렉싱되어 멀티플렉서(120)로 보내진다. 이때 비디오 신호는 아날로그/디지탈 변환기(80)에서 디지탈 신호로 변환되어 역시 오디오 신호와 마찬가지로 멀티플렉서(120)로 전달된다. 상기 오디오 신호 및 비디오 신호는 멀티플렉서(120)에서 멀티플렉싱되어 DS3 프래임머(130)에 전달되어 DS3 급으로 포맷된다.The audio signal is delivered to the audio multiplexer 100 via the CS5536 70 where it is multiplexed and sent to the multiplexer 120. In this case, the video signal is converted into a digital signal by the analog-to-digital converter 80 and transmitted to the multiplexer 120 as well as the audio signal. The audio signal and the video signal are multiplexed by the multiplexer 120 and transferred to the DS3 framer 130 to be formatted in the DS3 level.

상술한 바와 같이, 종래의 기술에서는 제1도에서처럼, 가입자의 디코딩 기판에서 스테레오 14 채널에 대하여 각각의 채널을 확인하기 위하여 시험할 때 버스에 14장의 인코딩 기판(ENCD)를 삽입하거나 또는 해당하는 채널에 대응하는 슬롯으로 인코딩 기판(ENCD)를 이동시켜야 한다. 따라서 각각의 채널을 확인하기가 용이하지 않을 뿐만아니라 시간이 많이 소요된다.As described above, in the prior art, as shown in FIG. 1, 14 encoding boards (ENCDs) are inserted or corresponding channels on a bus when tested to identify each channel for stereo 14 channels on a subscriber's decoding board. The encoding substrate ENCD should be moved to the slot corresponding to the. Therefore, it is not only easy to identify each channel but also takes a long time.

또한 상기한 종래기술에서는, 확인 시험자가 시험을 위하여 임의의 스테레오 데이타를 제공하려면, 제2도의 SWAN용 데이타 포멧부(90)의 데이타 부분을 오픈시킨후에 임의의 라인을 연결시켜 주어야 한다. 따라서 스테레오의 채널선택을 쉽게 할 수 없어 확인 시험자가 시험하기 위한 하드웨어적인 변경으로 인하여 시간 및 경제적인 손실이 발생한다. 도한 종래기술에서는 시험을 하기 위하여, 인코딩 기판(ENCB), TCMB, 텔레비젼 인코딩 기판(TENB) 및 XMTB의 4종의 기판으로 구성되어 시험용 지그로 구성되어 부피가 과도하게 크기때문에, 제품 제조공정에서 다루기가 쉽지않다. 상기와 같이 여러장의 기판으로 구성되기 때문에, 제조시 복잡하고, 부품이 많이 소모되어, 고장시 수리가 어렵다. 그리고, 버스용으로서 백 플랜 기판을 사용하기 때문에 비용이 많이든다.In addition, in the above-described prior art, in order for the verification tester to provide arbitrary stereo data for the test, an arbitrary line must be connected after opening the data portion of the SWAN data format unit 90 of FIG. Therefore, the channel selection of the stereo cannot be easily done, which causes time and economic loss due to the hardware change for the verification tester. Also, in the prior art, for testing, the four substrates of the encoding substrate (ENCB), the TCMB, the television encoding substrate (TENB), and the XMTB are composed of the test jig and the volume is excessively large. Is not easy. Since it consists of several board | substrates as mentioned above, it is complicated at the time of manufacture, a lot of components are consumed, and it is difficult to repair in case of failure. And since it uses a back plan board | substrate for buses, it becomes expensive.

따라서 본 발명의 목적은 종래에 여러개의 기판으로 구성되어 복잡하고 다루기 어려웠던 것을 하나의 기판으로 통합하여 사용이 간편하고 비용이 절감되는 디코딩 기판의 시험용 지그장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a jig device for testing a decoding substrate, which is simple to use and saves money by integrating a complicated and difficult to handle into a single substrate composed of several substrates.

또한 본 발명은, 종래기술에서 사용자가 스테레오의 채널선택이 어려웠던것을 해결하기 위하여, 스테레오의 14개 채널중 시험하고자 하는 채널을 선택하기 쉽도록 외부에서 키이를 사용함으로써 CPU에서 채널 선택신호를 발생시켜 스테레오의 채널을 용이하게 한다.In addition, the present invention, in order to solve the problem that the user was difficult to select the channel of the stereo in the prior art, by using a key from the outside to easily select the channel to test out of the 14 channels of the stereo by generating a channel selection signal from the CPU Facilitate the channel of stereo.

또한, 본 발명에서는, 종래에 스테레오 데이타는 오직 아날로그 또는 디지탈에 대한 신호만 수신하여 사용자가 원하는 방향으로 데이타를 임의로 보내는 것이 거의 불가능하였던것을 해결하고자 외부에서 키이를 통하여 CPU가 강제로 데이타를 입력시킬 수 있게하였다.Also, in the present invention, in order to solve a problem in which stereo data is conventionally impossible to arbitrarily send data in a desired direction by receiving only a signal for analog or digital, the CPU is forced to input data through a key from the outside. Made it possible.

본 발명은 또한 종래에 4종류의 기판인 인코딩 기판(ENCD), 텔레비젼 인코딩 기판(TENB), XMTB 및 TCMB로 분활되어 있어 구성이 복잡하였던 것을 해결하고자 하나의 시험용 기판에 상기 4종류의 기판기능을 압축하였다. TCMB는 버스용 이므로 이를 거치지 않고 인코딩 기판(ENCD), XMTB 및 텔레비젼 인코딩 기판(TENB)로 신호를 주고 받게 했으며 상기 3종류의 기판들도 CPU의 제어에 의하여 TV모드와 스테레오 모드로 환경설정하여 공통부분에 대한 로직 및 부품을 감소시킨다.The present invention is also divided into four types of substrates, the encoding board (ENCD), the television encoding board (TENB), the XMTB, and the TCMB, so that the four board functions are provided on one test board. Compressed. TCMB is for the bus, so it sends and receives signals to the encoding board (ENCD), XMTB and television encoding board (TENB) without going through them. The three boards are also set in TV mode and stereo mode under the control of the CPU. Reduce logic and parts for parts.

상기와 같은 목적을 달성하기 위하여, 본 발명은 아날로그 신호를 디지탈 신호로 변환시켜 선택될 신호를 키이 입력시키는 키이 로직부(4), 상기 키이 로직부(4)로 부터 신호를 수신하여 장치를 제어하는 CPU(3), 상기 CPU(3)로 부터 선택된 내용을 받아 디스플레이하는 디스플레이부(5), 상기 CPU의 제어에 의하여 스테레오 모드 또는 TV모드를 선택하는 신호선택부(1), 상기 CPU의 제어에 의하여 스테레오의 채널을 선택하는 채널 선택부로 구성된다.In order to achieve the above object, the present invention controls the device by receiving a signal from the key logic section 4, the key logic section 4 for converting an analog signal into a digital signal and keying a signal to be selected. CPU 3, a display unit 5 for receiving and displaying the selected contents from the CPU 3, a signal selection unit 1 for selecting a stereo mode or a TV mode under the control of the CPU, and control of the CPU. It consists of a channel selector for selecting a channel of the stereo by.

이하 첨부된 도면을 참조로 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제3도는 본 발명에 따른 장치의 개략적인 블록도로서, 지그기판(200)은 키이 입력 및 디스플레이부에 연결되어 있다. 전력공급장치(202)는 지그기판(200) 및 디코딩 기판(201)에 전원을 공급하기 위하여 접속되어 있다. 상기 지그기판(200)과 디코딩 기판(201)은 DS3 라인을 통하여 연결된다.3 is a schematic block diagram of an apparatus according to the present invention, in which a jig substrate 200 is connected to a key input and display unit. The power supply 202 is connected to supply power to the jig substrate 200 and the decoding substrate 201. The jig substrate 200 and the decoding substrate 201 are connected through a DS3 line.

제4도는 상기 지그기판(200)에 대하여 상세히 도시한 블록도이다. 상기 도면에서 나타나 있는 바와 같이, TV용 DS3급 신호를 공급하고자 한다면, 먼저 TV모드를 키이 입력한다. TV모드를 키이 입력하면, 키이 로직부(4)에서 CPU(3)가 인식할 수 있게 아날로그 신호를 디지탈 신호로 변환시킨다. CPU(3)는 디스플레이부(4)에 선택한 내용을 주고 또한 TV모드를 선택시켜 신호선택부(1)에 TV-오디오신호를 입력시킨다. 상기 신호는 CS5336 및 오디오 멀티플렉서를 거쳐 비디오신호와 함께 멀티플렉서부에서 인코딩되어 DS3급 신호를 전송시킨다.4 is a block diagram illustrating the jig substrate 200 in detail. As shown in the figure, if you want to supply a DS3-class signal for TV, first enter the TV mode. When a key is input to the TV mode, the key logic section 4 converts the analog signal into a digital signal so that the CPU 3 can recognize it. The CPU 3 gives the selected contents to the display section 4 and selects the TV mode to input the TV-audio signal to the signal selection section 1. The signal is encoded by the multiplexer unit along with the video signal through the CS5336 and the audio multiplexer to transmit a DS3-class signal.

다음, 스테레오용 DS3급 신호를 공급하고자 한다면, 먼저 스테레오모드를 키이 입력한다. 스테레오모드를 키이 입력하면, 키이 로직부(4)에서 CPU(3)가 인식할 수 있게 아날로그 신호를 디지탈 신호로 변환시킨4다. CPU(3)는 디스플레이부(4)에 선택한 내용을 주고 또한 스테레오모드를 선택시켜 아날로그신호 입력시에 CS5336을 스테레오신호의 통로로 이용한다. 채널선택과 사용자가 주는 데이타를 출력용으로 할 것인지 또는 스테레오 입력신호를 사용할 것인지 키이 입력하면 채널선택부(2)로부터 시험을 원하는 데이타가 14채널 멀티플렉서를 거쳐 DS3급 프래임머에서 DS3급 신호로 만들어져 전송된다.Next, if you want to supply a DS3-class signal for stereo, first enter the stereo mode. When a key is input in the stereo mode, the key logic section 4 converts the analog signal into a digital signal so that the CPU 3 can recognize it. The CPU 3 gives the selected contents to the display section 4, and selects the stereo mode to use the CS5336 as a channel for the stereo signal at the time of analog signal input. Channel selection and data input by the user for output or stereo input signal are keyed, and the data to be tested from the channel selector (2) is made into DS3 level signal from the DS3 level framer through the 14 channel multiplexer and transmitted. do.

제5도는 제4도의 신호선택부(1)에 대한 상세도로서, 상기 신호선택부는 디코더 및 CS536으로 구성되어, TV오디오 신호, 스테레오신호등을 TV/스테레오 선택신호에 따라 선택한다. 제6도는 제4도의 채널선택부에 대한 상세도로서, 디코더 및 두개의 조합회로로 구성된다. 상기 채널선택부는 디코더를 통하여 스테레오 데이타, 사용자 데이타 및 스테레오/사용자 선택신호를 수신하여 4라인의 채널선택신에 따라 14채널을 선택한다.FIG. 5 is a detailed view of the signal selector 1 of FIG. 4, wherein the signal selector is composed of a decoder and a CS536 to select a TV audio signal, a stereo signal, etc. according to the TV / stereo selection signal. FIG. 6 is a detailed view of the channel selector of FIG. 4, which is composed of a decoder and two combination circuits. The channel selector receives stereo data, user data and a stereo / user selection signal through a decoder and selects 14 channels according to channel selection of 4 lines.

상기한 바와 같이 본 발명에 의하여 다음과 같은 여러가지 효과를 가진다. 종래 인코딩 기판(ENCD), 텔레비젼 인코딩 기판(TENB), XMTB 및 TCBM라는 4종의 보드를 하나의 보드로 하여 시험용 지그의 구성을 용이하게 하였으며, 시험지그를 소형화 하였다. 스테레오의 채널선택을 하드웨어적인 변경이 아닌 키이 입력으로할 수 있게하여 채널 선택을 쉽게함으로써 시험을 용이하게 하였다. 사용자가 스테레오에 대한 데이타를 쉽게줄수 있게 함으로서 디코딩된 출력신호를 미리 예측할 수 있어 수리가 용이하다. TV/스테레오 선택을 통하여 공통부분인 로직을 감소시킴으로서 이에따라 부품수를 감소시킴으로서 비용을 작게하였다.As described above, the present invention has various effects as follows. The test jig was easily constructed by using four boards of the conventional encoding board (ENCD), television encoding board (TENB), XMTB and TCBM as one board, and the test jig was miniaturized. The channel selection of stereo can be made by key input rather than hardware change, making the channel selection easy. By allowing the user to easily give stereo data, the decoded output signal can be predicted in advance, making it easy to repair. Through TV / stereo selection, the common logic is reduced, thereby reducing the number of components, thereby reducing the cost.

Claims (3)

아날로그 신호를 디지탈 신호로 변환시켜 선택될 신호를 키이 입력시키는 키이 로직부(4); 상기 키이 로직부(4)로 부터 신호를 수신하여 장치를 제어하는 CPU(3); 상기 CPU(3)로 부터 선택된 내용을 받아 디스플레이하는 디스플레이부(5); 상기 CPU의 제어에 의하여 스테레오 모드 또는 TV모드를 선택하는 신호선택부(1); 및 상기 CPU의 제어에 의하여 스테레오의 채널을 선택하는 채널 선택부를 포함하는 것을 특징으로 하는 테스트 지그장치.A key logic section 4 for converting an analog signal into a digital signal and keying a signal to be selected; A CPU (3) for receiving a signal from the key logic section (4) to control the device; A display unit 5 which receives and displays the selected content from the CPU 3; A signal selector (1) for selecting a stereo mode or a TV mode under control of the CPU; And a channel selector which selects a stereo channel under the control of the CPU. 제1항에 있어서, 상기 신호선택부는 디코더 및 CS5336으로 구성되어, TV오디오 신호, 스테레오신호등을 TV/스테레오 선택신호에 따라 선택하는 것을 특징으로 하는 테스트 지그장치.The test jig apparatus according to claim 1, wherein the signal selector comprises a decoder and a CS5336 to select a TV audio signal, a stereo signal, or the like according to a TV / stereo selection signal. 제1항에 있어서, 상기 채널선택부는 디코더를 통하여 스테레오 데이타, 사용자 데이타 및 스테레오/사용자 선택신호를 수신하여 4라인의 채널선택신호에 따라 14채널을 선택하는 것을 특징으로 하는 테스트 지그장치.The test jig apparatus of claim 1, wherein the channel selector receives stereo data, user data, and a stereo / user selection signal through a decoder and selects 14 channels according to four channel selection signals.
KR1019950018796A 1995-06-30 1995-06-30 Zig apparatus for test of decoding wafer KR0167452B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950018796A KR0167452B1 (en) 1995-06-30 1995-06-30 Zig apparatus for test of decoding wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018796A KR0167452B1 (en) 1995-06-30 1995-06-30 Zig apparatus for test of decoding wafer

Publications (2)

Publication Number Publication Date
KR970004795A KR970004795A (en) 1997-01-29
KR0167452B1 true KR0167452B1 (en) 1999-03-20

Family

ID=19419213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018796A KR0167452B1 (en) 1995-06-30 1995-06-30 Zig apparatus for test of decoding wafer

Country Status (1)

Country Link
KR (1) KR0167452B1 (en)

Also Published As

Publication number Publication date
KR970004795A (en) 1997-01-29

Similar Documents

Publication Publication Date Title
US4769833A (en) Wideband switching system
US5602580A (en) Video communication controller using FM sideband transmission
US6806911B2 (en) Display system with single/dual image modes
WO1995008245A9 (en) Video communication controller
CA1212453A (en) Display unit
US4379946A (en) Signalling system and signal control equipment for multi-address calling
US20010007477A1 (en) Video format converting apparatus
KR0167452B1 (en) Zig apparatus for test of decoding wafer
US7058189B1 (en) Audio monitoring and conversion apparatus and method
US4071700A (en) Testing apparatus
JP2869659B2 (en) Digital television signal transmission equipment
US5418548A (en) Terminal for digital network and method of controlling the same
KR100565059B1 (en) Apparatus and method for converting output picture
US5793421A (en) Apparatus for testing ordered type video terminal by using computer and testing method therefor
KR910005933B1 (en) Screen strobe control circuit
KR100240650B1 (en) Structure and the driving method of integrated multimedia data input/outpput apparatus
KR0119371B1 (en) Image quality improvement method for using mpeg in image apparatus
KR950010058B1 (en) Caption/ttx mode selecting apparatus & method
KR100310046B1 (en) Device for inputting and outputting video signal of digital tv
CN100401760C (en) High definition composite video signal output device and its method
KR100268380B1 (en) Advanced television system capable of the same time moving picture display of the virture channel and the cahnnel selection method
KR100653000B1 (en) Apparatus and method for outputting composite signal of hi-resolution
ITTO950149A1 (en) ELECTRONIC DEVICE FOR DOMESTIC USE WITH DEVICE FOR REPRODUCING AUDIO SIGNALS AND CONTROL UNIT USABLE TO STORE AND
JPH06284419A (en) Multi-point video conference system
GB2315383A (en) Integrated computer/telephone system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020820

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee