KR0167269B1

KR0167269B1 - Test pattern for semiconductor process

Info

Publication number: KR0167269B1
Application number: KR1019950045519A
Authority: KR
Inventors: 허영직
Original assignee: 문정환; 엘지반도체주식회사
Priority date: 1995-11-30
Filing date: 1995-11-30
Publication date: 1999-02-01
Also published as: KR970030398A

Abstract

본 발명은 반도체 소자의 제조를 위한 포토 리소그래프 공정에서 최소 선폭 측정 및 패턴 정렬 상태의 측정을 위한 측정용 패턴에 관한 것으로, 외곽의 전 공정 생성 패턴의 안에 현 공정 생성 패턴(11)을 삽입하고, 그 현 공정 생성 패턴(12)의 안에 최소 선폭을 측정할 수 있는 바(13)를 삽입하여, 패턴 정렬 상태의 측정과 최소 선폭 측정을 동시에 실시하도록 한 것으로, 작업 시간의 단축으로 반도체 소자의 생산성을 향상시키며, 또한 기존의 동일 면적에 2개의 패턴을 형성하여 마스크 디자인시 공간을 줄이도록 한 것이다.The present invention relates to a measurement pattern for the measurement of the minimum line width and the measurement of the pattern alignment in the photolithography process for manufacturing a semiconductor device, inserting the current process generation pattern 11 into the outer all-process generation pattern By inserting a bar 13 capable of measuring the minimum line width into the current process generation pattern 12, the pattern alignment and measurement of the minimum line width can be performed simultaneously. It improves productivity and also reduces the space in mask design by forming two patterns in the same area.

Description

Measurement pattern for the manufacture of semiconductor devices

제1도는 종래 기술에 의한 패턴 정렬 상태의 측정용 패턴을 보인 평면도.1 is a plan view showing a pattern for measurement of the pattern alignment state according to the prior art.

제2도는 종래 기술에 의한 최소 선폭 측정용 패턴을 보인 평면도.2 is a plan view showing a pattern for measuring the minimum line width according to the prior art.

제3도는 본 발명에 의한 최소 선폭 측정 및 패턴 정렬 상태의 측정을 위한 측정용 패턴을 보인 평면도.3 is a plan view showing a measurement pattern for the measurement of the minimum line width measurement and pattern alignment state according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : 전 공정 생성 패턴 12 : 현 공정 생성 패턴11: all process generation pattern 12: current process generation pattern

13 : 바13: bar

본 발명은 반도체 소자의 제조를 위한 포토 리소그래프 공정에서 최소 선폭 측정 및 패턴 정렬 상태의 측정을 위한 측정용 패턴에 관한 것으로, 특히 최소 선폭 측정 및 패턴 정렬 상태의 측정을 동시에 수행할 수 있도록 한 반도체 소자의 제조를 위한 측정용 패턴에 관한 것이다.The present invention relates to a measurement pattern for measuring the minimum line width and the pattern alignment state in a photolithography process for manufacturing a semiconductor device, and in particular, a semiconductor capable of simultaneously performing the measurement of the minimum line width measurement and the pattern alignment state. It relates to a measurement pattern for the production of the device.

일반적으로 반도체 소자의 제조 공정 중에서 포토 공정 후에는 패턴의 정렬 상태를 측정하여야 하며, 패턴이 계속 남아 있는 박막 공정에서의 패턴 형성 후에는 최소 선폭을 측정하여야 한다.In general, the alignment state of the pattern should be measured after the photo process in the semiconductor device manufacturing process, and the minimum line width should be measured after the pattern formation in the thin film process in which the pattern remains.

종래의 기술에 의하면, 패턴 정렬 상태의 측정과 최소 선폭 측정을 각각 다른 측정 장비에서 다른 패턴을 측정하도록 되어 있다. 즉, 노광장치에 장착되어 패턴 형성될 부분을 나타내는 마스크 상에 측정 가능한 패턴을 삽입하여 측정하게 된다.According to the prior art, the measurement of the pattern alignment state and the minimum linewidth measurement are performed to measure different patterns with different measurement equipment. That is, the measurement is performed by inserting a measurable pattern on a mask that is mounted on the exposure apparatus and indicates a portion to be patterned.

제1도는 패턴 정렬 상태를 측정하기 위한 오토 버니어(AUTO VERNIER)를 나타낸 것으로, 전(前) 공정에서 만들어진 외곽 패턴(1) 내에 현(現) 공정에서 생성된 패턴(2)이 들어가게 된다. 이 패턴의 높이 차이를 레이저 빔(laser beam)으로 스캔(scan)하여 발생하는 시그널(signal)로서 x, y 간의 거리의 중심을 구하여 전 공정 패턴(1)의 중심과 현 공정 패턴(2)의 중심 차이가 현 공정에서의 정렬 상태를 나타낸다.1 shows AUTO VERNIER for measuring the pattern alignment state, and the pattern 2 generated in the current process is placed in the outer pattern 1 made in the previous process. The height difference of the pattern is a signal generated by scanning with a laser beam, and the center of the distance between x and y is obtained to determine the center of the entire process pattern 1 and the current process pattern 2. The center difference indicates the alignment in the current process.

제2도는 마스크내에 최소 선폭과 같은 사이즈(size)의 바(bar)(3)를 삽입하여 포토 공정 후, 생성된 바(3)의 높이 차이를 전자빔으로 조사하여 나오는 2차 전자를 디텍드(detact)하여 시그널로 바(3)의 폭을 측정한다. 그러나, 상기한 바와 같은 종래 기술에 있어서는, 포토 공정 후, 패턴 정렬 상태의 측정과 최소 선폭 측정을 각각 다른 측정 장비에서 실시하여야 하므로, 작업시간이 연장되어 반도체 소자의 생산성이 저하되는 단점이 있었으며, 또한 마스크 디자인(mask design)시, 2개의 측정 패턴을 넣어야 하므로 공간이 그만큼 늘어나게 되는 등의 여러 문제점이 있었다.FIG. 2 illustrates the detection of secondary electrons which are obtained by inserting bars 3 of the same size as the minimum line width into the mask by irradiating an electron beam with the height difference of the generated bars 3 after the photo process. detact) and measure the width of the bar (3) with a signal. However, in the prior art as described above, since the measurement of the pattern alignment state and the minimum line width measurement should be performed in different measurement equipment after the photo process, there is a disadvantage in that the work time is extended and the productivity of the semiconductor device is lowered. In addition, when the mask design (mask design), it is necessary to put two measurement patterns, there are a number of problems such as the space is increased by that much.

본 발명의 주 목적은 패턴 정렬 상태의 측정과 최소 선폭 측정을 동시에 실시하여, 작업시간을 단축시킴으로써 반도체 소자의 생산성을 향상시킬 수 있도록 한 반도체 소자의 제조를 위한 측정용 패턴을 제공함에 있다.SUMMARY OF THE INVENTION The main object of the present invention is to provide a measurement pattern for the manufacture of a semiconductor device which can improve the productivity of the semiconductor device by shortening the working time by simultaneously performing the measurement of the pattern alignment state and the minimum line width measurement.

본 발명의 다른 목적은 기존의 동일 면적에 2개의 패턴을 형성하여 마스크 디자인시 공간을 줄일 수 있도록 한 반도체 소자의 제조를 위한 측정용 패턴을 제공함에 있다.Another object of the present invention is to provide a measurement pattern for manufacturing a semiconductor device to reduce the space in the mask design by forming two patterns on the same existing area.

상기한 본 발명의 목적을 달성하기 위하여, 외곽의 전 공정 생성패턴의 안에 현 공정 생성 패턴을 삽입하고, 그 현 공정 생성 패턴의 안에 최소 선폭을 측정할 수 있는 바를 삽입하여 구성한 것을 특징으로 하는 반도체 소자의 제조를 위한 측정용 패턴이 제공된다.In order to achieve the above object of the present invention, a semiconductor comprising: inserting a current process generation pattern into an outer all process generation pattern, and inserting a bar capable of measuring a minimum line width into the current process generation pattern. A measurement pattern for the manufacture of the device is provided.

이하, 본 발명에 의한 반도체 소자의 제조를 위한 측정용 패턴을 첨부 도면에 도시한 실시예에 따라서 설명하면 다음과 같다.Hereinafter, a measurement pattern for manufacturing a semiconductor device according to the present invention will be described according to the embodiment shown in the accompanying drawings.

제3도는 본 발명에 의한 최소 선폭 측정 및 패턴 정렬 상태의 측정을 위한 측정용 패턴을 보인 평면도이다.3 is a plan view showing a measurement pattern for the measurement of the minimum line width measurement and pattern alignment state according to the present invention.

이에 도시한 바와 같이, 본 발명에 의한 반도체 소자의 제조를 위하여 마스크 안에 삽입될 측정용 패턴은, 외곽의 전 공정 생성 패턴(11)의 안에 현 공정 생성 패턴(12)을 삽입하고, 그 현 공정 생성 패턴(12)의 안에 최소 선폭을 측정할 수 있는 바(13)를 삽입하여 구성한 것이다.As shown in the drawing, the measurement pattern to be inserted into the mask for manufacturing the semiconductor device according to the present invention inserts the current process generation pattern 12 into the outer all process generation pattern 11 and the current process. It is constructed by inserting a bar 13 into which the minimum line width can be measured in the generation pattern 12.

상기와 같이 구성되는 본 발명에 의한 반도체 소자의 제조를 위한 측정용 패턴에 의하면, 외곽의 전 공정 생성 패턴(11)의 안에 현 공정 생성 패턴(12)이 삽입되어 있고, 그 현 공정 생성 패턴(12)의 안에 최소 선폭을 측정할 수 있는 바(13)가 삽입되어 있으므로, 먼저 전 공정 생성 패턴(11)의 단차를 레이저 빔으로 스캔하여 발생하는 시그널을 잡고, 현 공정 생성 패턴(12)의 단차를 레이저 빔으로 스캔하여 나온 시그널로 중심(center) 좌표를 구해 그 차이로 x, y의 정렬 상태를 구하고, 현 공정 생성 패턴(12)의 안에 만들어진 최소 선폭의 바(13)를 상기와 동일한 방식에 의하여 폭을 구하면, 패턴 정렬 상태의 측정 및 최소 선폭 측정을 동시에 수행하게 되는 것이다.According to the measurement pattern for manufacturing the semiconductor device according to the present invention configured as described above, the current process generation pattern 12 is inserted into the outer previous process generation pattern 11, and the current process generation pattern ( Since a bar 13 capable of measuring the minimum line width is inserted in 12), first, the signal generated by scanning the step of the previous process generation pattern 11 with a laser beam is caught, and the current process generation pattern 12 The center coordinates are obtained from the signal scanned by the laser beam, and the difference between x and y is obtained. The bar 13 having the minimum line width made in the current process generation pattern 12 is the same as the above. When the width is obtained by the method, the measurement of the pattern alignment state and the minimum line width measurement are performed at the same time.

이상에서 설명한 바와 같이, 본 발명에 의한 반도체 소자의 제조를 위한 측정용 패턴은, 외곽의 전 공정 생성 패턴의 안에 현 공정 생성 패턴을 삽입하고, 그 현 공정 생성 패턴의 안에 최소 선폭을 측정할 수 있는 바를 삽입하여, 패턴 정렬 상태의 측정과 최소 선폭 측정을 동시에 실시하도록 한 것으로, 작업 시간의 단축으로 반도체 소자의 생산성을 향상시키며, 또한 기존의 면적에 2개의 패턴을 형성하여 마스크 디자인시 공간을 줄이는 등의 효과가 있다.As described above, in the measurement pattern for manufacturing a semiconductor device according to the present invention, a current process generation pattern may be inserted into an outer all process generation pattern, and the minimum line width may be measured in the current process generation pattern. By inserting the bar, the measurement of pattern alignment and measurement of the minimum line width are performed at the same time. This improves the productivity of semiconductor devices by shortening the working time, and also creates two patterns in the existing area, thereby creating a space for mask design. It is effective in reducing.

Claims

A semiconductor device comprising a current process generation pattern 11 inserted in an outer all process generation pattern 11 and a bar 13 for measuring a minimum line width in the current process generation pattern 12. Pattern for measurement for the preparation of the product.