KR0166901B1 - Circuit for compensating direct current error - Google Patents
Circuit for compensating direct current error Download PDFInfo
- Publication number
- KR0166901B1 KR0166901B1 KR1019950046866A KR19950046866A KR0166901B1 KR 0166901 B1 KR0166901 B1 KR 0166901B1 KR 1019950046866 A KR1019950046866 A KR 1019950046866A KR 19950046866 A KR19950046866 A KR 19950046866A KR 0166901 B1 KR0166901 B1 KR 0166901B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- error
- unit
- demodulator
- gain control
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/06—Demodulator circuits; Receiver circuits
- H04L27/066—Carrier recovery circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/015—High-definition television systems
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Television Receiver Circuits (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
본 발명은 고화질 텔레비젼(High Definition Television : HDTV) 수신장치인 잔류특대파(Vestigial Side Band : VSB)복조기의 직류오차 보상회로에 관한 것으로서, 특히 AGC(Automatic Gain Control)제어방법을 사용하여 VSB 출력신호에 대한 직류오차를 상쇄시켜 차단 특성을 향상시키는 직류오차 보상회로에 관한 것이다. 상기와 같은 목적을 달성하기 위한 본 발명은 잔류측대파신호를 이득조절값으로 가변증폭하며 채널 변경시키는 튜너부와, 상기 튜너부의 출력신호를 이득조절값으로 가변 증폭하는 IF 증폭부와, 상기 IF 증폭부의 출력신호를 직교 복조화하는 복조부와, 상기 복조부를 포함하여 복조기 자체에서 발생하는 직류오차신호를 보상하여 잔류측대파 중간주파수신호 및 제어신호를 출력하는 직류오차부상부와, 상기 직류오차보상부의 제어신호에 대응하는 이득조절값을 상기 튜너부 및 IF 증폭부에 출력하는 이득조절수단과, 상기 직류오차보상부의 잔류특대파 중간주파수로 반송파를 복구하는 반송파 복구부로 이루어짐을 특징으로 한다. 따라서 본 발명에 따른 직류오차보상회로는 VSB 복조기신호의 출력을 차단시키는 방법을 AGC 증폭기로 개선하여 VSB IF 신호를 차단하는 성능을 향상시키고 제작비용을 낮출 수 있는 효과가 있다.The present invention relates to a DC error compensation circuit of a residual sideband (VSB) demodulator, which is a high definition television (HDTV) receiver, and in particular, a VSB output signal using an AGC (Automatic Gain Control) control method. The present invention relates to a DC error compensation circuit that cancels a DC error to improve a blocking characteristic. According to an aspect of the present invention, a tuner unit for amplifying a residual side-wave signal to a gain control value and changing a channel, an IF amplifier for variably amplifying an output signal of the tuner unit to a gain control value, and the IF A demodulator for quadrature demodulating the output signal of the amplification unit, a DC error portion for compensating a DC error signal generated by the demodulator itself, and outputting a residual sideband intermediate frequency signal and a control signal, and the DC error And a gain adjusting unit for outputting a gain control value corresponding to the control signal of the compensating unit to the tuner unit and the IF amplifying unit, and a carrier recovering unit for recovering the carrier at the residual extra large wave intermediate frequency of the DC error compensation unit. Therefore, the DC error compensation circuit according to the present invention has an effect of improving the performance of blocking the VSB IF signal by improving the method of blocking the output of the VSB demodulator signal with an AGC amplifier and lowering the manufacturing cost.
Description
제1도는 종래 기술에 따른 직류오차 보상회로를 나타낸 구성블록도.1 is a block diagram showing a DC error compensation circuit according to the prior art.
제2도는 본 발명에 따른 직류오차 보상회로를 나타낸 구성블록도.2 is a block diagram showing a DC error compensation circuit according to the present invention.
제3도는 본 발명에 따른 직류오차 보상부를 나타낸 상세도.3 is a detailed view showing a DC error compensation unit according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 튜너부 2a : IF 증폭부1: Tuner part 2a: IF amplifier part
3 : 복조부 4 : 기저대여증폭부3: demodulation part 4: base rental amplification part
5 : A/D변환기 6 : 직류신호검출부5: A / D converter 6: DC signal detector
7 : 반송파 복구부 10 : 직류오차 보상부7 carrier recovery unit 10 DC error compensation unit
20 : 멀티플렉서 30 : 이득조절카운터20: Multiplexer 30: Gain Control Counter
본 발명은 고화질 텔레비젼(High Definition Television : HDTV) 수신장치인 잔류측대파(Vestigial Side Band : VSB)복조기의 직류오차 보상회로에 관한 것으로서, 특히 AGC(Automatic Gain Control)제어방법을 사용하여 VSB 출력신호에대한 차단특성을 향상시켜서 직류오차를 보상하는 직류오차 보상회로에 관한 것이다. 이하, 첨부된 도면을 참조하여 종래 기술에 따른 직류오차 보상회로를 설명하면 다음과 같다. 제1도는 종래 기술에 따른 직류오차 보상회로를 나타낸 구성블록도로써, 안테나를 통한 VSB 신호를 받아 일정 주파수 대역으로 한정하여 VSB IF(Intermediate Frequency)신호를 출력하는 튜너부(1)와, 아날로그스위치가 중간주파수(IF)스위치 제어신호에 의해 상기 튜너부(1)의 VSB IF신호를 차단시키는 IF회로부(2)와, 상기 IF회로부(2)의 VSB IF신호를 직교 복조(Quadrature Demodulation)하는 복조부(3)와, 상기 복조부(3)의 출력신호를 가변 증폭시키는 기저대역증폭부(4)와, 상기 기저대역증폭부(4)에서 가변증폭인 아날로그 신호를 디지털신호로 변환하는 A/D변환기(5)와 상기 A/D변환기(5)에서 변환된 디지털신호중 직류신호를 검출하여 상기기저대역증폭부(4)가 가변증폭되도록 이득조절값을 출력하고, 상기 IF회로부(2)에 중간 주파수 스위치 제어신호를 출력하는 직류신호검출부(6)와, 상기 A/D 변환기(5)에서 변환된 디지털신호의 반송파를 복구하는 반송파 북구부(7)로 이루어진다. 상기와 같이 구성된 본 발명에 따른 동작은 VSB 수신기의 전원이 온되는 순간과 수신기의 채널이 튜너부(1)에서 바뀔 때 직류신호검출부(6)의 중간주파수(IF) 스위치제어신호에 의해 IF회로부(2)는 수신기의 VSB IF신호를 차단한다. 그러면 복조부(3)에서 직교 복조되어 기저대역증폭부(4)로 입력되는 신호는 복조기의 직류신호성분뿐이다. 이때, 상기 증폭부(4)에서 증폭된 직류신호와 이 증폭부(4)에서 내부적으로 발생되는 전체 직류신호와 합해져서 복조기 자체에서 발생되는 전체 직류오차신호가 된다. 일반적으로 상기 직류오차신호가 제거되지 않은채 VSB 신호가 입력되면 수신된 복조 파이롯트신호(pilot signal)는 직류오차신호만큼의 오차를 갖게되어 결과적으로 파이롯트신호를 이용하여 반송파를 복구하는 방송파 복구부(7)가 기능을 제대로 발휘하지 못하게 된다. 또한 반송파 복구가 제대로 이루어지지 않으면 VSB신호는 복조가 되지 않게되므로 VSB 수신기가 동작하지 않게된다. 상기 복조기 자체의 직류오차신호는 A/D 변환기(5)에서 디지털신호로 변환된 후 직류오차보상부(10)에서 잔류하는 직류오차신호가 계산된다. 상기 직류오차보상부(10)에서 계산된 직류오차신호는 복조기의 직류오차신호가 상쇄되도록 직류보상 폐회로를 구성하게 된다. 동시에, 상기 직류오차보상부(10)에서 계산된 직류오차신호를 내부의 기준신호와 비교하여 직류오차신호가 오차 허용범위안에 들어오는지를 판별한다. 그러면, 상기 직류오차부상부(10)는 계산된 직류오차신호가 오차허용범위안에 들어오지 않으면 직류오차신호를 보상하도록 이득조절값을 기저대역증폭부(4)에 입력하고, 반면에 직류오차신호가 오차 허용범위안에 들어오면 IF회로부(2)에 IF 제어신호를 발생시켜 스위치(도시 생략됨)를 단락시킴에 의해 VSB IF신호를 수신한다. 이와같이 직류오차가 보상되면 복조기에서 수신하는 VSB파이롯트 레벨을 그대로 유지하게 되므로 반송파 복구부(7)에서 오류가 발생되지 않아 반송파 복구부(7)는 정상동작을 하게된다. 상술한 바와 같은 종래 기술에 따른 직류오차보상회로는 복조기의 직류신호 성분만을 검출하기 위해 VSB 신호가 순간적으로 완전히 차단되어야 하는데 실제로는 IF회로부의 아날로그 스위치가 고성능의 스위칭 조건을 만족하지 못하여 복조기의 성능이 저하되고 상기 아날로그 스위치가 추가됨에 따라 전체 수신기의 단가가 높아지는 문제점이 있다. 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 아날로그 스위치 대신에 AGC가 구비된 튜너부와 IF증폭부의 이득조절값을 최소로하여 VSB 신호의 출력을 차단시므로 차단 특성을 향상시키는 직류오차 보상회로를 제공함에 그 목적이 있다. 상기와 같은 목적을 달성하기 위한 본 발명은 잔류측대파신호를 이득조절값으로 가변증폭하며 채널 변경시키는 튜너부와, 상기 튜너부의 출력신호를 이득조절값으로 가변 증폭하는 IF 증폭부와, 상기 IF 증폭부의 츨력신호를 직교 복조하는 복조부와, 상기 복조부를 포함하여 복조기 자체에서 발생하는 직류오차신호를 보상하여 잔류측대파 중간주파수신호 및 제어신호를 출력하는 직류오차보상부와, 직류오차보상부의 제어신호에 대응하는 이득조절값을 상기 튜너부 및 IF 증폭부에 출력하는 이득조절수단과, 상기 직류오차보상부의 잔류측대파로 반송파를 복구하는 반송파 복구부로 이루어짐을 특징으로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 직류오차보상회로를 설명하면 다음과 같다. 제2도는 본 발명에 따른 직류오차보상회로를 나타낸 구성블록도로써, 안테나를 통한 VSB신호를 받아 일정 주파수 대역으로 한정한 VSB IF신호를 구비된 AGC 증폭기의 이득조절값으로 가변시키는 튜너부(1)와, 상기 튜너부(1)에서 가변된 VSB IF신호를 구비된 AGC증폭기의 이득조절값으로 재차 가변시키는 IF증폭부(2a)와, 상기 IF증폭부(2a)에서 가변된 VSB IF신호를 직교 복조(QD)하는 복조부(3)와, 상기 복조부(3)에서 직교 복조된 복조기 자체의 직류오차신호를 보상하여 VSB IF신호 및 제어신호를 출력하는 직류오차보상부(10)와, 상기 직류오차보상부(10)의 제어신호를 받아 이득선택신호를 출력하는 멀티플렉서(20)와, 상기 멀티플렉서(20)의 이득선택신호를 받아 이에 대응하는 이득조절값을 상기 튜너부(1) 및 IF증폭부(2a)에 출력하는 이득조절카운터(30)와, 상기 직류오차보상부(10)의 VSB IF신호를 받아 반송파를 복구하는 반송파 복구부(7)로 이루어진다. 상기 직류오차보상부(10)는 제3도에 도시된 바와같이 상기 복조부(3)의 출력신호를 가변증폭시키는 기저대역증폭부(4)와, 상기 기저대역증폭부(4)에서 가변 증폭된 아날로그 신호를 디지털 신호로 변환하는 A/D변환기(5)와, 상기 A/D변환기(5)에서 변환된 디지털신호중 직류신호를 검출하여 상기 기저대역증폭부(4)가 가변되도록 이득조절값을 출력하고, 상기 반송파 복구부(7)에 VSB IF신호를 출력하며, 상기 멀티플렉서(20)에 제어신호를 출력하는 직류신호검출부(6)로 이루어진다. 상기와 같이 구성된 본 발명에 따른 출력은 VSB 수신기의 전원이 온되는 순간과 수신기의 채널이 튜너부(1)에서 바뀔 때 직류오차보상부(10)는 복조기에 직류오차가 발생되었음을 감지하여 멀티플렉서(20)에 차단 제어신호를 출력한다. 이어, 상기 멀티플렉서(20)는 이득선택신호 0을 이득조절카운터(30)에 출력하고 이 이득조절카운터(30)는 투너부(1) 및 IF증폭부(2a)의 AGC증폭기의 감쇄도가 최대가 되도록 최소 이득조절값을 출력한다. 그러면 안테나를 통하여 튜너부(1)로 입력되는 VSB신호는 튜너부(2) 내부에 있는 AGC 증폭기와 IF증폭부(2a)의 AGC 증폭기에 의해 거의 완벽하게 차단된다. 이때, 복조부(3)에서 직교 복조(QM)되어 직류오차보상부(10)로 입력되는 신호는 복조기의 직류신호 성분뿐이다. 또한 상기 복조기의 직류신호성분을 직류오차보상부(10)에서 상쇄시켜 직류오차를 보상한 후 멀티플렉서(20)에 단락제어신호를 보낸다. 즉, 상세히 설명하면 제3도와 같이 복조부(3)에서 직각 변조되어 기저대역증폭부(4)로 입력되는 신호는 복조기의 직류신호 성분이고, 이때 상기 기저대역증폭부(4)에서 증폭된 직류신호와 이 기저대역증폭부(4)에서 내부적으로 발생되는 전체 직류신호가 합해져서 복조기 자체에서 발생되는 전체 직류오차신호가 된다. 상기 복조기 자체의 직류오차신호는 A/D변환기(5)에서 디지털 신호로 변환된 후, 직류오차보상부(10)에서 잔류하는 직류오차신호가 계산된다. 또한 상기 직류오차보상부(10)에서 계산된 직류오차신호에 의해 복조기의 직류오차신호가 상쇄되도록 직류보상폐회로가 형성된다. 동시에 상기 계산된 직류오차신호를 직류오차보상부(10) 내부의 기준신호와 비교하여 직류오차신호가 오차 허용범위안에 들어오는지를 판별한다. 그러면, 상기 직류오차보상부(10)는 계산된 직류오차신호가 오차 허용범위안에 들어오지 않으면 직류오차신호를 보상하도록 이득조절값을 상기 기저대역증폭부(4)에 입력하고, 반면에 오차허용범위안에 들어오면 멀티플렉서(20)에 단락제어신호를 출력한다. 상기 단락제어신호를 받은 멀티플렉서(20)는 이득선택신호를 1로하여 이득조절카운터(30)에 출력하고 이는 튜너부(1) 및 IF증폭부(2a)에 있는 AGC 증폭기의 증폭도가 최대가 되도록 최대 이득조절값을 출력하여 상기 튜너부(1) 및 IF증폭부(2a)가 VSB IF신호를 수신한다. 이와 같이 직류오차가 보상되면 복조기에서 수신하는 VSB파이롯트 레벨을 그대로 유지하게 되므로 반송파 복구부(7)에서 정상 작동하게된다. 상술한 바와같은 본 발명에 따른 직류오차보상회로는 VSB 복조기신호의 출력을 차단시키는 방법을 AGC 증폭기로 개선하여 VSB IF신호를 차단하는 성능을 향상시키고 제작비용을 낮출 수 있는 효과가 있다.The present invention relates to a DC error compensation circuit of a residual side band (VSB) demodulator that is a high definition television (HDTV) receiver, and in particular, a VSB output signal using an AGC (Automatic Gain Control) control method. The present invention relates to a DC error compensating circuit for compensating DC error by improving the blocking characteristic. Hereinafter, a DC error compensation circuit according to the prior art will be described with reference to the accompanying drawings. 1 is a block diagram showing a DC error compensation circuit according to the prior art, a tuner unit 1 for receiving a VSB signal through an antenna and outputting a VSB IF (Intermediate Frequency) signal by limiting to a predetermined frequency band and an analog switch The quadrature demodulation of the IF circuit section 2 which cuts the VSB IF signal of the tuner section 1 and the VSB IF signal of the IF circuit section 2 by an intermediate frequency (IF) switch control signal. A / 3 for converting the analog signal, which is variable amplified by the base unit 3, the baseband amplifier 4 for variable amplifying the output signal of the demodulator 3, and the baseband amplifier 4, A DC signal is detected among the digital signals converted by the D converter 5 and the A / D converter 5, and a gain control value is output so that the baseband amplifier 4 is variably amplified. DC signal detection to output intermediate frequency switch control signal Comprises a 6, a carrier Buk portion 7 for recovering the carrier of the digital signal from the A / D converter 5. The operation according to the present invention configured as described above is performed by the IF circuit part by the intermediate frequency (IF) switch control signal of the DC signal detector 6 when the VSB receiver is powered on and when the channel of the receiver is changed in the tuner 1. (2) blocks the VSB IF signal of the receiver. Then, the signal orthogonal demodulated by the demodulator 3 and input to the baseband amplifier 4 is only a DC signal component of the demodulator. At this time, the DC signal amplified by the amplifying unit 4 and the total DC signal generated internally by the amplifying unit 4 are combined to form a total DC error signal generated by the demodulator itself. In general, when a VSB signal is input without removing the DC error signal, the received demodulated pilot signal has the same error as the DC error signal, and as a result, the broadcast recovery unit recovers the carrier using the pilot signal. (7) will not function properly. In addition, if the carrier recovery is not performed properly, the VSB signal will not be demodulated and the VSB receiver will not operate. The DC error signal of the demodulator itself is converted into a digital signal by the A / D converter 5 and then the DC error signal remaining in the DC error compensator 10 is calculated. The DC error signal calculated by the DC error compensator 10 constitutes a DC compensation closed circuit to cancel the DC error signal of the demodulator. At the same time, the DC error signal calculated by the DC error compensator 10 is compared with an internal reference signal to determine whether the DC error signal is within an error tolerance range. Then, if the calculated DC error signal is not within the error tolerance, the DC error part 10 inputs a gain control value to the baseband amplifier 4 to compensate for the DC error signal, while the DC error signal is If the error is within the tolerance range, the IF circuit section 2 generates an IF control signal to short-circuit the switch (not shown) to receive the VSB IF signal. As such, when the DC error is compensated, the VSB pilot level received by the demodulator is maintained as it is, so that no error occurs in the carrier recovery unit 7, and thus the carrier recovery unit 7 operates normally. In the DC error compensation circuit according to the prior art as described above, in order to detect only the DC signal component of the demodulator, the VSB signal must be completely blocked instantaneously. Actually, the analog switch of the IF circuit part does not satisfy the high-performance switching condition. As this degrades and the analog switch is added, there is a problem in that the cost of the entire receiver increases. The present invention has been made in order to solve the above problems, the DC error compensation to improve the blocking characteristics because it cuts the output of the VSB signal by minimizing the gain control value of the tuner unit and IF amplifier unit equipped with AGC instead of the analog switch The purpose is to provide a circuit. According to an aspect of the present invention, a tuner unit for amplifying a residual side-wave signal to a gain control value and changing a channel, an IF amplifier for variably amplifying an output signal of the tuner unit to a gain control value, and the IF A demodulator for orthogonal demodulating the output signal of the amplifier, a DC error compensator for outputting the residual sideband intermediate frequency signal and a control signal by compensating the DC error signal generated by the demodulator itself including the demodulator, and a DC error compensator And a gain adjusting unit for outputting a gain control value corresponding to a control signal to the tuner unit and the IF amplifier unit, and a carrier recovery unit for restoring the carrier wave to the residual sideband of the DC error compensation unit. Hereinafter, a DC error compensation circuit according to the present invention will be described with reference to the accompanying drawings. FIG. 2 is a block diagram illustrating a DC error compensation circuit according to the present invention. The tuner unit 1 receives a VSB signal through an antenna and changes the gain control value of an AGC amplifier having a VSB IF signal limited to a predetermined frequency band (1). ), An IF amplifier section 2a for varying again the gain control value of the AGC amplifier with the VSB IF signal varied in the tuner section 1, and a VSB IF signal variable in the IF amplifier section 2a. A demodulation section (3) performing quadrature demodulation (QD), a DC error compensator (10) for compensating the DC error signal of the demodulator itself orthogonally demodulated by the demodulator (3), and outputting a VSB IF signal and a control signal; A multiplexer 20 receiving the control signal of the DC error compensator 10 and outputting a gain selection signal, and receiving a gain selection signal of the multiplexer 20 to obtain a gain control value corresponding thereto; A gain adjustment counter 30 output to the IF amplifier 2a, and the direct current Receiving the IF signal of the VSB Tsavo top 10 comprises a carrier recovery unit 7 for recovering the carrier. As shown in FIG. 3, the DC error compensator 10 includes a baseband amplifier 4 for amplifying an output signal of the demodulator 3 and a variable amplification at the baseband amplifier 4; An A / D converter 5 for converting the converted analog signal into a digital signal, and a gain control value for detecting the direct current signal among the digital signals converted by the A / D converter 5 to vary the baseband amplifier 4. And a direct current signal detector (6) for outputting a VSB IF signal to the carrier recovery unit (7) and outputting a control signal to the multiplexer (20). The output according to the present invention configured as described above is a DC error compensator 10 detects that a DC error has occurred in the demodulator when the VSB receiver is turned on and when the channel of the receiver is changed in the tuner 1. Output the cutoff control signal to 20). Subsequently, the multiplexer 20 outputs a gain selection signal 0 to the gain control counter 30, and the gain control counter 30 has a maximum degree of attenuation of the AGC amplifiers of the toner section 1 and the IF amplifier section 2a. Output the minimum gain control value to be. Then, the VSB signal input to the tuner section 1 through the antenna is almost completely blocked by the AGC amplifier inside the tuner section 2 and the AGC amplifier of the IF amplifier section 2a. At this time, orthogonal demodulation (QM) from the demodulator 3 is input to the DC error compensation unit 10 is only a DC signal component of the demodulator. In addition, the DC signal component of the demodulator is canceled by the DC error compensator 10 to compensate for the DC error, and then sends a short circuit control signal to the multiplexer 20. That is, in detail, as shown in FIG. 3, the signal modulated at right angles in the demodulator 3 and input to the baseband amplifier 4 is a DC signal component of the demodulator. In this case, the DC signal amplified by the baseband amplifier 4 is used. The signal and the total DC signal generated internally in the baseband amplifier 4 are added together to form the total DC error signal generated in the demodulator itself. The DC error signal of the demodulator itself is converted into a digital signal by the A / D converter 5, and then the DC error signal remaining in the DC error compensator 10 is calculated. In addition, a DC compensation closed circuit is formed such that the DC error signal of the demodulator is canceled by the DC error signal calculated by the DC error compensation unit 10. At the same time, the calculated DC error signal is compared with the reference signal inside the DC error compensator 10 to determine whether the DC error signal falls within the tolerance range. Then, the DC error compensator 10 inputs a gain control value to the baseband amplifier 4 to compensate for the DC error signal if the calculated DC error signal does not fall within the error tolerance range, while the error tolerance range is applied. When it enters inside, it outputs a short control signal to the multiplexer 20. The multiplexer 20 receiving the short-circuit control signal outputs a gain selection signal of 1 to the gain control counter 30 so that the amplification degree of the AGC amplifier in the tuner section 1 and the IF amplifier section 2a is maximized. The tuner section 1 and the IF amplifier section 2a receive a VSB IF signal by outputting a maximum gain control value. As such, when the DC error is compensated, the level of the VSB pilot received by the demodulator is maintained as it is, so that the carrier recovery unit 7 operates normally. The DC error compensation circuit according to the present invention as described above has an effect of improving the method of blocking the output of the VSB demodulator signal with an AGC amplifier to improve the performance of blocking the VSB IF signal and to lower the manufacturing cost.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950046866A KR0166901B1 (en) | 1995-12-05 | 1995-12-05 | Circuit for compensating direct current error |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950046866A KR0166901B1 (en) | 1995-12-05 | 1995-12-05 | Circuit for compensating direct current error |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970057724A KR970057724A (en) | 1997-07-31 |
| KR0166901B1 true KR0166901B1 (en) | 1999-03-20 |
Family
ID=19437910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950046866A KR0166901B1 (en) | 1995-12-05 | 1995-12-05 | Circuit for compensating direct current error |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0166901B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100442232B1 (en) * | 1997-08-28 | 2004-09-18 | 엘지전자 주식회사 | Automatic gain control device of hdtv reducing gate size upon asic |
-
1995
- 1995-12-05 KR KR1019950046866A patent/KR0166901B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970057724A (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0543396B1 (en) | Frequency modulation receiving apparatus having two intermediate-frequency band pass filters | |
| US7539469B2 (en) | Input control system for high frequency receiver | |
| JPH0746148A (en) | Receiver provided with agc circuit | |
| US5530925A (en) | Intermediate frequency combiner for a radio communication system | |
| JPH0544209B2 (en) | ||
| KR0166901B1 (en) | Circuit for compensating direct current error | |
| KR960013732B1 (en) | Automatic gain control apparatus for a video signal processor | |
| JP2001103394A (en) | Digital broadcast receiver | |
| KR100872550B1 (en) | Auto gain control circuit of tuner | |
| KR100246708B1 (en) | Automatic gain control circuit of a television | |
| JP3560427B2 (en) | Television broadcast receiver | |
| US7663431B2 (en) | Tuner and demodulating unit thereof | |
| GB2258971A (en) | Colour regulating circuit | |
| US4864637A (en) | FMX stereophonic broadcast receiver | |
| KR100406349B1 (en) | Digital groundwave receiving module with improved function of removal of adjacent channel beat | |
| KR960009294Y1 (en) | Tunner | |
| KR950001576B1 (en) | Rainfall attenuation compensation circuit of satellite broadcasting receiver | |
| JPS6322739B2 (en) | ||
| JPH06112914A (en) | Fm stereo tuner | |
| JP3809334B2 (en) | Television tuner | |
| KR100716139B1 (en) | Auto Gain Control Circuit for Digital Tuner | |
| JPH0646353A (en) | High frequency receiver | |
| JPH042517Y2 (en) | ||
| JPS6259939B2 (en) | ||
| KR0127219Y1 (en) | Tv sound carrier mute circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060616 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |