JPS6322739B2 - - Google Patents

Info

Publication number
JPS6322739B2
JPS6322739B2 JP2195283A JP2195283A JPS6322739B2 JP S6322739 B2 JPS6322739 B2 JP S6322739B2 JP 2195283 A JP2195283 A JP 2195283A JP 2195283 A JP2195283 A JP 2195283A JP S6322739 B2 JPS6322739 B2 JP S6322739B2
Authority
JP
Japan
Prior art keywords
circuit
signal
frequency
output
intermediate frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2195283A
Other languages
Japanese (ja)
Other versions
JPS59147546A (en
Inventor
Akira Maeda
Koji Ishida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP2195283A priority Critical patent/JPS59147546A/en
Publication of JPS59147546A publication Critical patent/JPS59147546A/en
Publication of JPS6322739B2 publication Critical patent/JPS6322739B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/10Means associated with receiver for limiting or suppressing noise or interference

Description

【発明の詳細な説明】 この発明は受信機に関し、特に、妨害信号が低
減される方向にアンテナ入力回路の同調周波数を
シフトさせることにより妨害信号を低減させるも
のである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a receiver, and particularly to a receiver that reduces interference signals by shifting the tuning frequency of an antenna input circuit in a direction in which the interference signals are reduced.

従来一般に用いられている受信機は、第1図に
示すようにスーパーヘテロダイン構成となつてい
る。同図において、符号1は同調回路を含むアン
テナ入力回路であつて、アンテナから供給される
アンテナ信号から目的とする周波数信号のみを同
調回路により選択して出力している。2はアンテ
ナ回路1の出力信号を増幅する高周波増幅回路、
3は局部発振回路、4は高周波増幅回路2の出力
信号と局部発振回路3の出力信号とを混合して中
間周波信号を出力する混合回路、5は混合回路4
から供給される中間周波信号を増幅する中間周波
増幅回路、6は中間周波信号を検波して音声信号
を入力する検波回路である。なお、1aはアンテ
ナ入力回路1の同調回路に設けられた可変容量ダ
イオードである。
A receiver commonly used in the past has a superheterodyne configuration as shown in FIG. In the figure, reference numeral 1 denotes an antenna input circuit including a tuning circuit, which selects and outputs only a target frequency signal from antenna signals supplied from the antenna. 2 is a high frequency amplification circuit that amplifies the output signal of the antenna circuit 1;
3 is a local oscillation circuit; 4 is a mixing circuit that mixes the output signal of the high frequency amplifier circuit 2 and the output signal of the local oscillation circuit 3 to output an intermediate frequency signal; 5 is a mixing circuit 4
6 is a detection circuit that detects the intermediate frequency signal and inputs the audio signal. Note that 1a is a variable capacitance diode provided in the tuning circuit of the antenna input circuit 1.

このように構成された受信機において、アンテ
ナ入力回路1および高周波増幅回路2は、希望す
る信号周波数dに同調されている。ここで、ア
ンテナ入力回路1において受信された希望信号
Fdは、高周波増幅回路2によつて増幅された後
に、混合回路4に供給される。一方、局部発振回
路3は、希望信号周波数dよりも中間周波数iだ
け高い周波数(又はiだけ低い周波数)oを発振
して混合回路4に入力される。混合回路4は、高
周波増幅回路2より入力された希望信号周波数
dと、局部発振回路から供給される局部発振周
波数oとを混合することにより、中間周波信号i
に変換して中間周波増幅回路5に供給する。この
場合、アンテナ入力回路1に設けられている同調
回路の同調は、可変容量ダイオード1aに印加す
るチユーニング電圧VTを可変することによつて
行なわれ、高周波増幅回路2および局部発振回路
3もこのチユーニング電圧VTによつて連動可変
されるようになつている。
In the receiver configured in this way, the antenna input circuit 1 and the high frequency amplification circuit 2 are tuned to a desired signal frequency d. Here, the desired signal received at the antenna input circuit 1
Fd is amplified by the high frequency amplifier circuit 2 and then supplied to the mixing circuit 4. On the other hand, the local oscillation circuit 3 oscillates a frequency o that is higher than the desired signal frequency d by an intermediate frequency i (or a frequency lower by i) and inputted to the mixing circuit 4. The mixing circuit 4 receives the desired signal frequency input from the high frequency amplifier circuit 2.
By mixing d and the local oscillation frequency o supplied from the local oscillation circuit, the intermediate frequency signal i
It is converted into and supplied to the intermediate frequency amplification circuit 5. In this case, the tuning of the tuning circuit provided in the antenna input circuit 1 is performed by varying the tuning voltage V T applied to the variable capacitance diode 1a, and the high frequency amplifier circuit 2 and local oscillation circuit 3 are also tuned in this way. It is designed to be variable in conjunction with the tuning voltage VT .

しかしながら、上記構成による従来の受信機に
おいては、スーパーヘテロダイン方式を採用して
いるために、混合回路の存在によつてスプリアル
妨害および相互変調妨害等が生ずる問題を有して
いる。
However, since the conventional receiver having the above configuration employs the superheterodyne system, there is a problem in that spurial interference, intermodulation interference, etc. occur due to the presence of the mixing circuit.

この発明の目的は、スプリアル妨害および相互
変調妨害による影響を低減させることができる受
信機を提供することである。
An object of the present invention is to provide a receiver that can reduce the effects of spurial interference and intermodulation interference.

第2図はこの発明による受信機の一実施例を示
す回路であつて、第1図と同一部分は同一符号を
用いて示している。同図において、符号7,8は
混合回路4から出力される中間周波信号iを入力
とするバンドパスフイルタであつて、バンドパス
フイルタ7の通過帯域は中間周波数iより高く、
バンドパスフイルタ8の通過帯域は中間周波数i
よりも低く設定されている。9,10はバンドパ
スフイルタ7,8の出力を検波する検波器、11
は検波器9,10の出力を比較する比較器であつ
て、この比較出力は、アンテナ入力信号1の同調
回路に設けられている可変容量ダイオード1aに
同調制御信号として供給される。
FIG. 2 is a circuit showing an embodiment of the receiver according to the present invention, and the same parts as in FIG. 1 are indicated using the same symbols. In the figure, reference numerals 7 and 8 are bandpass filters that receive the intermediate frequency signal i output from the mixing circuit 4, and the passband of the bandpass filter 7 is higher than the intermediate frequency i.
The passband of bandpass filter 8 is intermediate frequency i
is set lower than. 9 and 10 are detectors for detecting the outputs of the bandpass filters 7 and 8; 11;
is a comparator that compares the outputs of the wave detectors 9 and 10, and this comparison output is supplied as a tuning control signal to the variable capacitance diode 1a provided in the tuning circuit for the antenna input signal 1.

このように構成された回路において、妨害のな
い通常の電波受信状態においては、バンドパスフ
イルタ7,8ら出力が送出されないために、比較
器11の出力が零となる。この結果、比較器11
の出力によるアンテナ入力回路1に対する同調制
御は何ら行なわれず、従つてこの場合には、第1
図に示した従来の回路と同様な動作を行なつて希
望する放送の受信が行なわれる。
In the circuit configured as described above, in a normal radio wave receiving state without interference, the output from the bandpass filters 7 and 8 is not sent out, so the output from the comparator 11 becomes zero. As a result, comparator 11
No tuning control is performed on the antenna input circuit 1 by the output of the first antenna.
The desired broadcast is received by performing the same operation as the conventional circuit shown in the figure.

次に、受信周波数の近傍に他の信号が存在した
り、あるいは相互変調妨害を受けた場合には、混
合回路4の出力には中間周波信号i以外の妨害信
号が含まれてしまう。例えば、中間周波信号iよ
りも周波数の高い側に妨害信号が存在した場合に
は、バンドパスフイルタ7のみから出力が発生さ
れ、このバンドパスフイルタ7の出力が検波器9
において検波されて、比較器11の負極入力端に
供給される。この結果、比較器11の入力信号は
負となり、この負信号が同調制御信号としてアン
テナ入力回路1の可変容量ダイオード1aに供給
される。従つてアンテナ入力回路1の同調回路
は、その同調周波数が低い方にシフトすることに
なり、これに伴つて妨害の発生が低減される。
Next, if other signals exist near the receiving frequency or if intermodulation interference occurs, the output of the mixing circuit 4 will contain interference signals other than the intermediate frequency signal i. For example, if an interference signal exists on the higher frequency side than the intermediate frequency signal i, an output is generated only from the bandpass filter 7, and the output of the bandpass filter 7 is transmitted to the detector 9.
The signal is detected at and supplied to the negative input terminal of the comparator 11. As a result, the input signal of the comparator 11 becomes negative, and this negative signal is supplied to the variable capacitance diode 1a of the antenna input circuit 1 as a tuning control signal. Therefore, the tuning frequency of the tuning circuit of the antenna input circuit 1 is shifted to a lower side, and the occurrence of interference is accordingly reduced.

また上述した場合とは逆に、中間周波信号iよ
りも低い周波数の妨害波が生じた場合には、バン
ドパスフイルタ8のみから出力が発生されること
になる。そして、このバンドパスフイルタ8の出
力信号は、検波器10において検波された後に比
較器11の正極入力端に供給される。この結果、
比較器11からはバンドパスフイルタ8の出力に
応じた正の同調信号が送出されることになり、こ
の同調制御信号により可変容量ダイオード1aが
制御されて、アンテナ入力回路1に設けられてい
る同調回路の同調周波数が高い側にわずかにずら
されることになる。よつて、混合回路4から出力
される中間周波信号iには妨害波が低減された信
号が出力され、これに伴つて妨害のない良好な受
信が行なえることになる。
Further, contrary to the case described above, when an interference wave having a frequency lower than that of the intermediate frequency signal i occurs, an output is generated only from the bandpass filter 8. The output signal of the bandpass filter 8 is detected by the detector 10 and then supplied to the positive input terminal of the comparator 11. As a result,
A positive tuning signal corresponding to the output of the bandpass filter 8 is sent from the comparator 11, and the variable capacitance diode 1a is controlled by this tuning control signal, thereby adjusting the tuning provided in the antenna input circuit 1. The tuning frequency of the circuit will be shifted slightly to the higher side. Therefore, the intermediate frequency signal i output from the mixing circuit 4 is a signal with reduced interference waves, and accordingly, good reception without interference can be performed.

なお、上記実施例においては、アンテナ入力回
路1に設けられている同調回路をツインタイプの
可変容量ダイオードで構成した場合について説明
したが、この発明はこれに限定されるものではな
く、シングルタイプで構成しても良いことは言う
までもない。
In the above embodiment, a case has been described in which the tuning circuit provided in the antenna input circuit 1 is configured with a twin type variable capacitance diode, but the present invention is not limited to this, and the tuning circuit provided in the antenna input circuit 1 is configured with a single type variable capacitance diode. Needless to say, it may be configured.

以上説明したように、この発明による受信機に
よれば、混合回路の出力に含まれる中間周波信号
以外の妨害波信号を検出し、この妨害信号レベル
が低下される方向へアンテナ入力回路の同調周波
数をシフトするように構成したものであるため
に、隣接妨害および相互変調妨害等の影響を低減
させることができる優れた効果を有する。
As explained above, according to the receiver according to the present invention, an interference signal other than the intermediate frequency signal included in the output of the mixing circuit is detected, and the tuning frequency of the antenna input circuit is adjusted in a direction in which the interference signal level is reduced. Since it is configured to shift the signal, it has an excellent effect of reducing the effects of adjacent interference, intermodulation interference, etc.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の受信機の一例を示す回路図、第
2図はこの発明による受信機の一実施例を示す回
路図である。 1……アンテナ入力回路、1a……可変容量ダ
イオード、2……高周波増幅回路、3……局部発
振回路、4……混合回路、5……中間周波増幅回
路、6……検波回路、7,8……バンドパスフイ
ルタ、9,10……検波器、11……比較器。
FIG. 1 is a circuit diagram showing an example of a conventional receiver, and FIG. 2 is a circuit diagram showing an embodiment of the receiver according to the present invention. DESCRIPTION OF SYMBOLS 1... Antenna input circuit, 1a... Variable capacitance diode, 2... High frequency amplifier circuit, 3... Local oscillation circuit, 4... Mixing circuit, 5... Intermediate frequency amplifier circuit, 6... Detection circuit, 7, 8... Band pass filter, 9, 10... Detector, 11... Comparator.

Claims (1)

【特許請求の範囲】[Claims] 1 アンテナ入力回路の出力と局部発振回路の出
力信号を混合回路で混合してその差信号を中間周
波信号として取出し、この中間周波信号を検波し
て受信出力信号をえるスーパーヘテロダイン方式
の受信機において、混合回路の出力を入力として
前記中間周波信号の周波数よりも高い周波数成分
のみを通過させる第1バンドパスフイルタと、前
記中間周波信号の周波数よりも低い周波数成分の
みを通過させる第2バンドパスフイルタと、前記
第1、第2バンドパスフイルタの両検波出力を比
較して両者の差に応じて前記アンテナ入力回路の
同調周波数をずらすことにより、隣接妨害波およ
び相互変調妨害波の影響を低減させる比較器を備
えた受信機。
1. In a superheterodyne receiver that mixes the output of the antenna input circuit and the output signal of the local oscillation circuit in a mixing circuit, extracts the difference signal as an intermediate frequency signal, and detects this intermediate frequency signal to obtain a received output signal. , a first bandpass filter that receives the output of the mixing circuit as an input and passes only frequency components higher than the frequency of the intermediate frequency signal; and a second bandpass filter that passes only frequency components lower than the frequency of the intermediate frequency signal. and comparing the detection outputs of the first and second bandpass filters and shifting the tuning frequency of the antenna input circuit according to the difference between the two, thereby reducing the influence of adjacent interference waves and intermodulation interference waves. Receiver with comparator.
JP2195283A 1983-02-10 1983-02-10 Receiver Granted JPS59147546A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2195283A JPS59147546A (en) 1983-02-10 1983-02-10 Receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2195283A JPS59147546A (en) 1983-02-10 1983-02-10 Receiver

Publications (2)

Publication Number Publication Date
JPS59147546A JPS59147546A (en) 1984-08-23
JPS6322739B2 true JPS6322739B2 (en) 1988-05-13

Family

ID=12069395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2195283A Granted JPS59147546A (en) 1983-02-10 1983-02-10 Receiver

Country Status (1)

Country Link
JP (1) JPS59147546A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10276112A (en) * 1997-03-28 1998-10-13 Sanyo Electric Co Ltd Radio receiver
JP5006084B2 (en) * 2007-03-29 2012-08-22 クラリオン株式会社 Receiving apparatus and receiving method
JP6225483B2 (en) * 2013-05-28 2017-11-08 アイコム株式会社 Wireless receiving apparatus, wireless communication device, and wireless receiving method

Also Published As

Publication number Publication date
JPS59147546A (en) 1984-08-23

Similar Documents

Publication Publication Date Title
EP0430469B1 (en) A signal quality detecting circuit for FM receivers
US4249261A (en) Superheterodyne radio receiver with nearby-station interference detection
US3995220A (en) Interference pulse suppression circuit for radio receivers
JPS6322739B2 (en)
US4232191A (en) FM Receiving device
JPS595730A (en) Stop signal generating circuit for searching broadcasting station
JPH06291688A (en) Receiver
JPH0746988Y2 (en) AGC control circuit of FM receiver
JPS6145624A (en) Input circuit for receiver
JPS6218982Y2 (en)
JP3298208B2 (en) Audio signal detection method and circuit
KR940003931Y1 (en) Image receiving circuit for tv
JPH0832895A (en) Receiver
KR940003616Y1 (en) Mutual interferance preventing circuit
JPH0139004Y2 (en)
JP3289693B2 (en) Automatic gain control circuit for FM tuner front end
JPS61284106A (en) Automatic gain control circuit for receiver
JPH01140820A (en) Radio receiver
JPH0779171A (en) Receiver
JPH0738453A (en) Radio receiver
JPH0317254B2 (en)
JPS61177077A (en) Television receiver
JPS6326571B2 (en)
JPS58186232A (en) Signal detecting circuit of superheterodyne receiver
JPH0897738A (en) Radio receiver