KR0163644B1 - Switch pattern selecting method of multi-level converter - Google Patents
Switch pattern selecting method of multi-level converter Download PDFInfo
- Publication number
- KR0163644B1 KR0163644B1 KR1019950033768A KR19950033768A KR0163644B1 KR 0163644 B1 KR0163644 B1 KR 0163644B1 KR 1019950033768 A KR1019950033768 A KR 1019950033768A KR 19950033768 A KR19950033768 A KR 19950033768A KR 0163644 B1 KR0163644 B1 KR 0163644B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- vector
- output
- time
- inverter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/493—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/505—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/515—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M7/525—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency
- H02M7/527—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output waveform or frequency by pulse width modulation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
- H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
- H02M7/53876—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output based on synthesising a desired voltage vector via the selection of appropriate fundamental voltage vectors, and corresponding dwelling times
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
본 발명에서는 3-레벨 GTO인버터의 제어에 있어서 DC-링크전압 균형과 최소 온/오프 시간을 고려한 새로운 PWM 방법을 기술한다. 3-레벨 인버터는 기존의 2-레벨 인버터와 비교할 때 각 소자의 차단 전압이 DC-링크 전압의 절반이며 같은 스위칭 주파수에서 비교할 때 출력 고조파 성분이 적다는 장점을 가지고 있다. 하지만 기존의 PWM 방법에서는 DC-링크 전압의 균형을 유지하기가 힘들며 이로 인해 고조파 성분이 늘어나게 된다. 또한, 고압 대용량의 시스템을 다루는데 있어서 통상적으로 스위칭소자는 GTO를 이용하게 되는데 이때 각 소자의 최소 온/오프 시간이 고려된 PWM을 해야만 하는 제약이 따른다. 따라서 본 발명에서는 벡터영역을 12영역으로 분할하는 스위칭패턴을 이용하여 최소 온/오프 시간문제를 해결하였으며 보상팩터 α와 출력순서 전이방법을 통하여 공간전압벡터에 근거한 새로운 PWM 방법을 통해서 전압 불균형 문제를 해결하였다.The present invention describes a novel PWM method that takes into account the DC-link voltage balance and the minimum on / off time in the control of a three-level GTO inverter. Compared with conventional two-level inverters, the three-level inverter has the advantage that the blocking voltage of each device is half the DC-link voltage and the output harmonic content is low when compared at the same switching frequency. However, in the conventional PWM method, it is difficult to balance the DC-link voltage, which increases the harmonic content. In addition, when dealing with a high-voltage, high-capacity system, the switching device typically uses a GTO, which requires a PWM that considers each device's minimum on / off time. Therefore, the present invention solves the minimum on / off time problem by using a switching pattern that divides the vector region into 12 regions, and solves the voltage imbalance problem through a new PWM method based on the spatial voltage vector through the compensation factor α and the output sequence transition method. Solved.
Description
제1도는 3-레벨 인버터의 구성도.1 is a schematic diagram of a three-level inverter.
제2도는 3-레벨 인버터의 스위칭 상태와 상전압.2 shows the switching state and phase voltage of a three-level inverter.
제3도는 스위칭 상태로 표현한 3-레벨 인버터의 공간전압벡터도.3 is a spatial voltage vector diagram of a three-level inverter expressed in a switching state.
제4도는 지령전압벡터가 제3도의 벡터영역 A에 존재할 때의 전압벡터도.4 is a voltage vector diagram when the command voltage vector exists in the vector region A of FIG.
제5도는 최소 온/오프 시간을 고려하여 제4도의 4영역을 12영역으로 분할한 벡터 영역.FIG. 5 is a vector region in which 4 regions of FIG. 4 are divided into 12 regions in consideration of a minimum on / off time.
제6도는 제5도의 각 벡터영역에서의 스위칭 패턴.6 is a switching pattern in each vector region of FIG.
제7도는 종래의 스위칭 패턴 선택 방법을 적용할 때의 전압벡터 출력시간.7 is a voltage vector output time when the conventional switching pattern selection method is applied.
제8도는 본원의 스위칭 패턴 선택 방법을 적용한 후의 전압벡터 출력시간.8 is a voltage vector output time after applying the switching pattern selection method of the present application.
제9도는 종래의 스위칭 패턴 선택 방법을 적용할 때의 전압벡터 출력순서.9 is a voltage vector output sequence when the conventional switching pattern selection method is applied.
제10도는 본원의 스위칭 패턴 선택 방법을 적용할 때의 전압벡터 출력순서.10 is a voltage vector output sequence when the switching pattern selection method of the present application is applied.
제11도는 종래의 스위칭 패턴 선택 방법을 적용할 때의 DC-링크 중성점 전압 파형과 인버터 출력전압 파형.11 is a DC-link neutral voltage waveform and an inverter output voltage waveform when the conventional switching pattern selection method is applied.
제12도는 본원의 스위칭 패턴 선택 방법을 적용한 후의 DC-링크 중성점 전압 파형과 인버터 출력전압 파형.12 is a DC-link neutral voltage waveform and inverter output voltage waveform after applying the switching pattern selection method of the present application.
제13도는 발명의 실시예를 보여주는 DC-링크 중성점 전압 파형과 인버터 출력전압 파형.13 is a DC-link neutral voltage waveform and an inverter output voltage waveform showing an embodiment of the invention.
[산업상 이용분야][Industrial use]
멀티 레벨 전력변환시스템의 DC-링크 전압 균형 유지, 전력용 스위칭 소자의 안전성 확보 및 양질의 출력 파형을 얻기 위한 최적의 스위칭 패턴 선택방법에 관한 것이다.The present invention relates to a method of selecting an optimal switching pattern for maintaining DC-link voltage balance of a multilevel power conversion system, securing safety of a power switching element, and obtaining a high-quality output waveform.
[종래기술][Private Technology]
3-레벨 인버터 시스템은 소자를 직렬연결하는 어려움을 극복할 수 있으며 각 소자의 차단 전압이 DC-링크 전압의 1/2이므로 고압 대용량 시스템을 구현하는데 용이한 구조를 지닌 인버터이다(제1도). 제2도는 스위칭 상태와 이에 따른 인버터 상전압을 보여주고 있다. 또한 3-레벨-인버터는 같은 스위칭 주파수에서 비교할 때 2-레벨 인버터보다 출력전압의 고조파가 감소되는 특성을 지니고 있어 스위칭 주파수가 500Hz 정도로 제한되는 GTO(Gate Tutn-off) Thyristors를 사용하기에 적합하다. 각 GTO는 소자의 보호를 위해서 반드시 스너버를 같이 사용해야 하는데 이때 스너버 커패시터의 방전 시간 이상의 온/오프 시간이 보장되어야만 한다. 또한 모든 동작영역에서 3-레벨의 출력 전압을 구현하고 각 소자간 차단 전압의 균형을 유지하기 위해서는 반드시 DC-링크의 상단 커패시터(CU)와 하단 커패시터(CL)의 전압 균형이 이루어져야 한다. 이러한 두 가지 문제는 3-레벨 인버터 시스템을 구현함에 있어 반드시 고려해야할 부분이며, 시스템의 신뢰성과 효율 측면에서 볼 때 반드시 해결해야만 하는 사항이다.The three-level inverter system can overcome the difficulty of series-connecting devices, and since the blocking voltage of each device is 1/2 of the DC-link voltage, the inverter has an easy structure to implement a high-voltage large-capacity system (Figure 1). . 2 shows the switching state and thus the inverter phase voltage. In addition, the 3-level-inverter is suitable for using GTO (Gate Tutn-off) thyristors, which have a limiting switching frequency of 500 Hz because of the reduction of the harmonics of the output voltage compared to the 2-level inverter when compared at the same switching frequency. . Each GTO must use a snubber together to protect the device, with an on / off time beyond the snubber capacitor's discharge time. In addition, the voltage balance between the upper capacitor (C U ) and the lower capacitor (C L ) of the DC-link must be achieved in order to achieve a three-level output voltage and balance the blocking voltage between the devices in all operating regions. These two issues must be considered in implementing a three-level inverter system, and must be solved in terms of system reliability and efficiency.
지금까지 이러한 두 가지 문제를 해결하고자 하는 종래의 기술은 다음과 같다.The conventional techniques to solve these two problems so far are as follows.
먼저 최소 온/오프 시간을 고려한 PWM(pulse width modulation) 방법은 Non-Nearest Three Vector(N$2TV) 선택방법과 Non-Nearest Four Vector(N$2FV) 선택방법이 있는데, 일반적인 PWM 방법에서는 고조파를 저감하기 위해 지령 전압벡터에 인접한 세 전압벡터를 합성하여 출력을 얻는 반면에 N$2TV 선택방법과 N$2TV 선택방법은 각각 인접하지 않은 3개의 전압벡터와 4개의 전압벡터를 합성하여 출력전압을 얻는 방법이며, 이를 통해 같은 샘플링 시간동안에 좁은 펄스가 나올 확률을 더 적게 만드는 방법이다. 또한 DC-링크 전압 균형 문제를 해결하기 위한 방법은 크게 두 가지로 나누어 지는데 첫 번째 방법은 각 DC-링크 커패시터와 병렬로 강제방전회로를 부가하는 방법이며 두 번째로 DC-링크 전압 혹은 전류를 검출받아 PWM을 달리하는 것이다.First, the pulse width modulation (PWM) method considering the minimum on / off time includes the selection of Non-Nearest Three Vector (N $ 2 TV) and Non-Nearest Four Vector (N $ 2 FV). In order to reduce the harmonics, the output is obtained by synthesizing three voltage vectors adjacent to the command voltage vector, whereas the N $ 2 TV selection method and N $ 2 TV selection method synthesize three non-adjacent voltage vectors and four voltage vectors, respectively. This is a method of obtaining the output voltage, which makes it less likely to generate a narrow pulse during the same sampling time. In addition, there are two ways to solve the DC-link voltage balance problem. The first method is to add a forced discharge circuit in parallel with each DC-link capacitor, and secondly, to detect a DC-link voltage or current. Take PWM and change it.
[종래 기술의 문제점][Problems with Prior Art]
먼저 소자의 온/오프 시간 제한을 극복하기 위한 N$2TV 방법과 N$2TV 방법은 사용할 수 있은 영역이 제한되어 있으며 모든 지령 전압벡터에 대하여 최소 온/오프 시간을 확보할 수가 없다. 또한 DC-링크 전압 균형을 유지시켜 줄 수 없으며 스위칭 주파수의 증가를 가져오게 된다. DC-링크 전압 균형을 해결하기 위한 종래의 방법에 있어서 회로의 첨가는 대용량 시스템을 구현하는데 있어서 추가적인 비용의 부담이 크다는 단점이 있으며, 전압 도는 전류를 검출 받는 것은 부가적인 검출 회로가 필요하며 처리 시간이 필요하다는 단점이 있다.First, the N $ 2 TV method and N $ 2 TV method for overcoming the on / off time limit of the device are limited and the minimum on / off time cannot be obtained for all the reference voltage vectors. Also, DC-link voltage balance cannot be maintained, resulting in an increase in switching frequency. In the conventional method for solving the DC-link voltage balance, the addition of a circuit has the disadvantage of adding a large cost in implementing a large-capacity system, and detecting a voltage or current requires an additional detection circuit and processing time. There is a disadvantage that this is necessary.
[발명의 목적][Purpose of invention]
멀티 레벨 인버터 시스템 구현시 소자의 최소 온/오프 시간에 제약을 받지 않으면서 DC-링크 전압 균형 문제를 동시에 만족시킬 수 있은 PWM 방법을 발명하고자 한다.The present invention aims to invent a PWM method that can simultaneously satisfy the DC-link voltage balance problem without being limited by the minimum on / off time of the device when implementing a multi-level inverter system.
[발명한 PWM 제어 방법][Invention PWM Control Method]
① 새로운 12벡터영역으로 최소 온/오프 시간 제약문제 해결① Solve the minimum on / off time constraint problem with the new 12 vector region
제3도는 3-레벨 인버터에서 낼 수 있은 모든 출력 전압을 공간벡터 상에 표현한 것으로서, 3-레벨 인버터 한 레그에는 3가지 스위칭상태가 존재하므로 전부 27(3×3×3)개의 스위칭 상태가 존재할 수 있게 되며 이 때 벡터의 방향과 크기는 인버터 출력 전압의 크기와 각을 나타내고 있다. 제3도에서 모든 벡터 영역은 편의상 육각형의 60°구간씩을 한 섹터로 정의하게 되는데 이것은 한 섹터에서 구한 벡터의 출력 시간이 다른 섹터에도 그대로 확장 적용이 가능하기 때문이며 각각 A, B, C, D, E, F섹터로 나눌 수 있다. 여기서 섹터 A를 확대한 그림이 제4도이며 이 때 한 섹터는 다시 1, 2, 3, 4 삼각형 영역으로 나눌 수 있다.3 shows all the output voltages that can be produced by the three-level inverter on the space vector. Since there are three switching states in one leg of the three-level inverter, there are 27 (3 × 3 × 3) switching states. The direction and magnitude of the vector represent the magnitude and angle of the inverter output voltage. In FIG. 3, all vector regions are defined as one sector for each 60 ° section of the hexagon for convenience, because the output time of the vector obtained in one sector can be extended to other sectors as it is, and A, B, C, D, It can be divided into E and F sectors. Here, an enlarged view of sector A is shown in FIG. 4, where one sector can be divided into 1, 2, 3, and 4 triangular regions.
일반적으로 인버터에서 출력 전압을 생성하는 방법은 인접한 세 스위칭 벡터를 시간적으로 합성하는 방법인데 3-레벨에서도 기본적으로 출력전압을 생성하는 방법은 지령 전압 벡터가 위치한 삼각형 영역의 꼭지점에 있은 세 전압 벡터를 시간적으로 합성하여 출력을 얻게 된다. 제5도는 최소 온/오프 시간과 DC-링크 전압 균형을 유지하기 위해서 그림 4의 영역 1, 2, 3, 4를 각각 3영역으로 다시 나누어 전부 12영역으로 세분한 모습이며 지령 전압 벡터가 속한 영역에 따라 제6도와 같이 스위칭 순서를 다르게 구성하였다. 즉 본 발명은 기존의 4영역을 중심으로 지령 전압 벡터에 대해 인접한 전압벡터를 출력하는 방법을 쓰지 않고 각 영역에서 인접한 세 전압벡터중 출력 시간이 긴 전압벡터를 중심으로 4영역(제4도의 1, 2, 3, 4) 각각을 다시 3영역으로 구분하여 총 12영역으로 세분하고(제5도) 각 벡터영역마다 PWM을 다르게 하여 최소 온/오프 시간의 제약을 극복할 수 있는 PWM 패턴(제6도)을 발명한 것이다.In general, the method of generating the output voltage in the inverter is a method of synthesizing three adjacent switching vectors in time, but the method of generating the output voltage basically even at the three-level uses the three voltage vectors at the vertex of the triangle region where the reference voltage vector is located. Synchronize over time to get the output. 5 shows subdivided into three areas, respectively, in areas 1, 2, 3, and 4 of FIG. 4 to maintain the minimum on / off time and DC-link voltage balance. According to FIG. 6, the switching order is configured differently. That is, the present invention does not use a method of outputting adjacent voltage vectors with respect to the command voltage vector based on the existing four regions, but the four regions (1 in FIG. , 2, 3, 4) Dividing each of them into 3 areas again and subdividing them into 12 areas (figure 5) and changing the PWM for each vector area to overcome the minimum on / off time constraints. 6 degrees).
② 12벡터영역에서의 전압 균형 유지 방법② How to maintain voltage balance in 12 vector region
각 전압벡터는 커패시터의 충방전에 영향을 주는데 이중에서 상단 커패시터의 충방전과 관련이 있은 전압벡터들(POO, PPO, OPO, OPP, PPO, POP-P계열)과 하단 커패시터의 충방전에 영향을 주는 전압벡터들(NOO, NNO, ONO, ONN, OON, NON-N계열)이 있으며 이 중에 어떤 전압벡터를 선택하느냐에 따라 중성점 전압이 상승하기도 하고 하강하기도 한다. 주어진 12영역에서의 스위칭 패턴에서 볼 때 문제가 되는 것은 P계열의 전압벡터와 N계열의 전압벡터의 출력 시간이 크게 차이가 나는 영역 2, 3, 5, 6이며, 또 하나의 불균형 요인은 한 샘플링 시간동안 P계열의 출력시간과 N계열의 출력시간을 동일하게 할 수 없을 때와 동일하게 하더라도 회로적인 요인으로 인한 불균형 문제이다. 이때 다음과 같은 두 가지 방법으로 전압 불균형 요인을 제거할 수 있다.Each voltage vector affects the charge / discharge of the capacitor, among which the voltage vectors (POO, PPO, OPO, OPP, PPO, POP-P series) related to the charge and discharge of the upper capacitor and the charge and discharge of the lower capacitor are affected. There are voltage vectors (NOO, NNO, ONO, ONN, OON, and NON-N series) that give. The neutral point voltage rises or falls depending on which voltage vector is selected. The problem with the switching pattern in a given 12 area is the area 2, 3, 5, 6 where the output time of the voltage vector of the P series and the voltage vector of the N series are significantly different. Even if the output time of the P series and the output time of the N series cannot be the same during the sampling time, it is an imbalance problem due to a circuit factor. In this case, there are two ways to eliminate the voltage imbalance.
1) 벡터영역 2, 3, 5, 6에서의 시간 보상 방법1) Time compensation method in vector region 2, 3, 5, 6
예를 들어 전압의 출력 순서가 제7도와 같을 때 전압 상단 커패시터의 충방전과 관계가 있은 (POO) 벡터의 출력 시간은 Ta/2인데 반해 하단 커패시터의 충방전과 관계가 있은 (OON), (ONN) 벡터의 출력 시간은 Ta/2+Tc이므로 전압 균형의 차이가 발생할 수 있다. 따라서 이때 (POO) 전압벡터와 (ONN) 전압벡터가 같은 선간 전압을 출력한다는 사실을 상기하면 제8도와 같이 시간 차이를 일정시간 보상해주어 전압 균형을 유지할 수 있게 된다. 즉, (POO) 전압벡터의 출력시간을 α만큼 늘리고 (ONN) 전압벡터의 출력시간은 α만큼 줄이면 평균 출력전압은 변함이 없다. 여기서 α는 전압벡터의 출력시간차를 보상해주기 위해 설정하는 일정시간이다. 이때 P계열 전압벡터 출력시간은 Ta/2+α이며 N계열 전압벡터의 출력 시간은 Ta/2-α+Tc이다. 따라서 P계열 전압벡터의 출력시간과 N계열 전압벡터의 출력 시간을 동일하게 하기 위한 α는 Tc/2이며, 각 전압벡터의 출력시간을 계산할 때 위와 같은 방법을 적용하여 한 샘플링시간 Tc동안 전압 불균형 문제가 발생하는 것을 막을 수 있다.For example, when the output order of voltage is as shown in Fig. 7, the output time of the (POO) vector, which is related to the charge / discharge of the voltage upper capacitor, is Ta / 2, whereas it is related to the charge / discharge of the lower capacitor (OON), ( ONN) The output time of the vector is Ta / 2 + Tc, so a difference in voltage balance may occur. Therefore, when the (POO) voltage vector and the (ONN) voltage vector output the same line voltage, the time difference can be compensated for a certain time as shown in FIG. 8 to maintain the voltage balance. That is, if the output time of the (POO) voltage vector is increased by α and the output time of the (ONN) voltage vector is decreased by α, the average output voltage does not change. Α is a constant time set to compensate for the output time difference of the voltage vector. At this time, the output time of the P series voltage vector is Ta / 2 + α and the output time of the N series voltage vector is Ta / 2-α + Tc. Therefore, α equals Tc / 2 to equalize the output time of the P series voltage vector and the output time of the N series voltage vector, and when calculating the output time of each voltage vector, the voltage unbalance is applied for one sampling time Tc by applying the above method. Problems can be prevented from occurring.
2) 전압 벡터의 출력 순서 전이 방법2) Output order transition method of voltage vector
매 샘플링시간 Ts마다 전압 균형을 유지할 수가 없을 때 한 주기 T(=1/f; f=인버터 출력 주파수) 후에 중성점 전압은 상승하거나 하강할 수가 있는데 종래의 전압벡터의 출력순서(제9도)를 적용할 경우 정상상태에서 운전시 이러한 현상이 반복되면 심각한 전압 불균형이 야기될 수 있다. 다라서 이러할 때 제10도와 같이 매 주기 T마다 출력 전압벡터의 순서를 바꾸어주면 한 주기 T동안 중성점 전압이 상승(하강)하면 다음 주기 T동안 중성점 전압이 하강(상승)하게 하여 전압균형을 유지할 수 있다.When the voltage balance cannot be maintained at every sampling time Ts, the neutral point voltage may rise or fall after one period T (= 1 / f; f = inverter output frequency). If applied, repeated phenomena during normal operation can cause severe voltage imbalances. Therefore, if the order of the output voltage vector is changed every cycle T as shown in FIG. 10, if the neutral voltage rises (falls) during one cycle T, the neutral voltage falls (raises) during the next cycle T to maintain the voltage balance. have.
제11도는 종래의 방법을 적용했을 때의 DC-링크 중성점 전압파형과 인버터 출력 전압파형이며 제12도는 본원의 발명을 적용했을 때의 DC-링크 중성점 전압파형과 인버터 출력전압파형이다. 제13도는 발명의 실시예를 보여주는 DC-링크 중성점 전압파형과 인버터 출력전압파형이다.FIG. 11 is a DC-link neutral point voltage waveform and an inverter output voltage waveform when the conventional method is applied, and FIG. 12 is a DC-link neutral point voltage waveform and an inverter output voltage waveform when the present invention is applied. 13 is a DC-link neutral voltage waveform and an inverter output voltage waveform showing an embodiment of the invention.
[발명의 효과][Effects of the Invention]
① 3-레벨 인버터에 사용한 전력용 반도체 소자의 최소 온/오프 시간에 제약을 받지 않으므로 소자의 신뢰성을 확보할 수 있으며 인버터 성능의 증대를 도모할 수 있다.① It is not restricted by the minimum on / off time of the power semiconductor device used in the 3-level inverter, so the reliability of the device can be secured and the performance of the inverter can be increased.
② 종래의 방법에 비해 부가적인 장치의 사용 없이 PWM 방법만으로 DC-링크 전압 균형문제를 해결하여 추가적인 비용이 들지 않으면서 출력 고조파를 저감시킬 수 있어 인버터 시스템의 효율 및 신뢰성을 향상시킨다.② Compared to the conventional method, it can solve the DC-link voltage balance problem by using the PWM method without using additional devices, and can reduce the output harmonics without any additional cost, thereby improving the efficiency and reliability of the inverter system.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950033768A KR0163644B1 (en) | 1995-10-04 | 1995-10-04 | Switch pattern selecting method of multi-level converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950033768A KR0163644B1 (en) | 1995-10-04 | 1995-10-04 | Switch pattern selecting method of multi-level converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970024486A KR970024486A (en) | 1997-05-30 |
| KR0163644B1 true KR0163644B1 (en) | 1999-04-15 |
Family
ID=19429109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950033768A KR0163644B1 (en) | 1995-10-04 | 1995-10-04 | Switch pattern selecting method of multi-level converter |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0163644B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426650B1 (en) * | 2001-10-15 | 2004-04-14 | 주식회사 포스콘 | Compensating method for neutral-point potential variation in 3-level SVPWM and apparatus thereof |
-
1995
- 1995-10-04 KR KR1019950033768A patent/KR0163644B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970024486A (en) | 1997-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lee et al. | A novel PWM scheme for a three-level voltage source inverter with GTO thyristors | |
| Huang et al. | Extended operation of flying capacitor multilevel inverters | |
| Yu et al. | A review of three PWM techniques | |
| Fracchia et al. | Optimized modulation techniques for the generalized N-level converter | |
| Sirisukprasert | Optimized harmonic stepped-waveform for multilevel inverter | |
| Massoud et al. | Three-phase, three-wire, five-level cascaded shunt active filter for power conditioning, using two different space vector modulation techniques | |
| US6459596B1 (en) | Method and apparatus for a Reduced parts-counts multilevel rectifier | |
| Kang et al. | Carrier-rotation strategy for voltage balancing in flying capacitor multilevel inverter | |
| Hotait et al. | Capacitor voltage balancing using redundant states of space vector modulation for five-level diode clamped inverters | |
| US5680299A (en) | Electric power conversion equipment | |
| Xu et al. | Active capacitor voltage control of flying capacitor multilevel converters | |
| Trabelsi et al. | An improved SVPWM method for multilevel inverters | |
| Jin et al. | A study on the multi-carrier PWM methods for voltage balancing of flying capacitor in the flying capacitor multi-level inverter | |
| Kang et al. | An improved carrierwave-based SVPWM method using phase voltage redundancies for generalized cascaded multilevel inverter topology | |
| Ghias et al. | Voltage balancing strategy for a five-level flying capacitor converter using phase disposition PWM with sawtooth-shaped carriers | |
| JPH05211776A (en) | Inverter | |
| Mihalache | A hybrid 2/3 level converter with minimum switch count | |
| Khan et al. | A comparative study of multilevel inverter typologies with reduced switches | |
| Massoud et al. | Mapped hybrid spaced vector modulation for multilevel cascaded-type voltage source inverters | |
| JP2016063687A (en) | Power conversion system | |
| Shimada et al. | Matrix converter control using direct ac/ac conversion method for reducing output voltage harmonics | |
| KR0163644B1 (en) | Switch pattern selecting method of multi-level converter | |
| Kedareswari | Reduction of THD in diode clamped multilevel inverter employing SPWM technique | |
| Komurcugil et al. | Neutral-point-clamped and T-type multilevel inverters | |
| Ghias et al. | Voltage balancing of a five-level flying capacitor converter using optimum switching transitions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |