KR0158650B1 - 액정 표시 장치용 박막 트랜지스터 기판 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판 Download PDF

Info

Publication number
KR0158650B1
KR0158650B1 KR1019950044314A KR19950044314A KR0158650B1 KR 0158650 B1 KR0158650 B1 KR 0158650B1 KR 1019950044314 A KR1019950044314 A KR 1019950044314A KR 19950044314 A KR19950044314 A KR 19950044314A KR 0158650 B1 KR0158650 B1 KR 0158650B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
gate line
pixel electrode
storage capacitor
Prior art date
Application number
KR1019950044314A
Other languages
English (en)
Other versions
KR970028768A (ko
Inventor
송준호
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950044314A priority Critical patent/KR0158650B1/ko
Publication of KR970028768A publication Critical patent/KR970028768A/ko
Application granted granted Critical
Publication of KR0158650B1 publication Critical patent/KR0158650B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 화소 결함에 의해 발생되는 시인성의 감소를 줄이고, 공정수의 증가없이 광시야각을 향상시킨 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
제1 게이트선에 분지에 의해 연결되어 있는 제2 게이트선으로 이루어진 복수 게이트선, 제1 게이트선의 일부에 형성되어 있는 제1 박막 트랜지스터와 제2 게이트선의 일부에 형성되어 있는 제2 박막 트랜지스터로 이루어진 복수 박막 트랜지스터, 제1 박막 트랜지스터에 연결되어 있는 제1 화소 전극과 제2 박막 트랜지스터에 연결되어 있는 제2 화소 전극으로 이루어진 복수 화소 전극, 그리고 제1 화소 전극의 둘레에 형성되어 있는 제1 저장 캐패시터와 제2 화소 전극의 둘레에 형성되어 있는 제2 저장 캐패시터로 이루어진 복수 저장 캐패시터를 포함한다.

Description

액정 표시 장치용 박막 트랜지스터 기판
제1도는 종래의 액정 표시 장치용 박막 트랜지스터 기판의 평면도이고,
제2도는 본 발명의 액정 표시 장치용 박막 트랜지스터 기판의 평면도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 더욱 상세히 말하자면 화소 결함에 의해 발생되는 시인성의 감소를 줄이고, 공정수의 증가없이 광시야각을 향상시킨 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
제1도는 종래의 액정 표시 장치용 박막 트랜지스터 기판의 평면도이다.
일반적으로 액정 표시 장치는 제1도에 도시한 바와 같이, 박막 트랜지스터(102) 및 화소 전극(104)이 형성되어 있는 다수의 화소 단위가 행렬의 형태로 형성되어 있으며, 게이트선(106) 및 데이터선(108)이 각각 화소의 행과 화소의 열을 따라 형성되어 있는 컬러 필터 기판, 그리고 그 사이에 봉입되어 있는 액정 물질을 포함하고 있다.
이때, 박막 트랜지스터 기판의 게이트 전극은 게이트선(106)을 통해 게이트 구동 드라이브로부터 게이트 구동 신호를 전달받아 반도체층에 채널을 형성시키고, 이에 따라 데이터 구동 드라이브로부터의 데이터 신호가 상기 데이터선(108)을 통해 소스 전극에 전달되어 반도체층과 드레인 전극을 거쳐 화소 전극(104)에 전달된다.
이와 같은 액정 표시 장치는 대면적화 및 고정세 되어감에 따라 광시야각의 개선이 요구되고 있으며, 시인성의 향상도 필요하게 되었다.
먼저, 광시야각의 문제점을 살펴보면, 사용자가 바라보는 각도에 따라 화상 정보가 다르게 나타나 올바른 화상 정보를 얻을 수 없다는 것이다.
이에 따라, 사진 공정을 이용하고 한 화소에 서로 다른 도메인을 갖도록 배향막을 형성하여 광시야각을 개선시킨 이중 도메인 방법이 제시되었는데, 사진 공정에 의한 비용의 증가와 수율의 감소로 문제점이 있다.
다음, 시인성의 문제점을 살펴보면, 화소 결함으로 인해 사용자가 보는 화상이 제대로 나타나지 않는다는 것이다.
따라서 화면이 대면적 고정세되어 감에 따라 시인성 향상이 더욱 요구되어진다.
그러므로 본 발명의 목적은 이러한 종래 기술의 문제점을 해결하기 위한 것으로서 복수 스토리지 캐패시터와 복수 화소 전극을 형성하여 시인성 향상과 광시야각의 개선을 이룰 수 있는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법을 제공하기 위한 것이다.
이러한 목적을 달성하기 위한 본 발명의 액정 표시 장치용 박막 트랜지스터 기판은, 제1 게이트선과 상기 제1 게이트선에 분지에 의해 연결되어 있는 제2 게이트선으로 이루어진 스위칭 신호를 전달하는 복수 게이트선, 상기 제1 게이트선의 일부에 형성되어 있는 제1 박막 트랜지스터와 상기 제2 게이트선의 일부에 형성되어 있는 제2 박막 트랜지스터로 이루어진 스위치 역할을 하는 복수 박막 트랜지스터, 상기 게이트선에 교차되게 형성되어 있으며 상기 복수 박막 트랜지스터에 연결되어 있는 데이터 신호를 전달하는 데이터선, 상기 제1 박막 트랜지스터에 연결되어 있는 제1 화소 전극과 상기 제2 박막 트랜지스터에 연결되어 있는 제2 화소 전극으로 이루어진 복수 화소 전극, 상기 제1 화소 전극의 둘레에 형성되어 있는 제1 저장 캐패시터와 상기 제2 화소 전극의 둘레에 형성되어 있는 제2 저장 캐패시터로 이루어진 복수 저장 캐패시터를 포함하고 있다.
이와 같이, 종래의 하나의 화소 단위를 두 개로 분할하여 복수 화소로 만들어 줌으로써 화소 불량에 따른 시인성 감소를 줄일 수 있다. 왜냐하면 만약 복수의 화소중 어느 한 화소에 불량이 발생하더라도 똑같은 화상 신호값을 갖는 복수의 화소 중 다른 하나의 화소가 동작하기 때문이다.
한편, 종래의 하나의 전압 크기를 갖는 저장 캐패시터에 비해 서로 다른 전압 크기를 갖는 복수의 저장 캐패시터를 갖고 있으므로 광시야각을 개선시킬 수 있다. 왜냐하면 사용자의 보는 각도에 따라 화상 정보가 크게 왜곡되어 보이는 현상을 복수의 저장 캐패시터 용량을 서로 다르게 함으로써 왜곡의 정도를 어느 정도 해소할 수 있기 때문이다.
아하, 첨부한 도면을 참고로 하여, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세하게 설명한다.
제2도는 본 발명의 액정 표시 장치용 박막 트랜지스터 기판의 평면도이다.
제2도에 도시한 바와 같이, 기판 위에 제1 게이트선(106-1)과 제1 게이트선(106-1)에 분지에 의해 연결되어 있는 제2 게이트선(106-2)이 형성되어 있다. 이러한 제1 게이트선(106-1)과 제2 게이트선(106-2)으로 이루어진 복수 게이트선은 게이트 구동 드라이브(도시하지 않음)로부터 동일한 게이트 신호를 전달 받으므로 만약, 제1 게이트선(106-1)이 단선되더라도 제2 게이트선(106-2)에 의해 게이트 구동 신호가 전달된다.
그리고 제1 게이트선(106-1)의 일부에 형성되어 있는 제1 박막 트랜지스터(102-1)와 제2 게이트선(106-2)의 일부에 형성되어 있는 제2 박막 트랜지스터(102-2)로 이루어진 복수 박막 트랜지스터는 데이터 구동 드라이브(도시하지 않음)로부터 동일한 화상 신호를 전달받아 제1 화소 전극(104-1) 및 제2 화소 전극(104-2)에 이 신호를 전달한다.
그리고, 상기 복수 게이트선에 교차되게 형성되어 있으며 상기 복수 박막 트랜지스터에 연결되어 있는 화상 신호를 전달하는 데이터선(108)은 제1 박막 트랜지스터(102-1)와 제2 박막 트랜지스터(102-2)의 각각의 소스 전극에 연결되어 있다. 이때 소스 전극은 제1 박막 트랜지스터(102-1)와 제2 박막 트랜지스터(102-2)에 각각 별도로 분리하여 형성하지 않고 공통 소스 전극(101)으로 사용하는 것이 좋다.
그리고 제1 박막 트랜지스터(102-1)에 연결되어 있는 제1 화소 전극(104-1)과 상기 제2 박막 트랜지스터(102-2)에 연결되어 있는 제2 화소 전극(104-2)으로 이루어진 복수 화소 전극은 동일한 화상 정보를 담고 있다. 따라서 만약 하나의 화소 전극(104-1)에 불량이 발생하더라도 다른 하나의 화소 전극(104-2)에 의해 어느 정도 시인성을 향상시킬 수 있다.
그리고, 제1 화소 전극(104-1)의 둘레에는 제1 저장 캐패시터(106-1)가 형성되어 있고, 마찬가지로 제2 화소 전극(104-2)의 둘레에는 제2 저장 캐패시터(106-2)가 형성되어 있어서 서로 다른 전압을 갖게하여 광시야각을 개선할 수 있다.
그러므로 본 발명은 화소 결함에 의해 발생되는 시인성의 감소를 줄이고, 공정수의 증가없이 광시야각을 향상시킬 수 있는 효과가 있다.

Claims (4)

  1. 제1 게이트선과 상기 제1 게이트선에 분지에 의해 연결되어 있는 제2 게이트선으로 이루어진 스위칭 신호를 전달하는 복수 게이트선, 상기 제1 게이트선에 일부에 형성되어 있는 제1 박막 트랜지스터와 상기 제2 게이트선에 일부에 형성되어 있는 제2 박막 트랜지스터로 이루어진 스위치 역할을 하는 복수 박막 트랜지스터, 상기 게이트선에 교차되게 형성되어 있으며 상기 복수 박막 트랜지스터에 연결되어 있는 데이터 신호를 전달하는 데이터선, 상기 제1 박막 트랜지스터에 연결되어 있는 제1 화소 전극과 상기 제2 박막 트랜지스터에 연결되어 있는 제2 화소 전극으로 이루어진 복수 화소 전극, 상기 제1 화소 전극의 둘레에 형성되어 있는 제1 저장 캐패시터와 상기 제2 화소 전극의 둘레에 형성되어 있는 제2 저장 캐패시터로 이루어진 복수 저장 캐패시터를 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  2. 제1항에서, 상기 제1 저장 캐패시터와 상기 제2 저장 캐패시터의 용량이 서로 다르게 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  3. 제1항에서, 상기 복수 게이트선의 상기 제1 게이트선과 상기 제2 게이트선은 서로 평행하게 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  4. 제1항에서, 상기 복수 저장 캐패시터의 상기 제1 저장 캐패시터 및 상기 제2 저장 캐패시터는 상기 복수 화소 전극의 상기 제1 화소 전극 및 상기 제2 화소 전극의 가장 자리를 따라 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
KR1019950044314A 1995-11-28 1995-11-28 액정 표시 장치용 박막 트랜지스터 기판 KR0158650B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950044314A KR0158650B1 (ko) 1995-11-28 1995-11-28 액정 표시 장치용 박막 트랜지스터 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950044314A KR0158650B1 (ko) 1995-11-28 1995-11-28 액정 표시 장치용 박막 트랜지스터 기판

Publications (2)

Publication Number Publication Date
KR970028768A KR970028768A (ko) 1997-06-24
KR0158650B1 true KR0158650B1 (ko) 1998-12-15

Family

ID=19436105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950044314A KR0158650B1 (ko) 1995-11-28 1995-11-28 액정 표시 장치용 박막 트랜지스터 기판

Country Status (1)

Country Link
KR (1) KR0158650B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920340B1 (ko) * 2003-01-03 2009-10-07 삼성전자주식회사 액정 표시 장치 및 박막 트랜지스터 표시판

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102184620B1 (ko) * 2014-08-04 2020-11-30 엘지디스플레이 주식회사 액정표시장치의 보상데이터 생성방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100920340B1 (ko) * 2003-01-03 2009-10-07 삼성전자주식회사 액정 표시 장치 및 박막 트랜지스터 표시판

Also Published As

Publication number Publication date
KR970028768A (ko) 1997-06-24

Similar Documents

Publication Publication Date Title
US5132819A (en) Liquid-crystal display device of active matrix type having connecting means for repairing defective pixels
US7129923B2 (en) Active matrix display device
US8035765B2 (en) TFT array substrate, LCD panel and liquid crystal display
US5285302A (en) TFT matrix liquid crystal display with compensation capacitance plus TFT stray capacitance constant irrespective of mask misalignment during patterning
US6977701B2 (en) Transflective liquid crystal device and electronic apparatus using the same
JPS6355529A (ja) アクティブ・マトリクス液晶表示装置の製造方法
US20040095541A1 (en) Liquid crystal display device and method for fabricating the same
KR20100032074A (ko) 액정 표시 장치
US6246460B1 (en) Active matrix liquid crystal display devices
KR20010041022A (ko) 능동 매트릭스 액정 디스플레이 장치
JPH0263020A (ja) アクティブマトリクス型液晶表示素子
CN110501849B (zh) 显示装置
US5748268A (en) Quasi-tiled active matrix display
US6411272B1 (en) Active matrix liquid crystal display devices
KR100320663B1 (ko) 평면표시장치 및 그 표시방법
US20060113540A1 (en) Reflective active matrix liquid crystal display and apparatus
JP2741769B2 (ja) 液晶表示装置
KR0158650B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
US6670936B1 (en) Liquid crystal display
KR20000011952A (ko) 액정디스플레이패널
US7518686B2 (en) Liquid crystal display
JPS63101832A (ja) アクテイブ・マトリクス液晶表示装置
KR100518407B1 (ko) 액정표시장치의 어레이 구조 및 그 구동방법
JPH032731A (ja) アクティブマトリクス型液晶表示素子
CN215932329U (zh) 子像素群组以及包括此的显示设备

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120713

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 16

EXPY Expiration of term