KR0158636B1 - Current repeater with error compensator for fluctuating early voltage - Google Patents

Current repeater with error compensator for fluctuating early voltage

Info

Publication number
KR0158636B1
KR0158636B1 KR1019950021918A KR19950021918A KR0158636B1 KR 0158636 B1 KR0158636 B1 KR 0158636B1 KR 1019950021918 A KR1019950021918 A KR 1019950021918A KR 19950021918 A KR19950021918 A KR 19950021918A KR 0158636 B1 KR0158636 B1 KR 0158636B1
Authority
KR
South Korea
Prior art keywords
current
transistor
collector
circuit
error
Prior art date
Application number
KR1019950021918A
Other languages
Korean (ko)
Other versions
KR970008803A (en
Inventor
염희철
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950021918A priority Critical patent/KR0158636B1/en
Publication of KR970008803A publication Critical patent/KR970008803A/en
Application granted granted Critical
Publication of KR0158636B1 publication Critical patent/KR0158636B1/en

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

이 발명은 얼리전압(early voltage) 또는 전원전압의 변동을 보상해주는 오차보상회로를 구비하며, 직접회로로 제작되어 전류공급원으로 사용되는 전류반복기 회로에 관한 것으로서, 얼리 전압의 불일치 또는 변동 및 전원전압의 변동으로 인한 전류반복기 내의 전류오차를 보상해줌으로써 전류원 오차를 방지하기 위한 부가적인 회로 또는 부품이 필요없게 하고, 전류원회로의 신뢰성을 높일 수 있는 전류반복기 회로를 제공할 수 있다.The present invention relates to a current repeater circuit having an error compensating circuit for compensating for an early voltage or a change in power supply voltage, which is manufactured as an integrated circuit and used as a current supply source. By compensating for the current error in the current repeater due to the variation of, it is possible to provide a current repeater circuit that eliminates the need for additional circuits or components to prevent the current source error and increases the reliability of the current source circuit.

Description

얼리전압 변동에 대한 오차 보상회로를 구비한 전류반복기 회로Current Repeater Circuit with Error Compensation Circuit for Early Voltage Variation

제1도는 종래의 전류반복기의 상세 회로도이고,1 is a detailed circuit diagram of a conventional current repeater,

제2도는 이 발명의 실시예에 따른 전류반복기 회로의 구성 블록도이고,2 is a block diagram of a current repeater circuit according to an embodiment of the present invention,

제3도는 상기 제2도의 상세 회로도이고,3 is a detailed circuit diagram of FIG.

제4도는 이 발명의 실시예에 따른 전류반복기 회로의 상세 회로도이다.4 is a detailed circuit diagram of a current repeater circuit according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 전류반복기 2 : 전류공급회로1: current repeater 2: current supply circuit

3 : 오차전류 검출회로 4 : 오차전류 감산회로3: error current detection circuit 4: error current subtraction circuit

41 : 오차전류 가산회로 5 : 출력회로41: error current addition circuit 5: output circuit

이 발명은 집적회로로 제작되는 전류반복기(current repeater) 회로에 관한 것으로서, 더욱 상세하게 말하자면 얼리전압(early voltage) 또는 전원전압의 변동을 보상해주는 오차 보상회로를 구비한 전류반복기 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current repeater circuit made of an integrated circuit, and more particularly, to a current repeater circuit having an error compensating circuit for compensating for variations in early voltage or power supply voltage.

통상, 전류반복기 회로는 집적회로로 제작되어 타회로의 전류공급원으로서 사용되고 있으며, 기본적인 구조로서 미러(mirror) 동작을 보이는 두 트랜지스터가 결합된 구조가 이용되고 있다.In general, a current repeater circuit is manufactured as an integrated circuit and used as a current supply source of another circuit. As a basic structure, a structure in which two transistors showing a mirror operation are combined is used.

이하, 첨부된 도면을 참조하여 종래의 전류반복기를 설명한다.Hereinafter, a conventional current repeater will be described with reference to the accompanying drawings.

제1도는 종래의 전류반복기의 상세 회로도이다.1 is a detailed circuit diagram of a conventional current repeater.

제1도에 도시된 바와 같이, 종래의 전류반복기는 각각의 베이스가 서로 연결된 두 트랜지스터(Q1,Q2,)와; 상기 트랜지스터(Q2)의 컬렉터에 컬렉터가 연결된 트랜지스터(Q3) 및 상기 트랜지스터(Q3)의 베이스에 베이스가 연결된 트랜지스터(Q4)로 수성된다.As shown in FIG. 1, a conventional current repeater includes two transistors Q1, Q2 and each base connected to each other; And a transistor Q3 having a collector connected to the collector of the transistor Q2 and a transistor Q4 having a base connected to the base of the transistor Q3.

상기 트랜지스터(Q1,Q2,)의 에미터에는 전원전압(VCC)이 인가되고, 상기 트랜지스터(Q2)와 트랜지스터(Q3)의 컬렉터 사이에는 저항(R1)이 연결되며,트랜지스터(Q3,Q4)의 에미터와 트랜지스트(Q1)의 컬렉터는 접지와 연결되며, 트랜지스터(Q2)의 컬렉터와 접지 사이에는 과전압 방지용 콘덴서(C1)가 연결된다.A power supply voltage VCC is applied to the emitters of the transistors Q1 and Q2, and a resistor R1 is connected between the transistor Q2 and the collector of the transistor Q3, and the transistors Q3 and Q4 are connected to each other. The collector of the emitter and transistor Q1 is connected to ground, and the overvoltage protection capacitor C1 is connected between the collector of transistor Q2 and ground.

또한, 상기 트랜지스터(Q1)의 베이스와 컬렉터는 서로 연결되며, 상기 트랜지스터(Q3)의 베이스와 컬렉터의 서로 연결되며, 트랜지스터(Q4)의 컬렉터 전류는 출력전류(Iout)이다.In addition, the base and the collector of the transistor Q1 are connected to each other, the base and the collector of the transistor Q3 are connected to each other, and the collector current of the transistor Q4 is the output current Iout.

트랜지스터(Q1,Q2)는 pnp형 트랜지스터로서 서로 동일한 것이고, 트랜지스터(Q3,Q4,)는 npn형 트랜지스터로서 서로 동일한 것이다.The transistors Q1 and Q2 are the same as the pnp transistors, and the transistors Q3 and Q4 are the same as the npn transistors.

두 트랜지스터(Q1,Q2)는 미러로 동작하는데, 이상적인 경우에 각 트랜지스터의 에미터-베이스 간의 전압이 같고 에미터 면적이 같으면, 각 트랜지스터의 컬렉터 전류가 같다.The two transistors Q1 and Q2 operate as mirrors. In an ideal case, if the emitter-base voltage of each transistor is the same and the emitter area is the same, the collector current of each transistor is the same.

두 트랜지스터(Q3,Q4) 또한 미러로 동작하므로, 트랜지스터(Q1)의 컬렉터 전류는 트랜지스터(Q2)의 컬렉터 전류와 크기가 같고, 트랜지스터(Q3)의 컬렉터 전류는 트랜지스터(Q4)의 컬렉터 전류와 크기가 같다.Since both transistors Q3 and Q4 also act as mirrors, the collector current of transistor Q1 is equal to the collector current of transistor Q2, and the collector current of transistor Q3 is equal to the collector current of transistor Q4. Is the same.

따라서, 트랜지스터(Q1)의 컬렉터 전류는 출력전류(Iout)로서 외부 회로에 제공된다.Thus, the collector current of transistor Q1 is provided to the external circuit as output current Iout.

통상, 미러 관계로 동작하는 두 트랜지스터에서는 컬렉터-에미터간 전압의 증가에 따라 컬렉터 전류가 조금 증가하는 경향이 있으며, 증가 기울기는 얼리전압에 반비례한다. 얼리전압이 무한대일 경우, 두 트랜지스터는 이상적인 미러로 동작할 수 있다.In general, in two transistors operating in a mirror relationship, the collector current tends to increase slightly with the increase of the collector-emitter voltage, and the increase slope is inversely proportional to the early voltage. If the early voltage is infinite, the two transistors can act as ideal mirrors.

그러나, 집적회로의 설계에 있어 고집적화를 추구하는 경향에 따라 작은 설계공정이 선택되고 있고, 얼리 전압이 점점 낮아지고 있어 미러 회로의 설계에 오차가 유발되고 있다.However, in the design of integrated circuits, a small design process is selected according to the tendency to pursue high integration, and the early voltage is gradually lowered, causing errors in the design of the mirror circuit.

얼리 전압이 낮아지면 제1도의 트랜지스터(Q1)와 트랜지스터(Q2)의 에미터-컬렉터 간의 전압이 달라져서 컬렉터 전류가 서로 다르게 된다.When the early voltage is lowered, the voltage between the transistor Q1 of FIG. 1 and the emitter-collector of transistor Q2 is different, resulting in different collector currents.

또한, 반도체 제조공정의 차이에 의해 동일한 트랜지스터로 제작되어야 한는 두 트랜지스터의 얼리 전압이 일치하지 않을 경우가 있다.In addition, the early voltages of the two transistors, which must be manufactured by the same transistor, may be different due to the difference in the semiconductor manufacturing process.

얼리 전압이 일치하지 않을 경우에도 제1도의 트랜지스터(Q2)의 컬렉터 전류가 트랜지스터(Q1)의 컬렉터 전류와 달라져서 의도하는 전류량이 얻어질 수 없다.Even when the early voltages do not coincide, the collector current of transistor Q2 in FIG. 1 is different from the collector current of transistor Q1, so that the intended amount of current cannot be obtained.

이와 같이, 얼리 전압의 불일치 또는 변동에 의해 전류원 회로에서 의도하는 전류량이 얻어지지못하면 전류원 회로에 연결된 시스템의 동작조건이 변화되어 그 성능이 저하하게 된다.In this way, if the intended amount of current in the current source circuit is not obtained due to the mismatch or variation of the early voltage, the operating conditions of the system connected to the current source circuit are changed, thereby degrading its performance.

그러므로, 이 발명의 목적은 상기한 종래의 기술적 문제점을 해결하기 위한것으로서, 전류원 회로의 트랜지스터의 얼리 전압 변동 또는 불일치로 인한 전류 오차를 보상해주는 오차 보상회로를 구비한 전류반복기 회로를 제공하는데있다.Therefore, an object of the present invention is to provide a current repeater circuit having an error compensating circuit for compensating a current error caused by an early voltage variation or mismatch of a transistor of a current source circuit.

상기한 목적을 달성하기 위한 이 발명은, 공급전압으로부터 컬렉터에 소정 전류를 생성하기 위한 제1트랜지스터와, 전류 미러 동작에 의해 상기 제1트랜지스터의 컬렉터 전류와 동일한 양의 전류를 컬렉터에서 생성하기 위한 제2트랜지스터를 포함하는 전류반복기와;The present invention for achieving the above object, the first transistor for generating a predetermined current in the collector from the supply voltage, and the current mirror for generating a current equal to the collector current of the first transistor by the current mirror operation A current repeater including a second transistor;

상기 전류반복기 내의 제2트랜지스터의 컬렉터 전류를 공급받아 이를 회로 각부에 제공하기 위한 전류공급회로와;A current supply circuit for receiving a collector current of the second transistor in the current repeater and providing it to each circuit portion;

상기 전류공급회로로부터 제2트랜지스터의 컬렉터 전류를 공곱받고, 상기 제1트랜지스터와 제2트랜지스터의 컬렉터 전류간의 전류차에 상응하는 양이 상기 제2트랜지스터의 컬렉터 전류에 더해진 보상기준전류를 생성하여, 상기 보상기준전류와 상기 제2트랜지스터의 컬렉터 전류간의 전류오차를 검출하기위한 오차전류 검출회로와;Receiving the collector current of the second transistor from the current supply circuit and generating a compensation reference current in which an amount corresponding to the current difference between the collector current of the first transistor and the second transistor is added to the collector current of the second transistor, An error current detection circuit for detecting a current error between the compensation reference current and the collector current of the second transistor;

상기 오차전류 검출회로에서 검출된 전류오차를 상기 제2트랜지스터의 컬렉터 전류에서 감산하기 위한 오차전류 감산회로와;An error current subtracting circuit for subtracting the current error detected by the error current detecting circuit from the collector current of the second transistor;

상기 오차전류 감산회로의 감산동작으로부터 오차전류가 보상된 전류를 생성하고 이를 출력전류로서 외부에 제공하기 위한 출력회로로 이루어진다.An output circuit for generating a current in which the error current is compensated from the subtraction operation of the error current subtraction circuit and providing it as an output current to the outside.

이하, 첨부된 도면을 참조하여 이 발명의 바람직한 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention.

제2도는 이 발명의 실시예에 따른 전류반복기 회로의 구성 블록도이고, 제3도는 상기 제2도의 상세 회로도이다.FIG. 2 is a block diagram of a current repeater circuit according to an embodiment of the present invention, and FIG. 3 is a detailed circuit diagram of FIG.

먼저, 제2도를 참조하여 이 발명의 실시예에 따른 전류반복기 회로의 동작원리를 설명한다.First, the operation principle of the current repeater circuit according to the embodiment of the present invention will be described with reference to FIG.

제2도에 도시된 바와 같이, 이 발명의 실시예에 따른 전류반복기 회로는 종래의 전류반복기(1)에 오차보상회로가 연결된 구조를 가지고 있다.As shown in FIG. 2, the current repeater circuit according to the embodiment of the present invention has a structure in which an error compensation circuit is connected to the conventional current repeater 1.

상기 오차보상회로는 종래의 전류반복기(1)에 포함되어 있는 두 트랜지스터의 컬렉터 전류차에 상응하는 양을 범출하며, 검출된 오차전류를 종래의 전류반복기(1)의 출력전류에 보상한다.The error compensating circuit extracts an amount corresponding to the collector current difference between the two transistors included in the conventional current repeater 1 and compensates the detected error current to the output current of the conventional current repeater 1.

이때, 전류의 보상은 간접적인 방식이 이용된다. 간접적인 방식이란 전류반복기의 두 트랜지스터의 전류차를 직접 검출하는 것이 아니라, 두 트랜지스터의 전류에 비례하는 양을 흐르게하여 그 차이를 검출하는 것이다.In this case, an indirect method is used to compensate for the current. The indirect method does not directly detect the current difference between two transistors of the current repeater, but detects the difference by flowing an amount proportional to the current of the two transistors.

상기 오차보상회로는 보상된 전류를 최종적인 출력전류로서 외부에 제공한다.The error compensation circuit provides the compensated current to the outside as the final output current.

다음으로, 제3도를 참조하여 이 발명의 실시예에 따른 전류반복기 회로의 구성을 설명한다.Next, the configuration of the current repeater circuit according to the embodiment of the present invention will be described with reference to FIG.

제3도에 도시된 바와 같이, 이 발명의 실시예에 따른 전류반복기 회로는, 종래의 전류반복기(1)와; 상기 전류반복기(1)의 출력전류를 공급받도록 연결되는 전류공급회로(2)와; 상기 전류공급회로(2)에 차례로 연결되는 오차전류 검출회로(3), 오차전류 감산회로(4) 및 출력회로(5)로 구성된다.As shown in FIG. 3, the current repeater circuit according to the embodiment of the present invention includes a conventional current repeater 1; A current supply circuit (2) connected to receive the output current of the current repeater (1); It consists of an error current detection circuit 3, an error current subtraction circuit 4 and an output circuit 5 which are in turn connected to the current supply circuit 2.

전류반복기(1)는 제1도에서 설명된 종래의 전류반복기와 동일한 구성을 가지므로 설명의 중복을 피하기로 한다. 다만, 제1도의 트랜지스터(Q1, Q2, Q3, Q4)의 도면부호는 순서대로 트랜지스터(Q5, Q6, Q7, Q8)로 도시되고 있으며, 저항(R2)은 저항(R3)으로 도시되고 있고, 콘덴서(C1)는 콘덴서(C2)로 도시되고 있다.Since the current repeater 1 has the same configuration as the conventional current repeater described in FIG. 1, the description will be avoided. However, reference numerals of the transistors Q1, Q2, Q3, and Q4 in FIG. 1 are sequentially shown as transistors Q5, Q6, Q7, and Q8, and the resistor R2 is shown as a resistor R3. Condenser C1 is shown as condenser C2.

상기 존류공급회로(2)는 하나의 pnp형 트랜지스터(Q9)로 구성되며, 트랜지스터(Q9)의 에미터에는 전원전압(VCC)이 인가되고, 컬렉터와 베이스는 서로 연결되는 한편 트랜지스터(Q8)의 컬렉터와 연결된다.The surviving supply circuit 2 is composed of one pnp type transistor Q9, and a power supply voltage VCC is applied to the emitter of the transistor Q9, the collector and the base are connected to each other, and the transistor Q8 It is connected to the collector.

상기 오차전류 검출회로(3)는 각각의 베이스가 트랜지스터(Q9)의 베이스와 공통 연결되는 트랜지스터(Q10) 및 트랜지스터(Q11)와; 각각의 컬렉터가 상기 트랜지스터(Q10, Q11)의 컬렉터에 연결되는 트랜지스터(Q13) 및 트랜지스터(Q14)와; 상기 트랜지스터(Q11)의 에미터와 컬렉터에 에미터와 컬렉터가 연결된 트랜지스터(Q15)로 구성된다.The error current detecting circuit (3) comprises: a transistor (Q10) and a transistor (Q11), each base of which is commonly connected with the base of the transistor (Q9); Transistors Q13 and Q14, each collector connected to collectors of the transistors Q10 and Q11; The transistor Q15 includes an emitter and a collector connected to the emitter and the collector of the transistor Q11.

트랜지스터(Q10, Q11, Q15)는 pnp형이고, 트랜지스터(Q13, Q14)는 npn형이다.The transistors Q10, Q11, and Q15 are of pnp type, and the transistors Q13 and Q14 are of npn type.

트랜지스터(Q10)의 컬렉터와 트랜지스터(Q13)의 컬렉터 사이에는 저항(R3)이 연결되며, 트랜지스터(Q15)의 컬렉터와 베이스는 연결되고, 틀랜지스터(Q13)의 컬렉터와 베이스는 연결된다.A resistor R3 is connected between the collector of transistor Q10 and the collector of transistor Q13, the collector and base of transistor Q15 are connected, and the collector and base of transistor Q13 are connected.

트랜지스터(Q10, Q11, Q15)의 에미터에는 전원전압(VCC)이 인가되고, 트랜지스터(Q13, Q14)의 에미터에는 접지가 연결된다.A power supply voltage VCC is applied to the emitters of the transistors Q10, Q11 and Q15, and the ground is connected to the emitters of the transistors Q13 and Q14.

상기 오차전류 감산회로(4)는 베이스가 상기 트랜지스터(Q15)의 베이스에 연결되고, 에미터에 전원전압(VCC)이 인가된 트랜지스터(Q16)와; 컬렉터가 상기 트랜지스터(Q16)의 컬렉터에 연결되고, 에미터에 접지가 연결된 트랜지스터(Q17)와; 베이스가 상기 트랜지스터의 베이스에 연결되고, 에미터에 접지가 연결된 트랜지스터(Q19)와; 컬렉터에 전원전압(VCC)이 인가되고, 베이스는 상기 트랜지스터(Q16)의 컬렉터에 연결되며, 에미터가 상기 트랜지스터(Q17)의 베이스에 연결된 트랜지스터(Q18)로 구성된다.The error current subtraction circuit 4 includes: a transistor Q16 having a base connected to the base of the transistor Q15 and having a power supply voltage VCC applied to the emitter; A transistor (Q17) having a collector connected to the collector of the transistor (Q16) and having a ground connected to the emitter; A transistor (Q19) having a base connected to the base of the transistor and having a ground connected to the emitter; A power supply voltage VCC is applied to the collector, the base is connected to the collector of the transistor Q16, and the emitter is composed of a transistor Q18 connected to the base of the transistor Q17.

위 구성에서, 트랜지스터(Q16)는 pnp형이고, 트랜지스터(Q17-Q19)는 npn형이다.In the above configuration, transistor Q16 is of pnp type and transistors Q17-Q19 are of npn type.

상기 출력회로(5)는, 베이스가 상기 트랜지스터(Q9)의 베이스에 연결되고, 에미터에 전원전압(VCC)이 인가되는 트랜지스터(Q12)와; 컬렉터에 상기 트랜지스터(Q12)의 컬렉터 및 트랜지스터(Q19)의 컬렉터가 공통 연결되고, 컬렉터와 베이스가 서로 연결되며, 에미터에 접지가 연결되는 트랜지스터(Q20)와; 베이스가 상기 트랜지스터(Q20)의 베이스에 연결되고, 에미터에 접지가 연결되고, 컬렉터에 출력전류단자(Iout)가 연결되는 트랜지스터(Q21)로 구성된다.The output circuit (5) comprises: a transistor (Q12) whose base is connected to the base of the transistor (Q9) and whose power supply voltage (VCC) is applied to the emitter; A transistor (Q20) having a collector of the transistor (Q12) and a collector of the transistor (Q19) commonly connected to the collector, a collector and a base connected to each other, and a ground connected to the emitter; The base is connected to the base of the transistor (Q20), the ground is connected to the emitter, the output current terminal (Iout) is connected to the collector is composed of a transistor (Q21).

상기 트랜지스터(Q12)는 pnp형이고, 트랜지스터(Q20,Q21)는 npn형이다.The transistor Q12 is of pnp type and the transistors Q20 and Q21 are of npn type.

다음으로, 상기와 같이 구성되는 이 발명의 실시예에 따른 전류반복기 회로의 동작을 설명한다.Next, the operation of the current repeater circuit according to the embodiment of the present invention configured as described above will be described.

전원전압(VCC)이 회로에 인가되어 동작이 시작되면, 제1도에서 설명하였듯이, 두 트랜지스터(Q5,Q6)의 미러동작과 두 트랜지스터(Q7,Q8)의 미러동작에 의해 트랜지스터(Q8)의 컬렉터에서는 트랜지스터(Q5)의 컬렉터 전류와 동일한 크기의 전류가 생성된다.When the power supply voltage VCC is applied to the circuit to start the operation, as described in FIG. 1, the transistor Q8 is operated by the mirror operation of the two transistors Q5 and Q6 and the mirror operation of the two transistors Q7 and Q8. The collector produces a current having the same magnitude as the collector current of transistor Q5.

이때, 트랜지스터(Q5)와 트랜지스터(Q6)의 얼리 전압 불일치 또는 얼리 전압 변동 또는 전원전압(VCC)의 변동에 의해 트랜지스터(Q5)의 컬렉터 전류와 트랜지스터(Q8)의 컬렉터 전류 사이에는 오차가 발생한다.At this time, an error occurs between the collector current of transistor Q5 and the collector current of transistor Q8 due to an early voltage mismatch between transistor Q5 and transistor Q6 or an early voltage variation or fluctuation of power supply voltage VCC. .

통상, npn형 트랜지스터는 얼리 전압에 의한 영향이 적으므로, 전류 오차의 발생이 적다. 따라서, 트랜지스터(Q7)의 컬렉터 전류와 트랜지스터(Q8)의 컬렉터 전류간의 오차는 무시될 수 있다.Usually, the npn type transistor is less influenced by the early voltage, and therefore the occurrence of current error is less. Thus, the error between the collector current of transistor Q7 and the collector current of transistor Q8 can be ignored.

실제적인 회로의 응용에 있어서, 두 npn형 트랜지스터를 조합한 미러회로는 전류소스(current source)로 사용되고, 두 pnp형 트랜지스터를 조합한 미러회로는 전류싱크(current sink)로 사용된다.In practical circuit applications, a mirror circuit combining two npn type transistors is used as a current source, and a mirror circuit combining two pnp type transistors is used as a current sink.

한편, 트랜지스터(Q8)의 컬렉터 전류는 트랜지스터(Q7)의 컬렉터 전류와 동일한 크기의 전류를 싱크(sink)하므로, 트랜지스터(Q9)의 컬렉터에서는 트랜지스터(Q7)의 컬렉터 전류와 동일한 크기의 전류가 생성된다.On the other hand, the collector current of transistor Q8 sinks a current equal to the collector current of transistor Q7, so that a current of the same magnitude as the collector current of transistor Q7 is generated in the collector of transistor Q9. do.

즉, 트랜지스터(Q9)의 컬렉터 전류는 트랜지스터(Q6)의 컬렉터 전류와 그 크기가 동일하다.That is, the collector current of transistor Q9 is equal in magnitude to the collector current of transistor Q6.

다중 미러(multiple mirror)로 동작하도록 베이스가 공통 연결되어 있는 트랜지스터(Q11,Q12)의 각 컬렉터에서는 상기 트랜지스터(Q9)의 컬렉터 전류와 동일한 크기의 전류가 나타난다. 왜냐하면, 트랜지스터(Q9)와 각 트랜지스터(Q11,Q12)는 미러동작을 수행하기 때문이다.In each collector of transistors Q11 and Q12 whose bases are commonly connected to operate as multiple mirrors, a current having the same magnitude as the collector current of transistor Q9 appears. This is because the transistor Q9 and the transistors Q11 and Q12 perform a mirror operation.

한편, 트랜지스터(Q9)와 트랜지스터(Q10) 간의 관계는 트랜지스터(Q5)와 트랜지스터(Q6) 간의 관계와 유사하다. 트랜지스터(Q5)의 컬렉터 전류는 트랜지스터(Q9)의 컬렉터 전류에 대응하고, 트랜지스터(Q6)의 컬렉터 전류는 트랜지스터(Q10)의 컬렉터 전류에 대응한다.On the other hand, the relationship between the transistor Q9 and the transistor Q10 is similar to the relationship between the transistor Q5 and the transistor Q6. The collector current of transistor Q5 corresponds to the collector current of transistor Q9, and the collector current of transistor Q6 corresponds to the collector current of transistor Q10.

이러한 대응관계는 유사한 구조에서 기인하는 것으로서, 트랜지스터(Q6)의 컬렉터에 저항(R2)이 연결된 것가 마찬가지로 트랜지스터(Q10)의 컬렉터에 저항(R3)이 연결되어 있다.This correspondence is due to a similar structure, in which the resistor R3 is connected to the collector of transistor Q10 in the same way that the resistor R2 is connected to the collector of transistor Q6.

예를 들어, 트랜지스터(Q5)의 컬렉터 전류가 10이고 트랜지스터(Q6)의 컬렉터 전류가 11이라고 가정하면, 트랜지스터(Q9)의 컬렉터 전류는 11이 되고 트랜지스터(Q10)의 컬렉터 전류는 약 12정도의 값을 가지게 된다.For example, assuming that the collector current of transistor Q5 is 10 and the collector current of transistor Q6 is 11, the collector current of transistor Q9 is 11 and the collector current of transistor Q10 is about 12 degrees. It will have a value.

위와 같이, 트랜지스터(Q10)의 컬렉터에서 생성된 전류는 트랜지스터(Q13)에 의해 싱크되며, 트랜지스터(Q13)와의 미러관계에 의해 트랜지스터(Q14)의 컬렉터에서는 트랜지스터(Q13)의 컬렉터 전류와 동일한 크기의 전류가 싱크된다.As described above, the current generated in the collector of the transistor Q10 is sinked by the transistor Q13, and by the mirror relationship with the transistor Q13, the collector of the transistor Q14 has the same magnitude as the collector current of the transistor Q13. Current is sinked

트랜지스터(Q11)의 컬렉터에서는 트랜지스터(Q9)와의 미러관계에 의해 트랜지스터(Q9)의 컬렉터 전류와 동일한 크기의 전류가 생성된다.In the collector of the transistor Q11, a current having the same magnitude as the collector current of the transistor Q9 is generated by the mirror relationship with the transistor Q9.

트랜지스터(Q14)에 의해 싱크되는 전류가 트랜지스터(Q11)에서 생성된 전류보다 더 크므로, 트랜지스터(Q15)의 컬렉터에서는 트랜지스터(Q14)에 의해 싱크되는 전류와 트랜지스터(Q11)에 의해 생성되는 전류 사이의 차이에 해당하는 전류가 생성된다.Since the current sinked by transistor Q14 is greater than the current generated by transistor Q11, the collector of transistor Q15 between the current sinked by transistor Q14 and the current generated by transistor Q11. The current corresponding to the difference is generated.

즉, 위에서 예를 든 경우를 언급하면, 트랜지스터(Q14)의 싱크되는 전류는 트랜지스터(Q10)의 컬렉터 전류와 같이 약 12이고, 트랜지스터(Q11)의 컬렉터 전류는 트랜지스터(Q9)의 컬렉터 전류와 동일한 11이다. 이로 인해,트랜지스터(Q15)의 컬렉터 전류는 약 1이 된다.That is, referring to the above example, the sinked current of transistor Q14 is about 12, such as the collector current of transistor Q10, and the collector current of transistor Q11 is equal to the collector current of transistor Q9. 11 For this reason, the collector current of transistor Q15 becomes about one.

위와 같이, 트랜지스터(Q15)의 컬렉터에서는 두 트랜지스터(Q5,Q6) 간의 오차전류에 근사하는 값이 얻어질 수 있다.As described above, a value approximating an error current between the two transistors Q5 and Q6 may be obtained in the collector of the transistor Q15.

트랜지스터(Q15)에 의해 얻어진 오차전류는 미러관계에 의해 트랜지스터(Q16)의 컬렉터에서 동일한 크기의 전류로 나타나며, 상기 생성된 오차전류는 트랜지스터(Q17)에 의해 싱크된다. 세 트랜지스터(Q17∼Q19)는 전류싱크로 동작하는 미러회로이며, 통상적인 미러회로를 사용할 수도 있다.The error current obtained by the transistor Q15 is represented by a mirror current as a current of the same magnitude in the collector of the transistor Q16, and the generated error current is sinked by the transistor Q17. The three transistors Q17 to Q19 are mirror circuits that operate as current sinks, and ordinary mirror circuits may be used.

트랜지스터(Q17)와 트랜지스터(Q19)의 미러관계에 의해 트랜지스터(Q19)의 컬렉터에서 오차전류가 싱크된다.The error current is sinked in the collector of transistor Q19 by the mirror relationship between transistor Q17 and transistor Q19.

트랜지스터(Q12)의 컬렉터 전류는 트랜지스터(Q9)의 컬렉터 전류와 동일하고, 트랜지스터(Q19)의 컬렉터는 트랜지스터(Q12)의 컬렉터에 연결되어 오차전류를 싱크하므로, 트랜지스터(Q20)의 컬렉터에서는 트랜지스터(Q12)의 컬렉터 전류에서 오차전류가 감산된 양에 해당하는 전류가 싱크된다.The collector current of transistor Q12 is equal to the collector current of transistor Q9, and the collector of transistor Q19 is connected to the collector of transistor Q12 to sink error current, so that the collector of transistor Q20 The current corresponding to the amount of error current subtracted from the collector current of Q12) is sinked.

즉, 트랜지스터(Q19)의 컬렉터 전류는 1이고, 트랜지스터(Q12)의 컬렉터 전류는 트랜지스터(Q9)의 컬렉터 전류와 마찬가지로 11이므로, 트랜지스터(Q20)의 컬렉터에서는 크기가 10인 전류가 싱크된다.That is, since the collector current of the transistor Q19 is 1 and the collector current of the transistor Q12 is 11 similar to the collector current of the transistor Q9, the current having a magnitude of 10 is sinked in the collector of the transistor Q20.

트랜지스터(Q20)에서 싱크된 전류는 미러관계에 의해 트랜지스터(Q21)의 컬렉터에 동일한 크기의 전류로 나타나며, 이 전류는 출력전류(Iout)로서 외부에 제공된다.The current sinked in the transistor Q20 appears as a current having the same magnitude in the collector of the transistor Q21 by the mirror relationship, and this current is provided to the outside as the output current Iout.

결과적으로, 이 발명의 실시예에 따른 전류반복기 회로애 의해 두 트랜지스터(Q5,Q6)의 전류오차가 보상될 수 있다.As a result, the current error of the two transistors Q5 and Q6 can be compensated for by the current repeater circuit according to the embodiment of the present invention.

다음으로, 제4도를 참조하여 이 발명의 다른 실시예에 따른 전류반복기 회로를 설명한다.Next, a current repeater circuit according to another embodiment of the present invention will be described with reference to FIG.

제4도는 이 발명의 다른 실시예에 따른 전류반복기 회로의 상세 회로도이다.4 is a detailed circuit diagram of a current repeater circuit according to another embodiment of the present invention.

제4도에 도시된 바와 같이, 이 발명의 다른 실시예에 따른 전류반복기 회로는 제3도의 오차전류 감산회로(4) 대신에 오차전류 가산회로(41)를 포함한다.As shown in FIG. 4, the current repeater circuit according to another embodiment of the present invention includes an error current adding circuit 41 instead of the error current subtracting circuit 4 of FIG.

오차전류 가산회로(41)를 제외하고는 그 구성이 제3도의 이 발명의 실시예에 따른 전류반복기 회로와 동일하다.Except for the error current addition circuit 41, the configuration is the same as that of the current repeater circuit according to the embodiment of the present invention in FIG.

제4도에 도시된 오차전류 가산회로(41)는 베이스가 오차전류 검출회로(3)내의 트랜지스터(Q15)의 베이스에 연결되고, 에미터에 전원전압(VCC)이 인가되며, 컬렉터가 출력회로(5)내의 트랜지스터(Q12)의 컬렉터에 연결되는 트랜지스터(Q22)로 구성된다.In the error current addition circuit 41 shown in FIG. 4, the base is connected to the base of the transistor Q15 in the error current detection circuit 3, the power supply voltage VCC is applied to the emitter, and the collector is an output circuit. It consists of a transistor Q22 connected to the collector of transistor Q12 in (5).

위에서 설명된 바와 같이, 트랜지스터(Q22)의 컬렉터 전류는 오차전류이며, 이 전류는 트랜지스터(Q20)의 컬렉터를 통해 흐르게 된다. 따라서, 트랜지스터(Q20)의 컬렉터 전류는 트랜지스터(Q12)의 컬렉터 전류와 트랜지스터(Q22)의 컬렉터 전류가 합해진 전류가 된다.As described above, the collector current of transistor Q22 is an error current that flows through the collector of transistor Q20. Therefore, the collector current of the transistor Q20 becomes a current obtained by adding the collector current of the transistor Q12 and the collector current of the transistor Q22.

상기 오차전류 가산회로(41)는 전류반복기(1)의 트랜지스터(Q5)의 컬렉터 전류가 트랜지스터(Q6)의 컬렉터 전류보다 더 클경우에 적용된다.The error current addition circuit 41 is applied when the collector current of the transistor Q5 of the current repeater 1 is larger than the collector current of the transistor Q6.

이상에서와 같이 이 발명의 실시예에서, 얼리 전압의 불일치 또는 변동 또는 전원전압의 변동으로 인한 전류반복기 내의 두 트랜지스터 간의 전류오차를 보상해주는 전류반복기 회로를 제공할 수 있다.As described above, in the embodiment of the present invention, it is possible to provide a current repeater circuit for compensating a current error between two transistors in the current repeater due to mismatches or fluctuations in the early voltage or fluctuation in the power supply voltage.

이 발명의 실시예에 따른 전류반복기 회로가 타 시스템에 적용되면, 전류원 오차를 방지하기 위한 부가적인 회로 또는 부품이 필요없게 된다. 따라서, 이 발명의 전류반복기 희로가 적용되는 시스템의 소형 경량화 및 원가절감에 기여한다.If the current repeater circuit according to the embodiment of the present invention is applied to another system, there is no need for additional circuits or components to prevent the current source error. Accordingly, the current repeater furnace of the present invention contributes to miniaturization and cost reduction of the system to which the current repeater furnace is applied.

또한, 전류원의 오차전류를 감소시킴으로써 시스템의 신뢰성을 향상시킬 수 있다.In addition, the reliability of the system can be improved by reducing the error current of the current source.

Claims (9)

에미터에 인가되는 전원전압으로부터 컬렉터에 소정 전류를 생성하기 위한 제1트랜지스터와, 전류 미러로 동작하도록 베이스가 상기 제1트랜지스터의 베이스에 연결되어 상기 제1트랜지스터의 컬렉터 전류와 동일한 양의 전류를 컬렉터에서 생성하기 위한 제2트랜지스터를 포함하는 전류반복기와; 상기 전류반복기 내의 제2트랜지스터의 컬렉터 전류를 공급받아 이를 회로 각부에 제공하기 위한 전류공급회로와; 상기 전류공급회로로부터 제2트랜지스터의 컬렉터 전류를 공급받고, 상기 제1트랜지스터와 제2트랜지스터의 컬렉터 전류간의 전류차에 상응하는 양이 상기 제2트랜지스터의 컬렉터 전류에 더해진 보상기준전류를 생성하여, 상기 보상기준전류와 상기 제2트랜시스터의 컬렉터 전류간의 오차전류를 검출하기 위한 오차전류 검출회로와; 상기 오차전류 검출회로에서 검출된 오차전류를 상기 제2트랜지스터의 컬렉터 전류에서 감산하기 위한 오차전류 감산회로와; 상기 오차전류 감산회로의 감산에 의해 오차전류가 보상된 전류를 생성하고 이를 출력전류로서 외부에 제공하기 위한 출력회로로 이루어지는 것을 특징으로 하는 전류반복기 회로.A first transistor for generating a predetermined current in the collector from a power supply voltage applied to the emitter, and a base connected to the base of the first transistor so as to operate as a current mirror, so that a current equal to the collector current of the first transistor A current repeater comprising a second transistor for generating at the collector; A current supply circuit for receiving a collector current of the second transistor in the current repeater and providing it to each circuit portion; Receiving a collector current of the second transistor from the current supply circuit, and generating a compensation reference current in which an amount corresponding to the current difference between the first transistor and the collector current of the second transistor is added to the collector current of the second transistor, An error current detection circuit for detecting an error current between the compensation reference current and the collector current of the second transistor; An error current subtraction circuit for subtracting the error current detected by the error current detection circuit from the collector current of the second transistor; And an output circuit for generating a current in which the error current is compensated by the subtraction of the error current subtraction circuit, and providing the current to the outside as an output current. 제1항에 있어서, 상기한 전류반복기는컬렉터가 상기 제1트랜지스터의 컬렉터에 연결되고, 베이스와 컬렉터가 서로 연결되어 전류싱크로 동작하는 트랜지스터(Q7)와; 베이스가 상기 트랜지스터(Q7)의 베이스에 연결되어 미러동작에 의해 상기 트랜지스터(Q7)의 컬렉터 전류와 동일한 크기의 전류를 싱크하기 위한 트랜지스터(Q8)를 부가하여 포함하는 것을 특징으로 하는 전류반복기 회로.2. The current repeater of claim 1, further comprising: a transistor (Q7) having a collector connected to a collector of the first transistor, and a base and a collector connected to each other to operate as a current sink; And a base (Q8) connected to the base of the transistor (Q7) to sink a current having the same magnitude as the collector current of the transistor (Q7) by a mirror operation. 제1항 또는 제2하에 있어서, 상기한 전류공급회로는 에미터에 전원전압이 인가되고, 베이스와 컬렉터가 서로 연결되며, 컬렉터가 상기 트랜지스터(Q8)의 컬렉터에 연결되어 컬렉터에서 트랜지스터(Q8)에 의해 싱크되는 전류와 동일한 크기의 전류를 생성하기 위한 트랜지스터(Q9)로 구성되는 것을 특징으로 하는 전류반복기 회로.The current supply circuit of claim 1, wherein a power supply voltage is applied to an emitter, a base and a collector are connected to each other, and a collector is connected to a collector of the transistor Q8 so that the collector is connected to the transistor Q8. And a transistor (Q9) for generating a current having the same magnitude as the current sinked by the current repeater circuit. 제3항에 있어서, 상기한 오차전류 검출회로는 에미터에 전원전압이 인가되고, 베이스에 상기 트랜지스터(Q9)의 베이스가 연결되어 컬렉터에서 상기 보상기준전류를 생성하기 위한 트랜지스터(Q10)와; 컬렉터가 상기 트랜지스터(Q10)의 컬렉터에 연결되고, 베이스와 컬렉터가 서로 연결되어 상기 보상기준전류와 동일한 크기의 전류를 싱크하기 위한 트랜지스터(Q13)와; 에미터에 전원전압이 인가되고,베이스에 상기 트랜지스터(Q9)의 베이스가 연결되어 컬렉터에서 트랜지스터(Q9)의 컬렉터 전류와 동일한 크기의 전류를 생성하기 위한 트랜지스터(Q11)와; 컬렉터에 상기 트랜지스터(Q11)의 컬렉터가 연결되고, 베이스에 상기 트랜지스터(Q13)의 베이스가 연결되어 트랜지스터(Q13)와의 미러동작에 의해 상기 보상기준전류와 동일한 크기의 전류를 싱크하기 위한 트랜지스터(Q14)와; 에미터에 전원전압이 인가되고, 베이스와 컬렉터가 서로 연결되고, 컬렉터에 상기 트랜지스터(Q11)의 컬렉터가 연결되어 컬렉터에서 상기 보상기준전류와 트랜지스터(Q9)의 컬렉터 전류와의 오차전류를 생성하기 위한 트랜지스터(Q15)로 구성되는 것을 특징으로 하는 전류반복기 회로.4. The transistor of claim 3, wherein the error current detecting circuit comprises: a transistor (Q10) for applying a power supply voltage to an emitter, and a base of the transistor (Q9) connected to a base to generate the compensation reference current at a collector; A transistor (Q13) connected to a collector of the transistor (Q10), and a base and a collector connected to each other to sink a current having the same magnitude as the compensation reference current; A transistor (Q11) for applying a power supply voltage to the emitter and having a base connected to the base of the transistor (Q9) to generate a current equal to the collector current of the transistor (Q9) at the collector; The transistor of the transistor Q11 is connected to the collector, the base of the transistor Q13 is connected to the base, and the transistor Q14 for sinking a current having the same magnitude as the compensation reference current by a mirror operation with the transistor Q13. )Wow; A power supply voltage is applied to the emitter, the base and the collector are connected to each other, and the collector of the transistor Q11 is connected to the collector to generate an error current between the compensation reference current and the collector current of the transistor Q9 at the collector. And a transistor (Q15) for the current repeater circuit, characterized in that. 제4항에 있어서, 상기 트랜지스터(Q10,Q11,Q15)는 pnp형이고, 상기 트랜지스터(Q13,Q14)는 npn형인 것을 특징으로 하는 전류반복기 회로.5. The current repeater circuit according to claim 4, wherein the transistors (Q10, Q11, Q15) are pnp type and the transistors (Q13, Q14) are npn type. 제1항 또는 제4하에 있어서, 상기한 오차전류 감산회로는 에미터에 전원전압이 인가되고, 베이스에 상기 트랜지스터(Q15)의 베이스가 연결되어 상기 트랜지스터(Q15)와의 미러동작에 의해 컬렉터에서 상기 오차전류와 동일한 크기의 전류를 생성하기 위한 트랜지스터(Q16)와; 컬렉터에 상기 트랜지스터(Q16)의 컬렉터가 연결되어 트랜지스터(Q16)의 컬렉터 전류와 동일한 크기의 전류를 싱크하기 위한 트랜지스터(Q17)와; 베이스에 상기 트랜지스터(Q17)의 베이스가 연결되고, 컬렉터가 상기 출력회로에 연결되어 상기 트랜지스터(Q17)와의 미러동작에 의해 상기 출력회로로부터 트랜지스터(Q17) 의 컬렉터 전류와 동일한 크기의 전류를 싱크하기 위한 트랜지스터(Q19)로 구성되는 것을 특징으로 하는 전류반복기 회로.The collector of claim 1 or 4, wherein the error current subtraction circuit is supplied with a power supply voltage to an emitter, a base of the transistor Q15 is connected to a base, and is connected to the collector by a mirror operation with the transistor Q15. A transistor Q16 for generating a current having the same magnitude as the error current; A transistor (Q17) connected to the collector to collect a current having the same magnitude as the collector current of the transistor (Q16); A base of the transistor Q17 is connected to the base, and a collector is connected to the output circuit to sink a current having the same magnitude as the collector current of the transistor Q17 from the output circuit by a mirror operation with the transistor Q17. And a transistor (Q19) for the current repeater circuit, characterized in that. 제6항에 있어서, 상기한 출력회로는 에미터에 전원전압이 인가되고,컬렉터에 상기 트랜지스터(Q19)의 컬렉터가 연결되고, 베이스에 상기 트랜지스터(Q9)의 베이스가 연결되어 미러동작에 의해 컬렉터에서 상기 트랜지스터(Q9)의 컬렉터 전류와 동일한 크기의 전류를 생성하기 위한 트랜지스터(Q12)와; 베이스와 컬렉터가 서로 연결되고, 컬렉터에 상기 트랜지스터(Q12)의 컬렉터가 연결되어 상기 트랜지스터(Q12)의 컬렉터 전류에서 상기 트랜지스터(Q17)의 컬렉터 전류를 뺀 크기의 전류를 싱크하기 위한 트랜지스터(Q20)와; 베이스에 상기 트랜지스터의 베이스가 연결되어 상기 트랜지스터(Q20)와의 미러동작에 의해 트랜지스터(Q20)의 컬렉터 전류와 동일한 크기의 전류가 컬렉터에 흐르도록 하기 위한 트랜지스터(Q21)로 구성되는 것을 특징으로 하는 전류반복기 회로.7. The output circuit of claim 6, wherein a power supply voltage is applied to an emitter, a collector of the transistor Q19 is connected to a collector, a base of the transistor Q9 is connected to a base, and the collector is connected by a mirror operation. A transistor (Q12) for generating a current having the same magnitude as the collector current of the transistor (Q9) at; The base and the collector are connected to each other, and the collector of the transistor Q12 is connected to the collector, so that the transistor Q20 for sinking a current having a magnitude less than the collector current of the transistor Q17 from the collector current of the transistor Q12. Wow; A transistor Q21 configured to connect a base of the transistor to a base so that a current having the same magnitude as that of the collector current of the transistor Q20 flows through the collector by a mirror operation with the transistor Q20. Repeater circuit. 에미터에 인가되는 전원전압으로부터 컬렉터에 소정 전류를 생성하기 위한 제1트랜지스터와, 전류 미러로 동작하도록 베이스가 상기 제1트랜지스터의 베이스에 연결되어 상기 제1트랜지스터의 컬렉터 전류와 동일한 양의 전류를 컬렉터에서 생성하기 위한 제2트랜지스터를 포함하는 전류반복기와; 상기 전류반복기 내의 제2트랜지스터의 컬렉터 전류를 공급받아 이를 회로 각부에 제공하기 위한 전류공급회로와; 상기 전류공급회로로부터 제2트랜지스터의 컬렉터 전류를 공급받고, 상기 제1트랜지스터와 제2트랜지스터의 컬렉터 전류간의 전류차에 상응하는 양이 상기 제2트랜지스터의 컬렉터 전류에 더해진 보상기준전류를 생성하여, 상기 보상기준전류와 상기 제2트랜지스터의 컬렉터 전류간의 오차전류를 검출하기 위한 오차전류 검출회로와; 상기 오차전류 검출회로에서 검출된 오차전류를 상기 제2트랜지스터의 컬렉터전류에 가산하기 위한 오차전류 가산회로와; 상기 오차전류 가산회로의 가산에 의해 오차전류가 보상된 전류를 생성하고 이를 출력전류로서 외부에 제공하기 위한 출력회로로 이루어지는 것을 특징으로 하는 전류반복기 회로.A first transistor for generating a predetermined current in the collector from a power supply voltage applied to the emitter; A current repeater comprising a second transistor for generating at the collector; A current supply circuit for receiving a collector current of the second transistor in the current repeater and providing it to each circuit portion; Receiving a collector current of the second transistor from the current supply circuit, and generating a compensation reference current in which an amount corresponding to the current difference between the first transistor and the collector current of the second transistor is added to the collector current of the second transistor, An error current detection circuit for detecting an error current between the compensation reference current and the collector current of the second transistor; An error current adding circuit for adding the error current detected by the error current detecting circuit to the collector current of the second transistor; And an output circuit for generating a current in which the error current is compensated by the addition of the error current addition circuit, and providing the current to the outside as an output current. 제8항에 있어서, 상기한 오차전류 가산회로는 베이스가 상기 전류오차 검출회로에 연결되고, 컬렉터가 상기 출력회로와 연결되어 상기 전류오차 검출회로에서 검출된 오차전류를 컬렉터에서 생성하기 위한 트랜지스터(Q22)로 구성되는 것을 특징으로 하는 전류반복기 회로.The transistor of claim 8, wherein the error current addition circuit comprises a transistor having a base connected to the current error detection circuit and a collector connected to the output circuit to generate an error current detected by the current error detection circuit in the collector. Q22), characterized in that the current repeater circuit.
KR1019950021918A 1995-07-24 1995-07-24 Current repeater with error compensator for fluctuating early voltage KR0158636B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950021918A KR0158636B1 (en) 1995-07-24 1995-07-24 Current repeater with error compensator for fluctuating early voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950021918A KR0158636B1 (en) 1995-07-24 1995-07-24 Current repeater with error compensator for fluctuating early voltage

Publications (2)

Publication Number Publication Date
KR970008803A KR970008803A (en) 1997-02-24
KR0158636B1 true KR0158636B1 (en) 1998-12-15

Family

ID=19421433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950021918A KR0158636B1 (en) 1995-07-24 1995-07-24 Current repeater with error compensator for fluctuating early voltage

Country Status (1)

Country Link
KR (1) KR0158636B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100738216B1 (en) * 2006-01-09 2007-07-12 엘지전자 주식회사 Current mirror

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100738216B1 (en) * 2006-01-09 2007-07-12 엘지전자 주식회사 Current mirror

Also Published As

Publication number Publication date
KR970008803A (en) 1997-02-24

Similar Documents

Publication Publication Date Title
US4435678A (en) Low voltage precision current source
US4446419A (en) Current stabilizing arrangement
US5311146A (en) Current mirror for low supply voltage operation
US4345217A (en) Cascode current source
GB2236444A (en) Current mirror
JPH0656394B2 (en) Signal selection circuit
US5343034A (en) Bias circuit for photodiode having level shift circuitry
US4503381A (en) Integrated circuit current mirror
KR0158636B1 (en) Current repeater with error compensator for fluctuating early voltage
US5140181A (en) Reference voltage source circuit for a Darlington circuit
US5371476A (en) Amplifying circuit
CA1301862C (en) Logarithmic amplification circuit for obtaining output voltage corresponding to difference between logarithmically amplified values of two input currents
US5412345A (en) Amplifier arrangement having a relatively stable reference potential
US5155429A (en) Threshold voltage generating circuit
US5144169A (en) Operational amplifier circuit
JP3016317B2 (en) Variable gain amplifier
US6075355A (en) Current mirror circuit with recovery, having high output impedance
KR20000009310A (en) Bias current circuit for operating in low voltage
JP2660027B2 (en) Bias supply circuit for integrated circuits
JP3138187B2 (en) Reference voltage generation circuit
JP3584900B2 (en) Bandgap reference voltage circuit
JP3400354B2 (en) Current source circuit
JPH0851324A (en) Buffer amplifier
JP2930024B2 (en) Voltage comparison circuit
JP2682460B2 (en) Operational amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080729

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee