KR0155330B1 - Structure of evaluation system for digital base band of cdma subscriber - Google Patents
Structure of evaluation system for digital base band of cdma subscriberInfo
- Publication number
- KR0155330B1 KR0155330B1 KR1019950053641A KR19950053641A KR0155330B1 KR 0155330 B1 KR0155330 B1 KR 0155330B1 KR 1019950053641 A KR1019950053641 A KR 1019950053641A KR 19950053641 A KR19950053641 A KR 19950053641A KR 0155330 B1 KR0155330 B1 KR 0155330B1
- Authority
- KR
- South Korea
- Prior art keywords
- evaluation system
- digital baseband
- base station
- mobile station
- call processing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/40—Monitoring; Testing of relay systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/0082—Monitoring; Testing using service channels; using auxiliary channels
- H04B17/0087—Monitoring; Testing using service channels; using auxiliary channels using auxiliary channels or channel simulators
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
본 발명은 CDMA 이동국의 디지틀 기저대역 시스템을 위한 평가 시스템 구조에 관한 것이다.The present invention relates to an evaluation system architecture for a digital baseband system of a CDMA mobile station.
CDMA 시스템의 경쟁력 제고를 위해서는 특히 이동국 디지틀 기저대역에서 음성신호를 부호, 복호하는 기능을 담당하는 보코더, 부호, 변조, 복조, 복호기능을 수행하는 모뎀, 그리고 IS-95에 근거한 호처리 소프트웨어를 수행하며 시스템 전체의 제어를 담당하는 마이크로 콘트롤러의 1 chip화가 우선이다.To enhance the competitiveness of the CDMA system, especially the vocoder responsible for encoding and decoding voice signals in the digital baseband of a mobile station, a modem for performing codes, modulation, demodulation and decoding functions, and call processing software based on IS-95 are performed. The first chip of the microcontroller, which is in charge of controlling the entire system, comes first.
하지만, 이동국의 디지틀 기저대역 시스템이 기지국과 연계하여 규격안에 따른 호처리 알고리즘을 수행하는지의 여부를 점검함과 동시에, 각기 별도로 제작된 ASIC들의 1chip화 후의 시스템 수준에서의 기능 점검을 위하여는 별도의 Evaluation 시스템이 요구된다.However, it is necessary to check whether the digital baseband system of the mobile station performs the call processing algorithm according to the standard in connection with the base station, and at the same time, to check the function at the system level after the 1 chip of each separately manufactured ASICs. Evaluation system is required.
본 발명에 따른 Evaluation 시스템은 CDMA 이동국 디지틀 기저대역 시스템의 1chip화와 더불어 수행되어야 할 기본적이며 필수적인 시스템으로 루프-백 테스트를 포함한 보코더의 기능 점검, 메시지 로깅에 의한 모뎀 ASIC의 호처리 프로그램 수행 여부 점검, 그리고 호처리 프로그램 자체의 개발 목적으로도 사용될 수 있다.Evaluation system according to the present invention is a basic and essential system to be carried out with the 1chip of CDMA mobile base station digital baseband system, the function check of vocoder including loop-back test, and the call processing program of modem ASIC by message logging. It can also be used for the development of call processing programs themselves.
본 발명에 따른 평가시스템은 아날로그 기저대역, IF부, RF부를 포함치 않으면서, CDMA의 원천기술을 제공하는 디지틀 기저대역만을 호처리 알고리즘과 연관하여 점검할 수 있는 구조를 가진 유일한 시스템으로 전체 하드웨어의 단순함과 아날로그부를 포함하지 않음으로 인한 사용의 간편함을 그 특징으로 한다.The evaluation system according to the present invention is the only system having a structure that can check only the digital baseband providing the CDMA source technology in association with the call processing algorithm without including the analog baseband, the IF unit and the RF unit. Its simplicity and simplicity of use due to not including the analog part is characterized by.
Description
제1도는 CDMA 이동국 디지틀 기저대역 평가시스템 구조1 is a CDMA mobile baseband baseband evaluation system architecture
제2도는 제1도에서 PCB부의 상세 구성도.2 is a detailed configuration diagram of the PCB in FIG.
제3도는 평가시스템 내 신호의 전체적인 흐름도.3 is a general flow diagram of the signals in the evaluation system.
제4도는 DSP2의 직렬(serial) 입력 타이밍도.4 is a serial input timing diagram of DSP2.
제5도는 DSP2의 직렬 출력 타이밍도.5 is a serial output timing diagram of DSP2.
제6도는 DSP2의 병렬 입력 타이밍도.6 is a parallel input timing diagram of DSP2.
제7도는 DSP2의 병렬 출력 타이밍도.7 is a parallel output timing diagram of DSP2.
제8도는 코덱(CODEC) 타이밍도(쇼트 프레임 동기 모드).8 is a codec timing diagram (short frame synchronization mode).
제9도는 DSP2와 코덱간의 인터페이스 타이밍도.9 is an interface timing diagram between DSP2 and a codec.
제10도는 CDMA 이동국의 디지틀 기저대역 평가시스템을 위한 소프트웨어 구조.10 is a software architecture for a digital baseband evaluation system of a CDMA mobile station.
제11도는 CPU1과 DSP2간 인터페이스를 위한 것으로, (a)는 데이타 플로우, (b)는 소프트웨어의 구성.11 is for the interface between CPU1 and DSP2, (a) data flow, (b) software configuration.
제12도는 CPU1과 DSP2간의 (a) 명령 패킷과 (b) 응답 패킷의 구성.12 shows the structure of (a) command packet and (b) response packet between CPU1 and DSP2.
본 발명은 CDMA 이동국의 디지틀 기저대역 시스템을 위한 평가 시스템 구조에 관한 것으로, 특히 광대역 스프레드 스펙트럼 셀룰러 시스템의 잠정 규격안인 IS-95를 만족시키는 CDMA 이동국의 디지틀 기저대역 시스템의 성능점검을 위한 평가(Evaluation) 시스템의 구조에 관한 것이다.The present invention relates to an evaluation system structure for a digital baseband system of a CDMA mobile station, and more particularly, to evaluate the performance of a digital baseband system of a CDMA mobile station that satisfies the provisional standard IS-95 of a broadband spread spectrum cellular system. ) Structure of the system.
CDMA(Code Division Multiple Access) 이동통신 시스템은 현재 서비스되고 있는 아날로그 방식의 FDMA(Frequency Division Multiple Access) 이동통신 시스템에 비해 디지틀 시스템 특유의 신뢰도로 10배 이상의 가입자를 지원하는 광대역 스프레드(spread) 스펙트럼 셀룰러 시스템이다.Code Division Multiple Access (CDMA) mobile communication system is a broadband spread spectrum cellular that supports 10 times more subscribers with digital system reliability than analog frequency division multiple access (FDMA) mobile communication system that is currently being serviced. System.
이러한 CDMA 시스템의 경쟁력 제고를 위해서는 특히 이동국 디지틀 기저대역에서 음성신호를 부호, 복호하는 기능을 담당하는 보코더, 부호, 변조, 복조, 복호기능을 수행하는 모뎀, 그리고 IS-95에 근거한 호처리 소프트웨어를 수행하며 시스템 전체의 제어를 담당하는 마이크로 콘트롤러의 1칩화가 우선이다.In order to enhance the competitiveness of the CDMA system, a vocoder which codes and decodes a voice signal in a mobile digital baseband, a modem that performs a code, modulation, demodulation, and decoding function, and call processing software based on IS-95 are used. One chip of the microcontroller that executes and takes charge of system-wide control comes first.
하지만, 이동국의 디지틀 기저대역 시스템이 기지국과 연계하여 규격 안에 따른 호처리 알고리즘을 수행하는지의 여부를 점검함과 동시에, 각기 별도로 제작된 ASIC들의 1칩화 후의 시스템 수준에서의 기능 점검을 위하여는 별도의 평가 시스템이 요구된다.However, it is necessary to check whether the digital baseband system of the mobile station performs the call processing algorithm according to the specification in connection with the base station, and at the same time, to check the function at the system level after the 1 chip of each separately manufactured ASICs. An evaluation system is required.
이동국 디지틀 기저대역 시스템 중의 모뎀부만을 위한 평가 시스템은 기출원된 특허 94-35485에서 상세히 설명되었으나, 보코더 음성신호의 부호화와 복호화까지를 포함한 기능을 점검하기 위하여는 더욱 진화된 별도의 평가 시스템을 필요로 한다.The evaluation system for only the modem portion of the mobile station digital baseband system has been described in detail in the previously published patent 94-35485, but a more advanced evaluation system is required to check the functions including the encoding and decoding of the vocoder speech signal. Shall be.
본 발명은 아날로그 기저대역, IF부, RF부를 포함치 않으면서, CDMA의 원천기술을 제공하는 디지틀 기저대역만을 호 처리 알고리즘과 연관하여 점검할 수 있는 구조를 가진 유일한 시스템으로 전체 하드웨어의 단순함과 아날로그부를 포함하지 않음으로 인한 사용의 간편함을 위해 CDMA 이동국의 디지틀 기저대역 시스템을 위한 평가 시스템 구조를 제공하는데 그 목적이 있다.The present invention is the only system having a structure that can check only the digital baseband providing the CDMA source technology, in association with the call processing algorithm, without including the analog baseband, the IF unit, and the RF unit. It is an object of the present invention to provide an evaluation system structure for the digital baseband system of a CDMA mobile station for ease of use due to the absence of a portion.
본 발명에 따른 평가 시스템은 CDMA 이동국 디지틀 기저대역 시스템의 1칩화와 더불어 수행되어야 할 기본적이며 필수적인 시스템으로 루프-백 테스트(loop-back test)를 포함한 보코더의 기능 점검, 메시지 로깅(logging)에 의한 모뎀 ASIC의 호처리 프로그램수행 여부 점검, 그리고 호처리 프로그램 자체의 개발 목적으로도 사용될 수 있다.The evaluation system according to the present invention is a basic and essential system to be performed along with the one-chip of the CDMA mobile base station baseband system, and the function of the vocoder including the loop-back test and message logging. It can be used to check whether the modem ASIC executes the call processing program and to develop the call processing program itself.
본 발명을 상세히 설명하기에 앞서, CDMA 시스템의 전체적 구성에 대하여 간단히 설명한다.Before describing the present invention in detail, the overall configuration of the CDMA system will be briefly described.
디지틀 셀룰러 통신 시스템의 일종인 CDMA는 이동국, 기지국 그리고 교환국으로 이루어져 있으며, 이중 이동국은 RF시스템, IF시스템, 아날로그 기저대역 및 디지틀 기저대역으로 이루어져 있다.CDMA, a type of digital cellular communication system, consists of a mobile station, a base station, and a switching station, and a dual mobile station consists of an RF system, an IF system, an analog baseband, and a digital baseband.
디지틀 기저대역의 주요 구성요소로서는 IMM(Integrated Mobile-station Modem) 1 ASIC, 가변율 음성처리 알고리즘을 수행하는 디지틀 신호처리기(DSP 2), 그리고 16비트 마이크로 콘트롤러(CPU1)가 있다.Major components of the digital baseband include an Integrated Mobile-Station Modem (IMM) 1 ASIC, a digital signal processor (DSP 2) that performs a variable rate speech processing algorithm, and a 16-bit microcontroller (CPU1).
CDMA 광대역 화산 스펙트럼 신호의 변복조 기능을 담당하는 IMM 1은 부호기, 변조기, 복조기 및 비터비(Viterbi)복호기로 구성되어 있다.IMM 1, which is responsible for the modulation and demodulation of CDMA broadband volcanic spectrum signals, consists of an encoder, a modulator, a demodulator, and a Viterbi decoder.
본 발명에 따른 CDMA 이동국 디지틀 기저대역 평가 시스템의 하드웨어와 소프트웨어의 전체적 구조의 한 실시예와 그 중 이동국의 디지틀 기저대역에서의 기능을 실시간 개념으로 처리하는 PCB부 상세 구조의 한 실시예는 각기 제1도와 제2도와 같다.One embodiment of the overall structure of the hardware and software of the CDMA mobile base station baseband evaluation system according to the present invention, and one embodiment of the detailed structure of the PCB portion for processing the function of the mobile station in the digital baseband in real time concept Same as 1 degree and 2 degree.
호스트(Host) PC상에는 기지국, 다경로 페이딩 채널과 AGC(Automatic Gain Controller)를 통과한 데이터가 파일로 저장되어 있어 인터럽트마다 이동국의 기능을 담당하고 있는 PCB부로 입/출력되며, 이동국의 LCD나 진단용 모니터(Diagnostic Monitor), 이동국의 키패드, 이동국의 신호음 발생기(Ringer)는 호스트 PC의 CRT, 키보드, 스피커로 그 기능을 대신한다.On the host PC, data that has passed through the base station, multipath fading channel, and AGC (Automatic Gain Controller) is stored in a file, which is input / output to the PCB which is responsible for the function of the mobile station for each interrupt. The Diagnostic Monitor, the keypad of the mobile station and the ringer of the mobile station replace the function with the CRT, keyboard and speaker of the host PC.
호처리 프로그램은 2진 포맷으로 변환되어 호스트 PC 하드 디스크상의 파일에 저장되어 있다가 시스템의 시동과 동시에 EPROM의 역할을 담당하고 있는 SRAM으로 이동된다.The call processing program is converted to binary format, stored in a file on the host PC's hard disk, and then moved to SRAM, which acts as an EPROM at system startup.
평가 시스템 제어기(소프트웨어)는 기타 소프트웨어의 제어를 담당하고, ISA버스(Bus)를 통하여 PCB와 10-비트 어드레스 및 8-비트 데이타를 교환하는 역할을 한다.The evaluation system controller (software) is responsible for controlling other software and exchanging 10-bit address and 8-bit data with the PCB via the ISA bus.
또한, 입출력되는 각종 데이타를 저장하거나 선택에 따라 LCD에 디스플레이 한다.In addition, various data inputted and outputted are stored or displayed on the LCD according to selection.
즉, LCD, 키패드, 신호음발생기 드라이브 루틴과 어드레스, 데이타, 제어신호의 제어를 담당한다.That is, it is in charge of LCD, keypad, signal generator drive routine and control of address, data and control signal.
카운터를 사용한 프로그램머블 CHIPX8과 프로그램머블 CLKIN에 의해, IMM1과 CPU1을 구동시키며, TCXO_CLK 또한 프로그램머블 하게 된다.Programmable CHIPX8 and programmable CLKIN using a counter drive IMM1 and CPU1, and TCXO_CLK is also programmable.
상기 프로그램머블 CHIPX8은 10KHz~100KHz 정도로 하고, 이에 맞추어 TCXO_CLK과 CLK_IN도 함께 스케일링 다운(scaling down)한다. 프로그램머블 CHIPX8의 매 사이클마다 IMM 1과 호스트 PC는 8-비트 래치에 인터럽트를 발생시켜 RXI RXQ와 TXIQ 데이타를 주고 받으며, 이벤트(event)별 데이타와 CHIPX8의 발생횟수를 카운트하여 계산한 시간은 호스트 PC 하드 디스크상의 파일에 선택적으로 저장할 수 있다.The programmable CHIPX8 is about 10 KHz to 100 KHz, and accordingly, TCXO_CLK and CLK_IN are also scaled down together. In each cycle of programmable CHIPX8, IMM 1 and the host PC interrupt the 8-bit latch to send and receive RXI RXQ and TXIQ data.The time calculated by counting the occurrence of event data and CHIPX8 is counted. You can optionally save to a file on your PC hard disk.
어드레스 디코더에 의해 래치의 어드레스를 결정하며, 리셋 레지스터(RESET Register)는 평가 시스템의 구동여부를 결정한다.The address of the latch is determined by the address decoder, and the reset register determines whether the evaluation system is driven.
IMM 1의 테스트 모드는 IMM 1 모드로 고정되어 있다.The test mode of IMM 1 is fixed to IMM 1 mode.
1 Kbyte의 DPRAM을 두어 메세지 로깅에 사용하며, 각 메세지 로깅 완료 후 128byte(I/O 맵)까지의 메세지를 목적 동기 DMA(destination synchronized DMA)로 호스트 PC상의 RAM에 이동시킴과 동시에 LCD에 디스플레이하고, 수행중인 테스트 모드 완료 후 호스트 PC 상의 RAM에 존재하는 전 메세지를 호스트 PC상의 파일에 저장한다. IMM 1 프로그램 내에서 각 메세지의 종료를 알리기 위하여 DPRAM의 특정번지에 특정값을 쓰고, 이를 호스트 PC의 드라이브 루틴이 일정시간 간격마다 점검하게 하여 메세지 완료를 확인한 후, 호스트 PC상의 RAM으로 이동시킨다.1 Kbyte of DPRAM is used for message logging.Up to 128 bytes (I / O map) of messages after each message has been logged, it moves to RAM on the host PC with destination synchronized DMA and displays them on the LCD. After completion of the running test mode, all messages in RAM on the host PC are saved in a file on the host PC. In order to signal the end of each message in the IMM 1 program, a specific value is written to the specific address of the DPRAM, which is checked by the host PC's drive routine at regular intervals to confirm completion of the message, and then moved to RAM on the host PC.
이동 후, 특정번지의 특정값을 클리어 한다.After moving, clear the specific value of specific address.
CPU 1의 PCS6/와 BHE/를 DPRAM의 CS1/과 CS2/에 인가한다(I/O 맵). 퀄컴(Qualcomm)의 사용자 인터페이스(user interface) 루틴을 사용하는 대신, LCD, 키패드, 신호음 발생기 구동 드라이버를 PC용으로 별도 제작하여, IMM 1 프로그램상의 브레이크(Break) 함수나 키패드로 부터의 브레이크 명령에 따라 CPU 1은 IMM 1이 현상태를 유지하도록 한 후 자신도 계속상태(continue)가 입력될 때까지 현상태를 유지한 채 동작을 중지하도록 한다.PCS6 / and BHE / of CPU 1 are applied to CS1 / and CS2 / of DPRAM (I / O map). Instead of using Qualcomm's user interface routines, LCDs, keypads, and beeper driver drivers can be created separately for PCs to handle break functions from the IMM 1 program or break commands from the keypad. Therefore, CPU 1 causes IMM 1 to remain in its current state and then suspends its operation until it enters a continue state.
IMM 1상의 브레이크 함수는 CPU 1을 파워-다운 모드로, IMM 1은 슬립 모드로 하게 되며, 이때 호스트 PC상의 데이터 파일은 인터럽트(래치-인에이블 인터럽트와 동일)를 받지 못하게 되어 자연히 그 동작을 중지한다.The break function on IMM 1 puts CPU 1 in power-down mode and IMM 1 in sleep mode, where the data file on the host PC is not interrupted (equivalent to the latch-enable interrupt) and stops working. do.
키패드로부터 입력된 브레이크 명령은 프로그램머블 CLKIN과 프로그램머블 CHIPX8을 홀드(hold)시켜 사실상 CPU 1과 IMM 1의 동작을 중지시킨다.A break command entered from the keypad holds programmable CLKIN and programmable CHIPX8, effectively deactivating CPU 1 and IMM 1.
평가 시스템내의 신호의 전체적인 흐름의 한 실시예는 제3도와 같다. 인터럽트를 기반으로 한 CPU 프로그램과 DOS 인터럽트간의 근원적인 충돌 때문에, 하드 디스크내의 데이타는 약 50kbps의 속도로 평가 시스템의 IMM 1으로 매 인터럽트마다 입력한다.One embodiment of the overall flow of signals in the evaluation system is shown in FIG. Because of the underlying conflict between interrupt-based CPU programs and DOS interrupts, data in the hard disk is entered at every interrupt into IMM 1 of the evaluation system at a rate of approximately 50 kbps.
이러한 포워드 링크상의 데이타는 IMM 1과 CPU 1의 상호작용에 의하여 복조/복호화되어, 호스트 PC의 하드 디스크에 저장된다.This data on the forward link is demodulated / decoded by the interaction of IMM 1 and CPU 1 and stored in the hard disk of the host PC.
다시 저장된 데이타는 평가 시스템의 DSP 2로 입력되며, 이의 출력은 다시 평가 시스템내의 u-법칙 코덱(CODEC)으로 입력된다.The stored data is input to DSP 2 of the evaluation system and its output is again input to the u-law codec in the evaluation system.
u-법칙 코덱의 출력은 스피커로 직접 연결되어, QCELP 복호화된 스피치를 들을 수 있다.The output of the u-law codec is directly connected to the speaker so that QCELP decoded speech can be heard.
마이크로폰으로부터 입력되는 리버스 링크(reverse link)상의 음성은 위와 역의 과정을 거쳐 음성 부호화되고, 변조되어 호스트 PC상의 하드 디스크에 저장된다.The voice on the reverse link input from the microphone is voice encoded, modulated and stored in the hard disk on the host PC through the above and the reverse process.
여기서 평가 시스템내의 IMM 1부는 실시간 동작이 어려운 반면, 보코더 부(Vocoder)는 실시간 동작이 가능하여, 호스트 PC가 중간에서 매개 역할을 하게 된다.Here, one part of the IMM in the evaluation system is difficult to operate in real time, while the Vocoder can be operated in real time, so that the host PC plays an intermediate role.
즉, 호스트 PC는 IMM 1, CPU 1과는 보코더의 역할로, 보코더와는 CPU의 역할을 수행한다.In other words, the host PC plays the role of a vocoder with the IMM 1 and the CPU 1 and the CPU with the vocoder.
따라서, 보코더 단독으로의 로프-백 테스트 수행이 가능하며, 마이크로 프로세서 모드에서의 동작과 ICE(In Circuit Emulator)로서의 용도는 고려치 않는다.Therefore, it is possible to perform a rope-back test by the vocoder alone, and it does not consider the operation in the microprocessor mode and the use as the In Circuit Emulator (ICE).
DSP 2의 연결은 다음과 같으며, DSP 2의 타이밍의 한 실시예는 제4도~제7도와 같다.The connection of DSP 2 is as follows, and one embodiment of the timing of DSP 2 is shown in FIGS.
1. Set to LOW w.o.interconnection(2핀)1.Set to LOW w.o.interconnection (2-pin)
prom_out(36), mp/mcb(90)prom_out (36), mp / mcb (90)
2. Set to HIGH w.o.interconnection(2핀)2.Set to HIGH w.o.interconnection (2-pin)
emu_int/(20), addr_out(38)emu_int / (20), addr_out (38)
3. 상호연결(19핀)3. Interconnect (19-pin)
-리셋(reset)/(14)호스트 PCReset / (14) Host PC
-외부 인터럽트(ext_int)(18)VC_FR_REF(58:IMM 2):호스트 PC에 의하여 공급되며, 20ms 펄스이나 실질적으로는 initialize vocoder 명령 후의 첫번째 펄스만이 유효하고 이후로는 160 입력 PCM 샘플을 한 프레임으로 간주한다.External interrupt (ext_int) VC_FR_REF (58: IMM 2): Supplied by the host PC, only 20ms pulse or substantially the first pulse after the initialize vocoder command is valid, after which 160 input PCM samples are regarded as one frame.
-pio[7:4](27:30)⇔호스트 PC-pio [7: 4] (27:30) ⇔host PC
-piop[3:0](32:35)⇔호스트 PC-piop [3: 0] (32:35) Host PC
-po_sync/(39)호스트 PC(by ASM in command) cf)VC_WR-po_sync / (39) Host PC (by ASM in command) cf) VC_WR
-pi_syne/(40)호스트PC(by ASM out command) cf)VC_RD-pi_syne / (40) Host PC (by ASM out command) cf) VC_RD
-serial_out(53)⇒DR(8:CODEC)-serial_out (53) ⇒DR (8: CODEC)
-so_sync(54)=FSR(7:CODEC)-so_sync (54) = FSR (7: CODEC)
-so_clk(55)=BCLKR(9:CODEC)-so_clk (55) = BCLKR (9: CODEC)
-si_clk(56)=BCLKT(12:CODEC)-si_clk (56) = BCLKT (12: CODEC)
-si_syne(57)=FST(14:CODEC)-si_syne (57) = FST (14: CODEC)
-serial_in(59)DT(13:CODEC)-serial_in (59) DT (13: CODEC)
-clk(66)MHz XTAL-clk (66) MHz XTAL
코덱 (예 ; MC145480)의 연결은 2.048MHz의 CODEC_CLK (BCLKT/The codec (e.g. MC145480) has a 2.048 MHz CODEC_CLK (BCLKT /
BCLKR)(원래는 CHIPX8*5/24로 하여 공급된다.)과 8KHz의 CODEC_SYNCBCLKR) (originally supplied as CHIPX8 * 5/24) and CODEC_SYNC at 8KHz
(FST/FSR)(CODEC_CLK/256)로 되며, IMM 1의 심볼 조합기로 부터 인터리빙/디인터리빙 유니트로 보내지는 CODEC_CLK과 CODEC_SYNC의 위상 조정을 위한 선행(advance)/지연(retard) 타이밍 조정 정보는 무시한다.(FST / FSR) (CODEC_CLK / 256), and ignores the advance / retard timing adjustment information for phase adjustment of CODEC_CLK and CODEC_SYNC sent from the symbol combiner of IMM 1 to the interleaving / deinterleaving unit. do.
즉, IMM 1으로 부터의 CODEC_CLK과 CODEC_SYNC 대신 고정된 CODEC_CLK과 CODEC_SYNC를 사용한다.In other words, fixed CODEC_CLK and CODEC_SYNC are used instead of CODEC_CLK and CODEC_SYNC from IMM 1.
제8도에 쇼트 프레임 동기 모드의 코덱 타이밍의 한 실시예를, 그리고 제9도에 DSP 2와 코덱간 인터페이스 타이밍의 한 실시예를 보인다.8 shows one embodiment of the codec timing of the short frame synchronization mode, and FIG. 9 shows one embodiment of the interface timing between the DSP 2 and the codec.
본 발명에 따른 평가 시스템을 위한 소프트웨어 구성의 한 실시예는 제10도와 같으며, 그 구성은 기지국과 다경로 페이딩채널 시뮬레이터로 부터 얻어진 데이타를 처리하는 기지국 에뮬레이션 소프트웨어 부분과 에뮬레이션 시스템 PCB부와의 접속기능을 수행하는 인터페이스 모듈로 크게 나뉘어진다.An embodiment of the software configuration for the evaluation system according to the present invention is shown in FIG. 10, the configuration of which is connected to the base station emulation software portion which processes data obtained from the base station and the multipath fading channel simulator and the emulation system PCB portion. It is divided into interface modules that perform functions.
여기서 수신 작업은 비터비 복호기의 기능을 포함함은 물론이다.In this case, the reception operation includes the function of the Viterbi decoder.
또한, CPU 1과 DSP 2와의 소프트웨어 인터페이스는 항시 CPU 1에 의하여 유발되며, 전체적으로는 보코더 초기화, 프리/디-앰퍼시스, TX/RX 스피치 데이타, 보코더 슬립의 순서로 이루어진다.In addition, the software interface between CPU 1 and DSP 2 is always triggered by CPU 1, which is the overall sequence of vocoder initialization, pre / de-emphasis, TX / RX speech data, and vocoder sleep.
CPU 1과 DSP 2간의 인터페이스를 위한 (a) 데이타 흐름과 (b) 소프트웨어의 한 구성예를 제11도에 보이며, CPU 1에서 DSP 2로 보내지는 명령 패킷과 DSP 2에서 CPU 1으로 응답하는 응답 패킷의 한 구성예를 제12도에 보인다.An example of the configuration of (a) data flow and (b) software for the interface between CPU 1 and DSP 2 is shown in FIG. An example of the configuration of a packet is shown in FIG.
그 중 Tx, Rx 프레임 명령의 경우는 다음과 같다.Tx and Rx frame commands are as follows.
본 발명에 따른 평가 시스템은 CDMA 이동국 디지틀 기저대역 시스템의 1칩화와 더불어 수행되어야 할 기본적이며 필수적인 시스템으로 루프-백-테스트를 포함한 보코더의 기능 점검, 메시지 로깅에 의한 모뎀 ASIC의 호처리 프로그램 수행 여부 점검, 그리고 호처리 프로그램 자체의 개발 목적으로도 사용될 수 있다.The evaluation system according to the present invention is a basic and essential system to be performed along with one chip of a CDMA mobile base station baseband system. Whether the call processing program of the modem ASIC is performed by checking the function of the vocoder including loop-back-test and logging the message. It can also be used for inspection and development of call processing programs themselves.
이상과 같은 본 발명의 평가시스템은 아날로그 기저대역, IF부, RF부를 포함하지 않으면서, CDMA의 원천기술을 제공하는 디지틀 기저대역만을 호 처리 알고리즘과 연관하여 점검할 수 있는 구조를 가진 유일한 시스템으로 전체 하드웨어의 단순함과 아날로그부를 포함하지 않음으로 인한 사용의 간편함이 있다.As described above, the evaluation system of the present invention is the only system having a structure that can check only the digital baseband providing the CDMA source technology in association with the call processing algorithm without including the analog baseband, the IF unit, and the RF unit. There is simplicity of use due to the simplicity of the whole hardware and not including the analog part.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950053641A KR0155330B1 (en) | 1995-12-21 | 1995-12-21 | Structure of evaluation system for digital base band of cdma subscriber |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950053641A KR0155330B1 (en) | 1995-12-21 | 1995-12-21 | Structure of evaluation system for digital base band of cdma subscriber |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970055736A KR970055736A (en) | 1997-07-31 |
KR0155330B1 true KR0155330B1 (en) | 1998-11-16 |
Family
ID=19442533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950053641A KR0155330B1 (en) | 1995-12-21 | 1995-12-21 | Structure of evaluation system for digital base band of cdma subscriber |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0155330B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000052543A (en) * | 1998-12-21 | 2000-08-25 | 윤종용 | Self-test circuit for digital receivers and method of operation |
-
1995
- 1995-12-21 KR KR1019950053641A patent/KR0155330B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000052543A (en) * | 1998-12-21 | 2000-08-25 | 윤종용 | Self-test circuit for digital receivers and method of operation |
Also Published As
Publication number | Publication date |
---|---|
KR970055736A (en) | 1997-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6418310B1 (en) | Wireless subscriber terminal using java control code | |
US5555287A (en) | Integrated circuit and cordless telephone using the integrated circuit | |
EP1762024B1 (en) | Communication apparatus including dual timer units | |
EP0655872A2 (en) | Paging message processing | |
CN101893926A (en) | Method, device and terminal for controlling switching of dual processor | |
US9209988B2 (en) | Hardware-based beacon processing | |
KR20080092956A (en) | Reduced paging cycles in a wireless communication system | |
KR0155330B1 (en) | Structure of evaluation system for digital base band of cdma subscriber | |
KR101285390B1 (en) | Fixed mobile convergence terminal using of dowdownloadable wideband voice codec and its method and method for providing wideband voice codec in call control server | |
EP0582392A1 (en) | Microcontroller with provisions for emulation | |
JP5007382B2 (en) | Communication device having SIM interface compatible with wireless separation | |
US5726641A (en) | Selective calling receiver | |
JP2712868B2 (en) | Selective call receiver | |
KR101012216B1 (en) | System and method for software download to wireless communication device | |
KR20050023822A (en) | Method for performing low power mode in mobile communication terminal | |
KR0148032B1 (en) | Cdma mobile station modem asic | |
US6584542B1 (en) | Microwave paging architecture | |
JP2001332994A (en) | Radio equipment | |
KR100916222B1 (en) | Dual mode terminal having rtc auto setting function and method using the same | |
JP4417519B2 (en) | Mobile station and its current consumption reduction method | |
US20060075149A1 (en) | Communications command control system with a software based at command receiver/transmitter | |
KR20050067876A (en) | Wireless communication terminal and its method for checking key input using interrupt handler | |
US7647067B2 (en) | Information processing apparatus and a cellular phone | |
JPH096483A (en) | Microcomputer and portable telephone set | |
JPH0653881A (en) | Mobile communication system and receiving equipment to be used for the system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070702 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |