KR0155270B1 - Data processing apparatus using vme bus - Google Patents
Data processing apparatus using vme busInfo
- Publication number
- KR0155270B1 KR0155270B1 KR1019950013078A KR19950013078A KR0155270B1 KR 0155270 B1 KR0155270 B1 KR 0155270B1 KR 1019950013078 A KR1019950013078 A KR 1019950013078A KR 19950013078 A KR19950013078 A KR 19950013078A KR 0155270 B1 KR0155270 B1 KR 0155270B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- analysis
- master
- master board
- vme bus
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0044—Versatile modular eurobus [VME]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
본 발명은 데이타처리장치에 관한 것으로서, 특히 데이타의 전송사이클을 제어하는 마스터가 장착된 마스터 보드; 마스터에 의해 개시되는 데이타 전송에 응답하는 기능을 가지는 슬레이브가 장착된 복수의 입출력보드; 마스터 보드와 상기 복수의 입출력보드들을 상호 연결하는 VME버스; VME버스에 연결되어 소정 시간 간격으로 마스터 보드로부터 분석용 데이타를 리드하고 리드된 데이타를 로컬기억부에 라이트하고 라이트된 데이타를 로컬기억부로부터 리드하여 분석 및 전송하는 시스템 분석부를 구비한 것을 특징으로 한다.The present invention relates to a data processing apparatus, and in particular, a master board equipped with a master for controlling a data transmission cycle; A plurality of input / output boards equipped with slaves having a function of responding to data transfer initiated by a master; A VME bus interconnecting a master board and the plurality of input / output boards; It is connected to the VME bus and reads the analysis data from the master board at predetermined time intervals, and writes the read data to the local memory, and the system analysis unit for reading and writing the read data from the local memory, characterized in that it has a do.
따라서, 본 발명에서는 VME버스를 통하여 시스템의 데이타를 소정 간격으로 획득하고 획득된 데이타를 분석함으로써 시스템의 하드웨어 및 소프트웨어적인 분석이 가능하다.Accordingly, in the present invention, hardware and software analysis of the system is possible by acquiring data of the system at predetermined intervals through the VME bus and analyzing the acquired data.
Description
제1도는 본 발명에 의한 시스템 분석부가 결합된 VME버스를 사용한 데이타처리장치의 구성도.1 is a block diagram of a data processing apparatus using a VME bus coupled to the system analysis unit according to the present invention.
제2도는 본 발명에 의한 시스템 분석부에서 수집하는 분석용 데이타의 구성을 나타낸 도면.2 is a view showing the configuration of the analysis data collected by the system analysis unit according to the present invention.
제3도는 본 발명에 의한 시스템 분석부의 바람직한 구성을 나타낸 블럭도.3 is a block diagram showing a preferred configuration of a system analysis unit according to the present invention.
본 발명은 데이타처리장치에 관한 것으로서, 특히 하드웨어적인 분석 뿐만 아니라 및 소프트웨어적인 분석도 가능한 시스템 분석부와 결합된 VME버스를 사용한 데이타 처리장치에 관한 것이다.The present invention relates to a data processing device, and more particularly, to a data processing device using a VME bus coupled with a system analysis unit capable of not only hardware analysis but also software analysis.
최근에 68000CPU를 사용한 하드웨어 시스템에서 기능을 분할하여 각 기능을 보드별로 모듈화하고 모듈화된 보드간의 접속을 위한 국제적인 공통버스 표준규격으로 인정되고 있는 대표적인 VME(Versa Module Europe)버스를 사용한 시스템의 적용 범위가 산업전자, 방위산업 등의 여러 분야에 걸쳐서 널리 사용됨에 따라서, 실시간 시스템이 대두되고 또한 시스템 분석을 위한 장비의 대두가 필요하게 되었다.Recently, the scope of application of the system using the representative VME (Versa Module Europe) bus, which has been recognized as the international common bus standard for modularizing each function by dividing the functions in the hardware system using the 68000CPU and connecting the modular boards, As it is widely used in various fields such as industrial electronics and defense industry, real-time system has emerged, and equipment for system analysis has emerged.
기존에 상품화된 VME버스 시스템의 분석장치는 VME버스 시스템의 하드웨어적인 분석만이 가능할 뿐, 소프트웨적인 분석이 불가능할 뿐만 아니라 외부장치로의 데이타 전송을 할 수 없으므로 유지보수가 무척 곤란하며 운영자가 시스템의 특성을 판독하는데 애로사항이 있었다.The analysis device of the existing commercialized VME bus system can not only analyze the hardware of the VME bus system, but also can not analyze the software and transmit data to external devices. There was a difficulty reading the properties.
본 발명의 목적은 이와 같은 종래기술의 문제점을 해결하기 위하여 VME버스를 사용한 시스템에 있어서 시스템의 하드웨어적인 분석 뿐만 아니라 및 소프트웨어적인 분석도 가능한 시스템 분석부와 결합된 데이타처리장치를 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a data processing apparatus combined with a system analysis unit capable of performing not only hardware analysis but also software analysis of a system in a system using a VME bus in order to solve the problems of the related art.
상기 목적을 달성하기 위하여 본 발명의 데이타처리장치는 데이타의 전송사이클을 제어하는 마스터가 장착된 마스터 보드; 마스터에 의해 개시되는 데이타 전송에 응답하는 기능을 가지는 슬레이브가 장착된 복수의 입출력보드; 마스터 보드와 상기 복수의 입출력보드들을 상호 연결하는 VME버스; VME버스에 연결되어 소정 시간 간격으로 상기 마스터 보드로부터 분석용 데이타를 리드하고 리드된 데이타를 로컬기억장치에 라이트하고 라이트된 데이타를 로컬기억장치로부터 리드하여 분석 및 전송하는 시스템 분석부를 구비한 것을 특징으로 한다. 시스템 분석부는 상기 VME PC로 구성되며, 분석용 데이타는 블럭번호, 마스터 내부의 시간, 복수의 슬레이브의 식별정보 및 관련 데이타, 시스템 분석부의 내부시간 등의 정보로 구성된다.In order to achieve the above object, a data processing apparatus of the present invention includes a master board equipped with a master for controlling a data transmission cycle; A plurality of input / output boards equipped with slaves having a function of responding to data transfer initiated by a master; A VME bus interconnecting a master board and the plurality of input / output boards; It is connected to the VME bus and reads the data for analysis from the master board at predetermined time intervals, and writes the read data to the local storage device, and the read data from the local storage device, characterized in that it comprises a system analysis unit It is done. The system analyzer consists of the VME PC, and the analysis data is composed of information such as a block number, time inside the master, identification information and related data of a plurality of slaves, and internal time of the system analyzer.
또한, 시스템 분석부는 마스터 보드의 분할메모리의 제1 또는 제2 메모리 블럭으로부터 그동안 구축된 분석용 데이타 블럭을 일정 시간마다 마스터 보드로부터 버스사용권을 요구하여 VME버스를 통해 리드하여 로컬기억부에 저장하고 버스사용권을 마스터 보드에 돌려준 다음에 로컬기억부의 데이타를 하드 디스크 드라이버에 라이트하는 데이타수집모듈과, 하드 디스크 드라이브에 기억된 분석용 데이타를 리드하여 사용자 이해하기 쉽게 변형하여 텍스트나 그래픽으로 처리하여 프린터나 디스플레이 또는 플로터 등의 그래픽 출력장치 등에 출력하는 데이타 분석모듈과, 기존의 정보를 재검토하기 위해 외부장치의 내용을 하드 디스크 드라이버로 전송하거나 유지보수를 위해 하드 디스크 드라이버의 데이타를 외부장치로 전송하는 데이타전송모듈과, 각 타스크를 관리하고 키보드를 통한 사용자의 요구를 메뉴방식으로 받아들여 프로세스를 진행하는 메인 프로세싱모듈을 포함한다.In addition, the system analyzing unit requests the bus usage right from the master board at regular intervals from the first or second memory block of the divided memory of the master board, reads it through the VME bus, and stores it in the local memory. After returning the bus license to the master board, the data acquisition module writes the data in the local memory to the hard disk drive, and reads the analysis data stored in the hard disk drive. Data analysis module that outputs to a graphic output device such as a printer, display, or plotter, and transfers the contents of the external device to the hard disk driver for review of existing information, or transmits the data of the hard disk driver to the external device for maintenance. Data transmission module And manages each task includes a main processing module that accepts the user's request via the keyboard menus to go through the process.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
제1도는 VME버스를 공통버스로 사용하는 데이타 처리장치에 있어서, 본 발명의 시스템 분석장치가 결합된 구성을 나타낸다. 데이타 처리장치는 데이타의 전송사이클을 제어하는 마스터가 장착된 마스터 보드(100)와, 마스터에 의해 개시되는 데이타 전송에 응답하는 기능을 가지는 슬레이브가 장착된 복수의 입출력보드(200)와, 마스터 보드와 상기 복수의 입출력보드들을 상호 연결하는 VME버스(300)와, VME버스(300)에 연결되어 소정 시간 간격으로 마스터 보드(100)로부터 분석용 데이타를 리드하고 리드된 데이타를 로컬기억장치에 라이트하고 라이트된 데이타를 로컬기억장치로부터 리드하여 분석 및 전송하는 시스템 분석부(400)를 포함한다.1 shows a configuration in which the system analyzer of the present invention is combined in a data processing apparatus using a VME bus as a common bus. The data processing apparatus includes a master board 100 equipped with a master for controlling a data transmission cycle, a plurality of input / output boards 200 equipped with a slave having a function of responding to data transfer initiated by the master, and a master board. And a VME bus 300 interconnecting the plurality of input / output boards, and connected to the VME bus 300 to read analysis data from the master board 100 at predetermined time intervals and to write the read data to the local memory device. And a system analyzer 400 for reading, analyzing, and transmitting the written data from the local memory.
마스터 보드(100)에는 시스템 콘트롤러, 인터럽트 핸들러, DTB(Data Transf er Bus) 마스터, 분할 메모리 DTB 리퀘스터 및 아비터 등의 모듈이 장착되어 있고, 각 입출력보드(200)들에는 DTB슬레이브 및 인터럽트모듈이 장착되어 있다. 이들 보드들은 VME 랙의 슬롯에 장착된다.The master board 100 includes modules such as a system controller, an interrupt handler, a data transfer bus (DTB) master, a divided memory DTB requester, and an arbiter, and each I / O board 200 includes a DTB slave and an interrupt module. It is installed. These boards are mounted in slots in the VME rack.
VME버스(300)는 모터롤라사의 68000CPU를 위해 개발된 Versa버스를 전기적 특성을 그다지 변경시키지 않고 크기를 보다 작게 하여 유러보드 크기로 채용한 것으로서, 데이타전송버스, 어드레스버스 및 콘트롤버스를 포함한다. 데이타 전송은 비동기 인터록방식으로 행해지는데, 마스터측과 슬레이브측간의 데이타전송은 시스템클럭에 동기하여 이루어지는 것이 아니라 슬레이브측으로부터 확인신호에 의해 전송사이클이 완료되는 방식을 취하고 있다.The VME bus 300 adopts a Versa bus developed for Motorola's 68000CPU in a European board size with a smaller size without changing electrical characteristics, and includes a data transmission bus, an address bus, and a control bus. The data transfer is performed in an asynchronous interlock manner. The data transfer between the master side and the slave side is not performed in synchronization with the system clock, but the transfer cycle is completed by the confirmation signal from the slave side.
시스템 분석부(400)는 VME PC로 구성된다. 여기서 VME PC란 VME시스템과 인터페이스가 가능한 IBM호환성이 있는 PC를 말한다. 따라서, 시스템 분석용 프로그램은 VME PC상에 탑재된다. 시스템 분석용 프로그램은 데이타수집, 데이타 분석 및 데이타전송으로 구성된다.System analysis unit 400 is composed of a VME PC. The VME PC is an IBM compatible PC that can interface with a VME system. Therefore, the system analysis program is mounted on the VME PC. System analysis program consists of data collection, data analysis and data transfer.
분석용 데이타는 각 입출력보드(200)들로부터 마스터 보드(100)로 리드되어 블럭단위로 구성되어 마스터 보드(100)의 분할 메모리(110)에 저장된다. 분할메모리는 제1 및 제2 메모리블럭(112, 114)으로 구성된다. 제2도를 참조하면, 분석용 데이타의 블럭구성은 데이타 블럭번호(10), 마스터 내부의 시간(12), 복수의 슬레이브의 식별정보 및 관련 데이타(14), 시스템 분석부의 내부시간(16) 등의 정보로 구성된다.The analysis data is read from each input / output board 200 to the master board 100, and is organized in block units and stored in the divided memory 110 of the master board 100. The divided memory is composed of first and second memory blocks 112 and 114. Referring to FIG. 2, the block structure of the analysis data includes a data block number 10, a time 12 inside the master, identification information and associated data 14 of a plurality of slaves, and an internal time 16 of the system analyzer. It consists of information such as.
제3도를 참조하면, 본 발명에 의한 시스템 분석부(400)는 마스터 보드의 분할메모리(110)의 제1 또는 제2 메모리 블럭(112, 114)으로부터 그동안 구축된 분석용 데이타 블럭을 일정 시간마다 마스터 보드로부터 VME버스 사용권을 요구하여 VME버스(300)을 통해 리드하여 로컬기억부(412)에 저장하고 VME버스 사용권을 마스터 보드(100)에 돌려준 다음에 로컬기억부(412)의 데이타를 하드 디스크 드라이버(420)에 라이트하는 데이타수집모듈(410)과, 하드 디스크 드라이브(420)에 기억된 분석용 데이타를 리드하여 사용자 이해하기 쉽게 변형하여 텍스트나 그래픽으로 처리하여 프린터(440)나 디스플레이 또는 플로터 등의 그래픽 출력장치(450) 등에 출력하는 데이타분석모듈(430)과, 기존의 정보를 재검토하기 위해 외부장치(500)의 내용을 하드 디스크 드라이버(420)으로 전송하거나 유지보수를 위해 하드 디스크 드라이버(420)의 데이타를 외부장치로 전송하는 데이타전송모듈(460)과, 각 타스크를 관리하고 키보드(480)를 통한 사용자의 요구를 메뉴방식으로 받아들여 프로세스를 진행하는 메인 프로세싱모듈(470)을 포함한다.Referring to FIG. 3, the system analyzing unit 400 according to the present invention uses the analysis data blocks constructed therefrom from the first or second memory blocks 112 and 114 of the divided memory 110 of the master board. Each time, the VME bus license is requested from the master board, read through the VME bus 300, stored in the local memory 412, and the VME bus license is returned to the master board 100, and then the data of the local memory 412 is returned. The data collection module 410 to write the data to the hard disk driver 420 and the analysis data stored in the hard disk drive 420 to be easily modified by the user to be processed into text or graphics, and the printer 440 or the like. The data analysis module 430 outputs to a graphic output device 450 such as a display or a plotter, and transmits the contents of the external device 500 to the hard disk driver 420 to review existing information. Or a data transfer module 460 that transmits data from the hard disk driver 420 to an external device for maintenance, and manages each task and accepts a user's request through the keyboard 480 as a menu. It includes a main processing module 470.
마스터 보드(100), 입출력보드(200)들, 시스템 분석부(400) 간의 동작을 설명하면 다음과 같다. 이벤트가 발생되면 입출력보드(200)는 마스터 브도(100)에 인터럽트를 요구한다. 마스터 보드(100)는 입출력보드(200)에 의한 인터럽트를 감지하여 해당 입출력보드(200)로부터 데이타를 읽어 마스터 보드(100)의 분할메모리(110)에 저장한다. 그 다음, 마스터 보드(100)는 시스템 분석부(400)에 인터럽트를 요구한다. 시스템 분석부(400)는 인터럽트를 감지하고 마스터 보드에 VME버스의 사용권을 요구한다. 시스템 분석부(400)는 VME버스 사용권을 받아, 마스터 보드(100)의 분할메모리(110)에 저장된 데이타를 읽어 시스템 분석부(400)의 로컬기억부(412)에 저장하고 버스 사용권을 마스터 보드(100)에 돌려준다. 시스템 분석부(400)가 VME버스를 요구하며 돌려주는 과정은 VME 스펙에 따르는 것이므로 그 구체적인 내용은 생략한다. 그 다음, 시스템 분석부(400)는 로컬기억부(412)에 저장된 데이타를 분석하여 하드 디스크 드라이브(420)에 저장한다.The operation between the master board 100, the input / output boards 200, and the system analyzer 400 is as follows. When an event occurs, the input / output board 200 requests an interrupt to the master block 100. The master board 100 detects an interrupt by the input / output board 200, reads data from the input / output board 200, and stores the data in the divided memory 110 of the master board 100. Next, the master board 100 requests an interrupt to the system analyzer 400. The system analyzer 400 detects the interrupt and requests the master board to use the VME bus. The system analyzer 400 receives the VME bus license, reads data stored in the divided memory 110 of the master board 100, stores the data in the local memory 412 of the system analyzer 400, and stores the bus license. Return to (100). Since the system analyzing unit 400 requests and returns the VME bus, the detailed procedure is omitted since it is in accordance with the VME specification. Next, the system analyzer 400 analyzes the data stored in the local memory 412 and stores the data in the hard disk drive 420.
이상과 같이 본 발명에서는 시스템의 운영에 따른 각 입출력보드(200)로부터의 데이타를 대응하는 입출력보드의 식별정보와 함께 블럭단위로 일정 시간마다 구축하고 구축된 분석용 데이타 블럭을 시스템 분석부(400)에서 리드하여 상주된 분석 프로그램에 의해 분석할 수 있으므로 시스템의 하드웨어적인 분석 뿐만 아니라 소프트웨어적인 분석도 가능하고 수집된 데이타를 운영자가 판독할 수 있도록 텍스트 및 그래픽 등으로 출력할 수 있고 외부장치에 저장할 수도 있어서 유지보수하는 데 편리하다.As described above, according to the present invention, the system analyzing unit 400 constructs the data block for analysis by constructing data from each of the input / output boards 200 according to the operation of the system in block units with identification information of the corresponding input / output boards at predetermined time intervals. Can be analyzed by the resident analysis program, so that not only the hardware analysis of the system but also the software can be analyzed, and the collected data can be output as texts and graphics for the operator to read and stored in external devices. It is also convenient for maintenance.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950013078A KR0155270B1 (en) | 1995-05-24 | 1995-05-24 | Data processing apparatus using vme bus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950013078A KR0155270B1 (en) | 1995-05-24 | 1995-05-24 | Data processing apparatus using vme bus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960042392A KR960042392A (en) | 1996-12-21 |
| KR0155270B1 true KR0155270B1 (en) | 1998-11-16 |
Family
ID=19415280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950013078A KR0155270B1 (en) | 1995-05-24 | 1995-05-24 | Data processing apparatus using vme bus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0155270B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100366048B1 (en) * | 1996-03-19 | 2003-03-06 | 삼성탈레스 주식회사 | Data transmitting apparatus of vme board |
-
1995
- 1995-05-24 KR KR1019950013078A patent/KR0155270B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960042392A (en) | 1996-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0401588B1 (en) | VME-Multibus II interface adapter | |
| EP0685799A1 (en) | Multi-device connector | |
| TW260769B (en) | ||
| CA2118995A1 (en) | Arbitration Logic for Multiple Bus Computer System | |
| KR880009311A (en) | Production line control system | |
| DE60304455T2 (en) | USB HOST CONTROLLER | |
| KR19980032140A (en) | Shared bus system with transaction and destination ID | |
| CN105224488A (en) | A kind of pci bus controller and control method thereof | |
| US4621319A (en) | Personal development system | |
| CN1186555A (en) | Method and apparatus for adapting an asynchronous bus to a synchronous circuit | |
| US6078742A (en) | Hardware emulation | |
| KR0155270B1 (en) | Data processing apparatus using vme bus | |
| EP0473273B1 (en) | System for communication between a computing device and peripheral devices | |
| US5655106A (en) | Personal computer with riser connector for expansion bus and alternate master | |
| EP0107263A2 (en) | Man-machine interface | |
| Cram | Microcomputer busses | |
| KR910003242B1 (en) | Data collection method and apparatus for loop-linked control system | |
| Vignoni et al. | Fermilab fast parallel readout system for data acquisition | |
| Murray et al. | Microcomputer peripherals | |
| CN215017215U (en) | Honeycomb type detection device | |
| KR100259943B1 (en) | Apparatus and method for interfacing backplane to high speed micro-processor | |
| KR100244776B1 (en) | System bus analyzer | |
| KR960015585B1 (en) | Bus information processing unit for a high-performance multiprocessing system | |
| JPH05282244A (en) | Information processor | |
| JPS5619102A (en) | Computer system for process control |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050704 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |