KR0154785B1 - 추론방식에 의한 허프만 인코더 - Google Patents
추론방식에 의한 허프만 인코더 Download PDFInfo
- Publication number
- KR0154785B1 KR0154785B1 KR1019950011914A KR19950011914A KR0154785B1 KR 0154785 B1 KR0154785 B1 KR 0154785B1 KR 1019950011914 A KR1019950011914 A KR 1019950011914A KR 19950011914 A KR19950011914 A KR 19950011914A KR 0154785 B1 KR0154785 B1 KR 0154785B1
- Authority
- KR
- South Korea
- Prior art keywords
- value
- generator
- control signal
- input
- code
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/005—Statistical coding, e.g. Huffman, run length coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
이 발명은 추론방식에 의한 허프만 인코더에 관한 것으로, 기준값을 두어 새로운 데이터가 입력될 때마다 비교하여, 새로운 데이터를 허프만(Huffman)값이 어느 것인가를 알아내는 방법을 사용하여, 하드웨어적으로 구현이 쉬우며 여러 가지 기종(SPEC-JPEG, H.261, MPEG)을 만족시킬 수가 있고, 처리속도도 빠르게 하는 것을 동작상의 특징으로 하는 추론방식에 의한 허프만 인코더에 관한 것이다.
Description
제1도는 이 발명의 실시예에 따른 추론방식에 의한 허프만 인코더의 블록 구성도.
제2도는 이 발명의 실시예에 따른 추론방식에 의한 허프만 인코더의 제어신호 생성기의 내부 상세도.
제3도는 이 발명의 실시예에 따른 추론방식에 의한 허프만 인코더의 제어신호 생성기의 구성부분 중에서 비교기의 내부 상세도.
제4도는 이 발명의 실시예에 따른 추론방식에 의한 허프만 인코더의 포인트 매니저의 상세도.
제5도는 이 발명의 실시예에 따른 추론방식에 의한 허프만 인코더의 코드 조합기의 상세도.
* 도면의 주요부분에 대한 부호의 설명
1 : 제어신호 생성기 2 : 가변값 생성기
3 : 고정값 생성기 4 : 코드 조합기
이 발명은 추론방식에 의한 허프만 인코더에 관한 것으로 더욱 상세하게 말하자면, 기준값을 두어 새로운 데이터가 입력될 때마다 비교하여, 새로운 데이터의 허프만(Huffman) 값이 어느 것인가를 알아내는 방법을 사용하는 추론방식에 의한 허프만 인코더에 관한 것이다.
일반적으로 허프만 인코딩(Huffma Encodiing) 과정에서는 록업테이블(Look-up table) 방식과 트리서치(Tree search) 방식이 가장 널리 이용되고 있다.
전자의 방법은 구현하기는 간단하나 많은 용량의 메모리를 필요로 하고 있다. 또한, 적용되는 시스템의 속도와 관계가 있어 빠른 속도의 처리를 원하는 경우에 테이블 메모리(Table Memory)를 외부에 두어 구현하는 것은 속도의 한계가 있어 구현하기가 어렵다.
만약에 이러한 점을 감안하여 칩의 내부에 메모리를 가져간다면, 메모리의 용량 때문에 칩의 크기가 커지는 문제점을 안게 되어 빠른 처리속도를 갖는 시스템에서는 사용하기가 곤란하다.
만약에 적당히 빠른 시스템을 구현한다고 할지라도 실제로 시스템을 구현하려고 할 때 외부에 테이블 메모리를 갖는다면, 시스템의 단가를 올리는 문제와 안전성을 고려해야 한다.
후자의 경우는 전자의 경우에 비해 메모리를 많이 사용하지 않아도 된다는 장점이 있지만 하드웨어의 구조가 복잡해지고 칩의 크기가 커지는 문제점이 발생하면, 또한 구현하기가 어렵기 때문에 처리속도에 곤란한점이 발생한다.
이것 또한 처리속도 면에서는 전자와 마찬가지의 경우에 봉착하게 된다.
이러한 문제점을 해결하기 위해 상기 두가지의 경우를 적절히 조합한 형태들이 나오고 있다.
메모리의 양을 졸이기 위해서 어느 일정한 크기까지는 트리서치의 방법을 이용하여 구현을 하고, 일정한 값 이후에는 룩업테이블 방식을 이용하는 것이다.
물론, 코드분할상빅을 이용하여 구현하는 방법도 있다.
이러한 방법들은 앞서 설명한 룩업테이블 방식과 트리서치 방식보다는 속도면이나 하드웨어의 크기면에서 많은 해결을 보았다.
그러나, 아직도 속도나 하드웨어의 크기는 좀더 개선이 필요한 실정이다.
그러므로 본 발명의 목적은 종래의 문제점을 해결하기 위한 것으로, 기준값을 두어 새로운 데이터가 입력될 때마다 비교하여, 새로운 데이터의 허프만 값이 어느 것인가를 알아내는 방법을 사용하여 속도를 빠르게 하며, 하드웨어의 크기를 줄이는 추론방식에 의한 허프만 인코더를 제공하고자 하는 것이다.
상기 목적을 달성하고자 하는 이 발명의 구성은, 데이터를 입력받아 가변값 및 고정값을 추출하기 위한 제어신호를 출력하고, 허프만값의 길이를 나타내는 신호를 생성하기 위한 제어신호 생성기와; 상기 제어신호 생성기의 제어신호를 입력받아 해당되는 가변값을 생성하기 위한 가변값 생성기와; 상기 제어신호 생성기의 제어신호를 입력받아 해당되는 고정값을 생성하기 위한 고정값 생성기와; 상기 가변값 생성기 및 고정값 생성기와 제어신호 생성기로부터 출력되는 신호를 입력받아 하나의 원하는 코드로 생성하기 위한 코드 조합기로 이루어진다.
상기 구성에 의하여 이 발명을 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.
제1도는 이 발명의 실시예에 따른 추론방식에 의한 허프만 인코더의 블록 구성도이다.
제1도에 도시되어 있듯이, 이 이 발명의 실시예에 따른 추론방식에 의한 허프만 인코더의 구성은, 제어신호 생성기(1)의 출력이 가변값 생성기(2) 및 고정값 생성기(3)와 코드 조합기(4)로 입력되며, 상기 가변값 생성기(2) 및 고정값 생성기(3)의 출력은 코드 조합기(4)로 입력되는 구조로 이루어진다.
상기한 제어신호 생성기(1)는 각 생성기에서 원하는 코드값을 생성할 수 있게 하여주는 제어신호와 생성된 코드값을 원하는 형태로 묶어주기 위한 제어신호를 생성하는 것을 특징으로 한다.
상기 구성에 의한 이 발명의 실시예에 따른 추론방식에 의한 허프만 인코더의 작용은 다음과 같다.
먼저 사용자에 의해 전원이 인가되면, 이 발명의 실시예에 따른 추론방식에 의한 허프만 인코더의 동작이 시작된다.
동작이 시작되면, 제어신호 생성기(1)는 비디오 데이터를 처리하여 알엘씨(RLC: Run Length Code) 데이터를 생성하는 장치로부터 알엘씨 데이터를 입력으로 받아들인다.
다음, 제어신호 생성기(1)는 받아들인 데이터로부터 허프만값 중에서 가변값을 추출할 수 있는 제어신호와 고정값을 추출할 수 있는 제어신호, 그리고 허프만값의 길이를 나타내는 신호를 생성하여 준다.
여기서 가변값과 고정값이라 함은 권고안에 제시된 허프만값들을 비교하여 보면, 어떤 일정한 위치까지는 같은 데이터를 가지고 있으면, 나머지 잔여 비트만이 다를 경우, 예를 들어 1110 0000 0000 0000과 1010 0000 0000 0000의 두 허프만 데이터가 있다고 보자. 최하위비트로부터 12번째 까지의 비트를 고정된 값(Fixed Value)이라 하고, 나머지 4비트의 데이터를 가변값(Variable Value)이라고 한다.
다음, 제어신호 생성기(1)에서 생성된 제어신호는 가변값 생성기(2) 및 고정값 생성기(3)로 각각 입력된다.
가변값 생성기(2)는 제어신호를 조합하여 해당되는 가변값을 생성하고, 고정값 생성기(3)는 고정값을 생성한다.
상기 가변값 생성기(2) 및 고정값 생성기(3)의 출력신호는 제어신호 생성기(1)에서 출력되는 가변값과 고정값의 길이를 내포하는 전체코드의 길이를 나타내는 신호와 함께 코드 조합기(4)로 입력된다.
코드 조합기(4)는 입력된 신호들을 조합하여 하나의 코드로 만들어준다.
이상의 동작과정을 상세도면을 참조로 상세히 설명하면 다음과 같다.
제2도는 이 발명의 실시예에 따른 추론방식에 의한 허프만 인코더의 제어신호 생성기의 내부 상세도이고, 제2도에 도시되어 있듯이, 상기한 제어신호 생성기(1)의 구성은, 입력신호인 알엘씨 데이터를 받아들여 그것이 허프만 값의 길이의 어느 구간에 위치하는가를 판단하는 비교기(21)와; 각 생성기의 제어값을 생성하게 해주는 포인트 매니저(22)로 구성되어 있다.
제3도는 이 발명의 실시예에 따른 추론방식에 의한 허프만 인코더의 제어신호 생성기의 구성부분 중에서 비교기의 내부 상세도이다.
제3도에 도시되어 있듯이, 상기한 비교기(21)는 알엘씨 데이터가 어느 영역에 위치하는가를 판단하는 부분(31)과 알엘씨 데이터를 정하는 부분(32)으로 이루어지는 것을 특징으로 한다.
상기 구성에 의한 제어신호 생성기의 동작은 다음과 같다.
비교기(21) 허프만 인코딩 코드값의 길이가 어느 정도인지를 예측하여 포인트 매니저(22)에서 제어신호를 생성할 수 있도록 도와주면, 현재 입력된 알엘씨값을 가지고 있다.
포인트 매니저(22)는 비교기(21)에서 생성된 제어신호를 가지고 원하는 값을 생성할 수 있는 조건값을 만들어준다.
조건값은 비교기(21)로부터 생성된 기준값을 가지고 내부적으로 코드길이와 코드종류를 판단하기 위해 필요한 신호를 생성하는데 이용된다.
제4도는 이 발명의 실시예에 따른 추론방식에 의한 허프만 인코더의 포인트 매니저의 상세도이다.
제4도에 도시되어 있듯이, 상기한 포인트 매니저(22)의 구성은, 비교기(21)로부터 출력되는 알엘씨값은 뺄셈기(41)로 입력되고, 기준값은 기준값 생성기(43)로 입력되며, 기준값 생성기(43)의 출력은 뺄셈기(41)로 입력되어 그 차이가 구해져 가변값 포인터(42) 및 고정값 포인터(44)와 코드길이 생성기로 기준값 생성기(43)의 출력신호와 함께 입력되는 구조로 이루어진다.
상기 구성에 의한 포인트 매니저(22)의 동작은 다음과 같다.
비교기(21)로부터 입력되는 두 종류의 신호 중에서 알엘씨값은 우측의 제어신호들(가변 포인트값, 고정 포인트값, 코드길이값)을 생성하기 위한 대상신호로 사용되고, 기준값은 앞서 잠시 언급한 바와 같이 대상신호에서 차를 구하기 위한 목적신호로 사용되기 위해 기준값 생성기(43)에 의해 목적신호로 생성된다.
이렇게 해서 생성된 신호는 뺄셈기(41)를 통하여 그 차이가 구해지고, 이것은 각 코드값 생성기(42, 44, 45)의 입력신호가 되어 각 코드값을 생성하게 하여 준다.
각 코드값 생성기(42, 44, 45)는 뺄셈기(41)와 기준값 생성기(43)에서 생성되는 신호들을 입력으로 하여 각 코드값을 생성할 수 있는 생성기의 위치값을 만들어준다.
이 생성된 신호들의 형태를 예를 들면, 이 신호들에는 우선 가변값의 길이가 몇 비트인지를 판단할 수 있는 값이 들어 있고, 가변값의 형태가 어떤 것인가에 대한 정보가 들어있다.
고정값을 생성하기 위한 고정값 생성기(44) 역시 이러한 정보를 내포하고 있어야 하며, 코드길이 생성기(45)는 원하는 허프만 인코딩 코드값의 길이가 몇 비트인가를 표시하는 정보가 들어 있다.
이렇게 해서 생성된 값들은 각기 코드값을 생성하는 생성기(2, 3)의 입력신호가 된다.
제1도에 도시되어 있는 생성기(2, 3)는 이 신호들을 받아 코드값을 생성해준다. 이것은 각 권고안에서 제시하는 허프만값을 참조하여 구성하면 된다.
예를 들어, 연속되어 들어오는 알엘씨 데이터 중에서 어떤 연속된 두 개의 값이 각각 12와 30의 값을 가진다고 하자. 이때 어떤 권고안에서 제시하는 해당되는 허프만값이 각각 1110 0000 0000 0000과 1111 0000 0000 0000이라고 하자. 두 개의 허프만값을 비교해 보면 0~12번째 비트까지는 모두 0의 값을 가지고 있으며, 다만 최상위비트 4비트만이 다르다.
이 경우에 제어신호 생성기(1)로부터 생성되는 포인트값 중에서 고정 포인트값은 두 개의 알엘씨값이 다 같은 값을 가질 것이고, 가변 포인트값만 다른 값을 가질 것이다.
이렇게 해서 가변값에 해당하는 값은 코드생성 방식을 이용하여 구현하면 쉽게 원하는 값을 얻을 수 있고, 고정값에 해당하는 값은 각 테이블(Table)을 분석해 보면 알 수가 있듯이 몇 가지가 되지 않는다. 그러므로 이런 경우는 레지스터를 이용하거나 그 밖의 다른 방법을 이용하여 미리 그 값을 가지고 있는 것이 간단하다.
상기에서 기술한 방법에 의해 생성된 신호들은 제5도에 도시된 바와 같이 하나의 원하는 신호의 형태로 변환되어 져야 한다.
제5도는 이 발명의 실시예에 따른 추론방식에 의한 허프만 인코더의 코드 조합기의 상세도이다.
제5도에 도시되어 있듯이, 코드 조합기(4)의 구성은, 고정값과 가변값이 스위치(51)로 입력되고, 또한 스위치(51)는 코드길이값을 입력받는 제어기(54)의 제어신호를 입력받으며, 스위치(51)의 출력신호는 병력/직렬 변화기(52)로 입력되고, 그 출력은 직렬/병렬 변화기(53)로 입력되며, 제어기(54)는 병렬/직렬 변화기(52) 및 직렬/병렬 변환기(53)로 제어신호를 출력하는 구조로 이루어진다.
상기 구성에 의한 코드 조합기(4)의 각 부분의 동작은 다음과 같다.
코드 조합기(4)는 각기 생성된 신호들을 모아 입력되는 알엘씨 데이터에 부합되는 허프만 코드들 생성해주는 최종적인 곳이다.
이곳이 하는 역할은 코드의 유호길이에 만족하는 형태로 각각 생성된 코드를 조합하고, 아울러 외부의 다른 블록에 적합한 형태의 코드조합으로 변형할 수 있는 기능을 수행한다.
제5도에서 스위치(51)는 고정값과 가변값을 하나로 묶어주는 기능을 한다. 기본적으로 허프만 코드값만을 생성하여주는 기능만을 수행한다면 스위치(51)와 제어기(54)만 있으면 된다.
만약에 외부의 다른 블록이 특정한 형태의 형식을 원한다면, 병렬/직렬 변환기(PISO: Pararell In/Serial Out)(52)와 직렬/병렬 변환기(SOPI : Serial In/Pararell Out)(53)에 의해서 가능하고, 이것을 제어하는 것은 제어기(54)에 의해서 비트의 쉬프팅 값(Shifting Value)을 조절함으로써 가능하다.
상기 제어기(54)는 코드길이 생성기(45)에 의해서 생성되는 제어신호에 의해서 쉬프팅 값을 결정한다.
또한 제어기(54)가 하는 역할은 외부의 인터페이스 시스템이 원하는 비트 형태를 맞출 수 있는 신호를 생성하여 준다.
병렬/직렬 변환기(52)는 제어기(54)로부터 제어신호를 받아 스위치(51)로부터 출력되는 신호를 유호길이 만큼 직렬신호로 변화하여 주는 기능을 수행하고, 직렬/병렬 변환기(53)는 제어기(54)로부터 신호를 받아 병렬/직렬 변환기(52)로부터 출력되는 직렬 데이터를 입력으로 하여, 원하는 비트의 형태로 전환하여 주는 기능을 수행한다.
이상에서와 같이 이 발명의 실시예에서, 하드웨어적으로 구현이 쉬으며 여러 가지 기종(SPEC-JPEG, H.261, MPEG)을 만족시킬 수가 있고, 처리속도도 빠르게 한 추론방식에 의한 허프만 인코더를 제공할 수 있다.
Claims (4)
- 데이터를 입력받아 가변값 및 고정값을 추출하기 위한 제어신호를 생성하고, 허프만값의 길이를 나타내는 신호를 생성하기 위한 제어신호 생성기와; 상기 제어신호 생성기의 제어신호를 입력받아 해당되는 가변값을 생성하는 가변값 생성기와; 상기 제어신호 생성기의 제어신호를 입력받아 해당되는 고정값을 생성하는 고정값 생성기와; 상기 제어신호 생성기와 제어신호를 입력받아 상기 가변값 생성기 및 고정값 생성기로부터 출력되는 데이터를 일정 코드로 생성하여 출력하는 코드 조합기로 구성되며, 상기 제어신호 생성기는, 입력신호인 알엘씨 데이터가 허프만값의 길이의 어느 구간에 위치하는지를 판단하여 기준값 및 알엘씨값을 출력하는 비교기와; 상기 비교기의 기준값 및 알엘씨값을 입력받아, 가변값 생서 포인터, 고정값 생성 포인터 및 코드 길이를 제어하는 신호를 상기 가변값 생성기 고정값 생성기 및 코드 조합기로 각각 출력하는 포인트 매니저로 이루어지는 것을 특징으로 하는 추론방식에 의한 허프만 인코더.
- 제1항에 있어서, 상기한 비교기는, 알엘씨 데이터가 어느 영역에 위치하는가를 판단하여 기준값을 출력하는 판단부와; 알엘씨 테이터에서 알엘씨값을 추출하여 추출부로 이루어지는 것을 특징으로 하는 추론방식에 의한 허프만 인코더.
- 제2항에 있어서, 상기한 포인트 매니저는, 뺄셈기, 기준값 생성기, 가변값 포인터, 고정값 포인터, 코드길이 생성기를 구비하며, 상기 비교기로부터 출력되는 알엘씨값은 상기 뺄셈기로 입력되고, 상기 기준값은 상기 기준값 생성기로 입력되며, 상기 기준값 생성기(43)의 출력은 상기 뺄셈기로 입력되어 그 차이가 구해져 가변값 포인터 및 고정값 포인터 및 코드길이 생성기로 상기 기준값 생성기의 출력신호와 함께 입력되는 구조인 것을 특징으로 하는 추론 방식에 의한 허프만 인코더.
- 제1항에 있어서, 상기한 코드 조합기는, 스위치, 병렬/직렬 변환기, 직렬/병렬 변환기, 제어기를 구비하며, 상기 고정값 생성기 및 가변값 생성기의 출력이 상기 스위치로 입력되고, 상기 스위치는 상기 제어신호 생성기의 출력신호를 입력받는 상기 제어기의 제어신호를 입력받으며, 상기 스위치의 출력신호는 병렬/직렬 변환기로 입력되고, 그 출력은 직렬/병렬 변환기로 입력되며, 상기 제어기는 병렬/직렬 변환기 및 직렬/병렬 변환기 제어신호를 출력하는 구조인 것을 특징으로 하는 추론방식에 의한 허프만 인코더.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950011914A KR0154785B1 (ko) | 1995-05-15 | 1995-05-15 | 추론방식에 의한 허프만 인코더 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950011914A KR0154785B1 (ko) | 1995-05-15 | 1995-05-15 | 추론방식에 의한 허프만 인코더 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960043551A KR960043551A (ko) | 1996-12-23 |
KR0154785B1 true KR0154785B1 (ko) | 1998-12-15 |
Family
ID=19414446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950011914A KR0154785B1 (ko) | 1995-05-15 | 1995-05-15 | 추론방식에 의한 허프만 인코더 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0154785B1 (ko) |
-
1995
- 1995-05-15 KR KR1019950011914A patent/KR0154785B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960043551A (ko) | 1996-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1832000B1 (en) | Device and data method for selective compression and decompression and data format for compressed data | |
JPH08162970A (ja) | 復号装置およびその方法 | |
KR0124191B1 (ko) | 가변길이 코드 디코딩장치 | |
US6636168B2 (en) | Variable length coding method and variable length coding apparatus | |
EP0510627B1 (en) | Encoding and decoding devices | |
US6408102B1 (en) | Encoding/decoding device | |
KR100556568B1 (ko) | 승산방법및승산회로 | |
KR0154785B1 (ko) | 추론방식에 의한 허프만 인코더 | |
EP0597733B1 (en) | Image encoding device | |
US5914680A (en) | Data encoding method and apparatus and data decoding method and apparatus | |
USRE45300E1 (en) | Context-adaptive variable length coder with simultaneous storage of incoming data and generation of syntax elements | |
KR20050010918A (ko) | 가변길이 복호화를 위한 방법 및 시스템, 및 코드워드들의지역화를 위한 장치 | |
KR970068622A (ko) | 코드 워드 검출 방법 및 장치 | |
US5991340A (en) | Method and system for encoding and decoding data using run prediction | |
JP3184670B2 (ja) | 画像符号化装置 | |
US5359420A (en) | Macro block address processor for digital compressed video signal decoder | |
US5801840A (en) | Apparatus for decoding codes with less memory capacity | |
KR100481204B1 (ko) | 데이터 문자의 입력 스트림을 코드의 출력 스트림으로 압축시키기 위한 데이터 압축 방법 및 장치 | |
JPH07177040A (ja) | 可変長符号化装置 | |
JPH0472421B2 (ko) | ||
KR19990005748A (ko) | Dvc의 연속 길이 코딩 장치 | |
JP3648944B2 (ja) | データ符号化方法およびデータ符号化装置ならびにデータ復号化方法およびデータ復号化装置 | |
JP3287461B2 (ja) | 可変長符号復号方法及び装置 | |
KR0173920B1 (ko) | 엠피이지2 신택스를 따르는 움직임벡터 가변길이 부호화장치 | |
KR100261031B1 (ko) | Dvc의 런-앰프 선택 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120706 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |