KR0152029B1 - Synchronously added averaging apparatus and method by interpolation - Google Patents
Synchronously added averaging apparatus and method by interpolation Download PDFInfo
- Publication number
- KR0152029B1 KR0152029B1 KR1019930026720A KR930026720A KR0152029B1 KR 0152029 B1 KR0152029 B1 KR 0152029B1 KR 1019930026720 A KR1019930026720 A KR 1019930026720A KR 930026720 A KR930026720 A KR 930026720A KR 0152029 B1 KR0152029 B1 KR 0152029B1
- Authority
- KR
- South Korea
- Prior art keywords
- digital signal
- distance error
- error
- interpolation filter
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Complex Calculations (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
본 발명은 디지탈신호 처리시 S/N비를 개선하기 위하여 평균화할대 보간기법을 적용하여 동기가산함으로써 시스템 자체내에서 발생되는 오차를 보정하여 이후단의 신호처리시 오차를 최소화할 수 있도록 한 보간기법을 이용한 동기가산 평균화장치 및 그 방법에 관한 것이다. 이러한 본 발명은 디지탈신호를 샘플링시점이 서로 일치하도록 소정횟수로 평균화하는 동기가산 평균화부의 전단에 거리오차 계산부와 보간필터계수 저장부와 보간필터로 구성된 보간기를 연결구성한다. 그리하여 입력된 디지탈신호로부터 거리오차를 계산하고, 상기 거리오차에 대응되는 보간필터계수를 보간다항식을 이용하여 계산하며, 입력된 디지탈신호를 소정시간간격으로 지연시켜 계산된 보간필터계수를 곱하고 곱한 값들을 모두 더하여 보간된 디지탈신호를 구한다. 이때 보간된 디지탈신호를 피드백시켜 여기서 구한 오차가 최소로 되는 시점의 거리오차를 찾아 신호를 보간하면 오차를 정확하게 보정할 수 있다.The present invention corrects the errors generated in the system itself by synchronous addition by applying an averaged interpolation technique to improve the S / N ratio in digital signal processing, thereby minimizing errors in subsequent signal processing. The present invention relates to a synchronous addition averaging apparatus using the method. The present invention connects an interpolator including a distance error calculator, an interpolation filter coefficient storage unit, and an interpolation filter to the front end of the synchronous addition averaging unit for averaging the digital signals by a predetermined number of times so that the sampling points coincide with each other. Thus, the distance error is calculated from the input digital signal, the interpolation filter coefficient corresponding to the distance error is calculated by using the interpolation formula, and the value is multiplied and multiplied by the interpolation filter coefficient calculated by delaying the input digital signal by a predetermined time interval. Add all of them together to obtain an interpolated digital signal. At this time, the interpolated digital signal is fed back to find the distance error at the point where the error obtained is minimized, and the signal is interpolated to correct the error accurately.
Description
제1도의 (a)-(c)는 종래의 아날로그/디지탈 변환기의 입출력 신호파형도.(A)-(c) of FIG. 1 is an input / output signal waveform diagram of a conventional analog / digital converter.
제2도는 본 발명의 보간기법을 이용한 동기가산 평균화장치의 전체블럭도.2 is an overall block diagram of a synchronous addition averaging apparatus using the interpolation method of the present invention.
제3도는 제2도에서 보간기의 상세구성을 보인 블럭도.3 is a block diagram showing the detailed configuration of the interpolator in FIG.
제4도는 시간축에 대해 보간필터로 입력되는 디지탈신호의 일예를 나타낸 그래프.4 is a graph showing an example of a digital signal input to an interpolation filter on a time axis.
제5도는 지터등의 오차에 대한 오차함수곡선을 나타낸 그래프.5 is a graph showing an error function curve for an error such as jitter.
제6도는 제4도의 입력신호에 대해 거리오차를 T/16간격으로 계산할 경우 오차함수의 일예를 나타낸 그래프.FIG. 6 is a graph showing an example of an error function when a distance error is calculated at a T / 16 interval with respect to the input signal of FIG.
제7도는 제4도의 입력신호를 본 발명의 보간기를 통해 보간할 경우의 출력신호를 나타낸 그래프.7 is a graph showing an output signal when the input signal of FIG. 4 is interpolated through the interpolator of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 보간기 11 : 거리오차 계산부10: interpolator 11: distance error calculation unit
12 : 보간필터계수 저장부 13 : 보간필터12: interpolation filter coefficient storage unit 13: interpolation filter
20 : 동기가산 평균화부20: synchronous addition averaging unit
본 발명은 디지탈신호 처리시 신호대노이즈(S/N)비 개선을 위한 동기가산 평균화에 관한 것으로, 특히 보간기법을 적용하여 동기가산함으로써 디지탈 입력신호간의 위상오차를 최소화하여 이후단의 신호처리시 오차를 최소화할 수 있도록 한 보간기법을 이용한 동기가산 평균화장치 및 그 방법에 관한 것이다.The present invention relates to synchronous addition averaging for improving signal-to-noise (S / N) ratio in digital signal processing. In particular, the synchronous addition is performed by applying an interpolation technique to minimize phase error between digital input signals, thereby reducing errors in subsequent signal processing. The present invention relates to a synchronous addition averaging apparatus using an interpolation technique and a method for minimizing the error.
일반적으로 디지탈신호 처리시스템에서는 우선 아날로그 입력신호를 일정한 샘플링 클럭신호에 맞춰 디지탈신호로 변환하고, 상기 디지탈신호에 신호처리기법에 의한 어떠한 알고리즘을 적용하여 처리하게 된다. 이때 상기 아날로그 입력신호에 노이즈가 많이 포함된 경우에는 신호대노이즈(S/N)비 향상을 위해 동일한 기간동안 동일한 입력신호를 샘플링한 디지탈신호를 소정횟수로 평균화한 후 다음의 신호처리를 하게 된다. 일정기간 동안 샘플링되어 입력되는 디지탈신호를 Xi(n)이라고 할 때 평균화되어 출력되는 디지탈신호[Y(n)]는 다음과 식(1)같이 표시된다.In general, in a digital signal processing system, an analog input signal is first converted into a digital signal in accordance with a predetermined sampling clock signal, and the digital signal is processed by applying an algorithm by a signal processing technique. In this case, when the analog input signal contains a large amount of noise, the following digital signal processing is performed after averaging the digital signals sampling the same input signal for a predetermined number of times in order to improve the signal-to-noise ratio. When the digital signal sampled and input for a certain period of time is called Xi (n), the digital signal Y (n), which is averaged and outputted, is represented by the following equation (1).
여기서, 평균화회수(M)를 증가시킬수록 신호대노이즈비가 개선된다. 이와 같이, 각 입력신호를 평균화할 때 각 입력신호[Xi(n)]의 샘플링시점이 서로 일치하도록 평균화하는 방법을 동기가산방법이라고 한다. 그러나 각 입력신호간에는 시스템에 동기된 샘플링 클럭신호에 맞춰 아날로그/디지탈변환을 하였더라도 실제로는 시스템내부의 불완전성으로 인하여 오차가 발생한다. 예를 들면, 아날로그소자의 지연특성 또는 아날로그/디지탈 변화기의 지터(jitter)로 인하여 상기 입력신호들은 각기 정확한 시점에서 아날로그/디지탈 변환이 되지 않음으로 인한 오차가 발생한다.Here, the signal-to-noise ratio is improved as the averaging frequency M is increased. As described above, the method of averaging the sampling time points of the respective input signals Xi (n) so as to coincide with each other when averaging each input signal is called a synchronous addition method. However, even though the analog / digital conversion is performed according to the sampling clock signal synchronized with the system, an error occurs due to the imperfection in the system. For example, due to a delay characteristic of an analog device or jitter of an analog / digital changer, an error occurs because the input signals are not analog / digital converted at an accurate time.
제1도는 종래의 아날로그/디지탈 변환기의 입출력 신호파형도로서, 아날로그/디지탈 변환기의 지터로 인하여 오차가 생긴 경우를 예로들어 나타낸 것이다. 제1도의 (a)는 아날로그 입력신호[X(t)]를 나타내고, 제1도의 (b)(c)는 평균화횟수(M)를 2로 할 때 상기 아날로그 입력신호[X(t)]를 시스템에 동기된 샘플링 클럭신호에 맞춰 변환시킨 디지탈 출력신호[X0(n),X1(n)]이다, 제1도의 (c)에 도시된 바와 같이, i=1일 때 아날로그/디지탈 변환기의 지터에 의하여 오차(E1)가 발생하였다.1 is an input / output signal waveform diagram of a conventional analog / digital converter, and illustrates an example in which an error occurs due to jitter of the analog / digital converter. Fig. 1 (a) shows the analog input signal X (t), and Fig. 1 (b) (c) shows the analog input signal X (t) when the averaging frequency M is 2; It is a digital output signal [X0 (n), X1 (n)] converted to a sampling clock signal synchronized with the system. As shown in (c) of FIG. 1, jitter of the analog-to-digital converter when i = 1. The error E1 occurred by.
상기와 같이 샘플링된 디지탈신호를 일정시간동안 동기가산 평균화할 때 각 입력신호[Xi(n)]는 다음 식(2)와 같이 표시된다.When the digital signal sampled as described above is synchronously added and averaged for a predetermined time, each input signal Xi (n) is expressed as in the following equation (2).
여기서, 일반적으로 지터에 의한 오차(Ei)는 샘플링구간(T)이내이다. 평균화횟수(M)를 2로 할 때 상기 입력신호[Xi(n)]를 평균화한 출력신호[Y(n)]는 다음 식(3)과 같이 표시된다.Here, in general, the error Ei due to jitter is within the sampling period T. When the averaging frequency M is 2, the output signal Y (n) obtained by averaging the input signal Xi (n) is expressed as in the following equation (3).
이와 같이 동일한 기간동안 동일한 입력신호[X(t)]가 들어오는 경우 아날로그/디지탈 변환기에서 클럭의 지터로 인하여 발생되는 오차를 보정해 주지 않으면 평균화된 출력신호[Y(n)]에 왜곡된 정보가 포함된다.As such, when the same input signal [X (t)] is input for the same period, distorted information is output in the averaged output signal [Y (n)] unless the analog / digital converter corrects the error caused by the jitter of the clock. Included.
그러나, 단순하게 샘플링시점(n)만을 일치하도록 하는 종래의 동기가산에 의한 평균화방법에 의하면, 시스템 자체내에서 발생되는 위상오차들을 제거할 수 없다는 문제점이 있었다. 특히 동일한 기간동안 동일한 입력신호가 들어올 경우 디지탈 입력신호간의 위상오차를 보정해 주지 않으면 평균화된 출력신호에 왜곡된 정보가 포함되어 이후단의 신호처리장치에 잘못된 정보를 입력하는 오류를 범하게 된다.However, according to the conventional method of averaging by synchronous addition so that only the sampling point n coincides, there is a problem in that phase errors generated in the system itself cannot be eliminated. In particular, when the same input signal is input for the same period, if the phase error between the digital input signals is not corrected, the averaged output signal includes distorted information, thereby making an error of inputting wrong information into the subsequent signal processing apparatus.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 시시템 자체내에서 발생되는 오차를 보정할 수 있는 보간기법을 이용하여 디지탈신호를 동기가산 평균화함으로써 이후단의 신호처리시 오차를 최소화할 수 있도록 한 보간기법을 이용한 동기가산 평균화장치 및 그 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the conventional problems as described above, and an object of the present invention is to perform signal processing in subsequent stages by synchronizing and averaging digital signals using an interpolation technique that can correct errors occurring in the system itself. The present invention provides a synchronous addition averaging apparatus using an interpolation technique and a method for minimizing time error.
상기와 같은 목적을 달성하기 위한 본 발명의 특징은 소정의 클럭신호에 맞춰 샘플링된 디지탈신호를 처리하는 디지탈신호 처리시스템에 있어서, 상기 입력되는 디지탈신호로부터의 거리오차를 계산하여 거리오차가 최소가 되는 지점을 구하고, 이 지점에 대응하는 보간필터계수를 발생하여 입력된 디지탈신호를 보간하는 보간기, 상기 보간기에서 출력된 디지탈신호를 샘플링시점이 서로 일치하도록 소정횟수로 평균화하여 후단의 신호처리기로 인가하는 동기가산 평균화부를 포함하는 것을 특징으로 하는 보간기법을 이용한 동기가산 평균화장치에 있다.A feature of the present invention for achieving the above object is a digital signal processing system for processing a digital signal sampled according to a predetermined clock signal, the distance error from the input digital signal is calculated to minimize the distance error An interpolator for interpolating the input digital signal by generating an interpolation filter coefficient corresponding to this point, and averaging the digital signals output from the interpolator by a predetermined number of times so that sampling points coincide with each other. A synchronous addition averaging apparatus using an interpolation technique is characterized by comprising a synchronous addition averaging unit to be applied.
또한 상기와 같은 목적을 달성하기 위한 본 발명의 다른 특징은 소정의 클럭신호에 맞춰 샘플링된 디지탈신호를 처리하는 방법에 있어서, 입력된 디지탈신호로부터 거리오차를 계산하는 단계와, 상기 거리오차에 대응되는 보간필터계수를 보간다항식을 이용하여 계산하는 단계와, 입력된 디지탈신호를 소정시간간격으로 지연시키고, 상기 계산된 보간필터계수를 이용하여 보간된 디지탈신호를 구하는 단계와, 일정간격으로 거리오차를 가변시키면서 보간된 디지탈신호로부터 오차함수를 계산하고 상기 오차함수가 최소값이 되는 시점의 거리오차가 검출될때까지 상기 과정을 반복하는 단계와, 상기 보간된 디지탈신호를 샘플링시점이 서로 일치하도록 소정횟수로 평균화하는 단계를 포함하는 것을 특징으로 하는 보간기법을 이용한 동기가산 평균화방법에 있다.In addition, another aspect of the present invention for achieving the above object is a method for processing a digital signal sampled according to a predetermined clock signal, the step of calculating a distance error from the input digital signal, and corresponding to the distance error Calculating the interpolation filter coefficients using the interpolation equation, delaying the input digital signal at a predetermined time interval, obtaining an interpolated digital signal using the calculated interpolation filter coefficients, and a distance error at a predetermined interval. Calculating an error function from the interpolated digital signal while varying and repeating the above process until a distance error at the time when the error function becomes the minimum value is repeated; and a predetermined number of times so that the sampling time of the interpolated digital signal coincides with each other. Synchronized sum average using interpolation method characterized in that it comprises the step of averaging On the way.
이하, 첨부된 제2도 내지 제7도를 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 2 through 7.
제2도는 본 발명의 보간기법을 이용한 동기가산 평균화장치의 전체블럭도이다. 도시된 바와 같이, 본 발명의 장치에는 전단의 아날로그/디지탈 변환기로부터 인가된 디지탈신호[X(n)]가 입력되고, 이 신호를 입력받은 보간기(10)는 상기 디지탈신호[X(n)]로부터 거리오차를 계산하여 보간필터계수를 구하고 상기 계수를 이용하여 입력된 디지탈신호[X(n)]를 필터링하게 된다. 상기 보간기(10)의 출력단에는 동기가산 평균화부(20)가 연결되어, 보간기(10)로부터 출력된 디지탈신호[Y(n)]를 샘플링시점이 서로 일치하도록 소정횟수 평균화하게 되고, 동기가산 평균화부(20)에서 출력된 신호는 후단의 신호처리기로 인가된다.2 is an overall block diagram of a synchronous addition averaging apparatus using the interpolation technique of the present invention. As shown, the digital signal X (n) applied from the analog / digital converter of the front end is input to the apparatus of the present invention, and the interpolator 10 receiving the signal receives the digital signal X (n). ] To calculate the interpolation filter coefficient by calculating the distance error and filter the input digital signal [X (n)] using the coefficient. A synchronous addition averaging unit 20 is connected to the output terminal of the interpolator 10 to average the predetermined number of times so that the sampling time coincides with the digital signal Y (n) output from the interpolator 10, The signal output from the addition averaging unit 20 is applied to a signal processor at a later stage.
제3도는 제2도에 보간기(10)의 상세구성을 보인 블럭도이다. 도시된 바와 같이, 본 발명의 보간기로 입력된 디지탈신호[X(n)]는 거리오차 계산부(11)와 보간필터(13)로 각각 인가된다. 거리오차 계산부(11)는 신호 입력 초기에는 입력된 디지탈신호[X(n)]로부터 지터 등에 의한 거리(또는 위상)오차를 계산하여 출력하고, 그 이후에는 보간필터(13)로부터 피드백(feedback)된 신호[Y(n)]로부터 오차를 구한다. 그래서, 오차가 최소로 되는 시점의 거리오차를 출력한다. 거리오차 계산부(11)의 출력단에는 보간필터계수 저장부(12)가 연결되고, 보간필터계수 저장부(12)에는 보간다항식을 이용하여 구한 각 거리오차에 대응되는 보간필터계수가 저장되어 있다. 보간필터계수 저장부(12)에서 독출된 보간필터계수는 보간필터(13)로 인가되고, 보간필터(13)는 입력된 디지탈신호[X(n)]를 소정시간간격으로 지연시켜 보간필터계수를 곱하고 곱한 값들을 모두 더하여 보간필터링된 디지탈신호를 출력한다.3 is a block diagram showing the detailed configuration of the interpolator 10 in FIG. As shown, the digital signal X (n) input to the interpolator of the present invention is applied to the distance error calculator 11 and the interpolation filter 13, respectively. The distance error calculator 11 calculates and outputs a distance (or phase) error due to jitter from the input digital signal X (n) at the beginning of signal input, and then feeds back from the interpolation filter 13 thereafter. The error is obtained from the signal [Y (n)]. Thus, the distance error at the time when the error is minimum is output. The interpolation filter coefficient storage unit 12 is connected to the output terminal of the distance error calculation unit 11, and the interpolation filter coefficient storage unit 12 stores the interpolation filter coefficient corresponding to each distance error obtained using the interpolation equation. . The interpolation filter coefficient read out from the interpolation filter coefficient storage unit 12 is applied to the interpolation filter 13, and the interpolation filter 13 delays the input digital signal X (n) at a predetermined time interval and interpolation filter coefficient. Multiply by and add the multiplied values to output the interpolated filtered digital signal.
상술한 바와 같이 구성된 보간기의 동작을 제4도 내지 제7도의 그래프를 참조하여 설명하면 다음과 같다.The operation of the interpolator configured as described above will be described with reference to the graphs of FIGS. 4 to 7.
우선, 보간필터에 대해 설명하기 위해 제1도의 (b)(c)에 일예로 나타낸 바와 같이, 동일한 기간동안 동일한 입력신호를 반복하여 샘플링한 디지탈신호[X(n)], 예를들어 X1=f(T1), X2=f(T2),…,Xn=f(Tn)인 신호가 상기 보간필터(13)로 입력된다고 가정한다. 임의의 2점에 대해선 유일한 선이 있듯이 임의의 3점으로부터 유일한 2차(quadratic)곡선을 구할 수 있다. 상기 디지탈신호[X(n)]에 대한 N-1차의 보간다항식은 다음 식(4)와 같다.First, as illustrated in (b) and (c) of FIG. 1 to explain the interpolation filter, a digital signal [X (n)] repeatedly sampled with the same input signal for the same period, for example, X1 = f (T1), X2 = f (T2),... It is assumed that a signal with Xn = f (Tn) is input to the interpolation filter 13. The only quadratic curve can be found from any three points, as there is a unique line for any two points. The N-th order complementary term for the digital signal [X (n)] is given by the following equation (4).
보간다항식에 의하면 거리오차(T)를 알면 보간필터계수를 계산할 수 있고, 계산된 보간필터계수를 보간필터(13)에 가하면 보간필터(13)는 입력신호를 소정시간간격으로 지연시킨(X1,X2,…,Xn)에 상기 보간필터계수를 차례로 곱하여 모두 더함으로써 보간된 디지탈신호[P(T)]를 구할 수 있다. 이 보간된 디지탈신호[P(T)]는 오차가 없는 정확한 샘플링위치에서 샘플링한 디지탈신호를 의미한다. 따라서, 본 발명에서는 우선 지터 등에 의한 거리오차를 구한 후 이에 대응되는 보간필터계수를 보간다항식으로 구한다.According to the interpolation equation, when the distance error T is known, the interpolation filter coefficient can be calculated. When the calculated interpolation filter coefficient is added to the interpolation filter 13, the interpolation filter 13 delays the input signal at a predetermined time interval (X1, The interpolated digital signal P (T) can be obtained by multiplying X2, ..., Xn) by the interpolation filter coefficients in order. The interpolated digital signal P (T) means a digital signal sampled at an accurate sampling position without error. Therefore, in the present invention, first, the distance error due to jitter or the like is obtained, and then the interpolation filter coefficient corresponding to the jitter is obtained by the interpolation equation.
제4도는 시간축을 기준으로 샘플링되어 보간필터(13)로 입력되는 디지탈신호[X(n)]의 일예를 나타낸 그래프로서, 상기 그래프에 의하면 입력신호[X(n)]는 정확히 샘플링되지 않아 대칭이 되지 않는다. 지터 등에 의한 오차(E)에 의한 오차함수[f(E)]는 제5도에 도시된 그래프에서와 같이 샘플링주기(-T,+T) 이내에서 대칭인 곡선을 가지므로 오차함수[f(E)]를 입력신호 대칭특성을 이용하여 정의하면 다음 식(5)와 같다.4 is a graph showing an example of the digital signal X (n) sampled on the time axis and input to the interpolation filter 13. According to the graph, the input signal X (n) is not accurately sampled and is symmetrical. This doesn't work. The error function f (E) due to the error E due to jitter or the like has a symmetrical curve within the sampling period (-T, + T) as shown in the graph shown in FIG. E)] is defined using the input signal symmetry characteristics as shown in the following equation (5).
그러므로 거리오차 계산기(11)는 샘플링된 디지탈신호[X(n)]가 입력되면, 상기 오차함수[f(E)] 계산식을 이용하여 거리오차(e)를 구한 후 보간필터계수 저장부(12)로 출력한다. 이때 입력신호[X(n)]가 완벽한 대칭조건을 만족했다면 오차함수[f(E)]는 0이다. 보간필터계수 저장부(12)는 거리오차(e)에 대응되는 보간필터계수를 보간다항식[P(T)]을 이용하여 계산한 후 계산된 값들을 모두 기억시켜 둔 메모리장치이다. 그러므로 거리오차 계산부(11)로부터 거리오차(e)가 입력되면, 보간필터계수 저장부(12)는 입력된 거리오차(e)에 대응되는 보간필터계수를 읽어 보간필터(13)로 출력하고, 보간필터(13)는 입력신호에 상기 보간필터계수를 곱하여 모두 더함으로써 보간된 신호[Y(n)=P(T=e)]를 출력한다.Therefore, the distance error calculator 11 calculates the distance error e by using the error function f (E) when the sampled digital signal X (n) is input, and then interpolates the filter coefficient storage unit 12. ) If the input signal X (n) satisfies the perfect symmetry condition, the error function f (E) is zero. The interpolation filter coefficient storage unit 12 is a memory device that calculates the interpolation filter coefficient corresponding to the distance error e using the interpolation equation [P (T)] and stores all the calculated values. Therefore, when the distance error e is input from the distance error calculator 11, the interpolation filter coefficient storage unit 12 reads the interpolation filter coefficient corresponding to the input distance error e and outputs the interpolation filter 13 to the interpolation filter 13. The interpolation filter 13 outputs the interpolated signal [Y (n) = P (T = e)] by multiplying the input signal by the multiplication and adding the interpolation filter coefficient.
그러나, 상기와 같은 보간기법에 의해 구해진 신호[Y(n)]는 정확하지 않고 오차가 많이 생길 수 있다. 그러므로 보간된 출력신호[Y(n)]를 다시 거리오차 계산부(11)로 피드백시켜 오차신호[g(e)]를 구한 후 상기 오차신호[g(e)]가 최소값이 되도록 거리오차(e)를 움직이며 찾는다. 이때 보간된 출력신호[Y(n)]에 대한 오차신호[g(e)]는 전술된 오차함수[f(E)] 계산식을 이용하여 다음 식(6)과 같이 정의 할 수 있다.However, the signal Y (n) obtained by the interpolation technique as described above is not accurate and may cause a lot of errors. Therefore, the interpolated output signal Y (n) is fed back to the distance error calculation unit 11 to obtain the error signal g (e), and then the distance error (g (e)] becomes a minimum value. e) move and find. In this case, the error signal g (e) with respect to the interpolated output signal Y (n) may be defined as shown in Equation 6 using the above-described error function f (E).
제6도는 제4도의 입력신호[X(n)]에 대해 3차 보간다항식을 이용하고 거리오차 계산기(11)에서 거리오차(e)를 T/16간격으로 계속 출력할 경우 상기 오차신호[g(e)] 계산식에 의해 구해진 오차신호[g(e)]의 일예를 나타낸 그래프이다. 이 그래프에 의하면, 보간된 출력신호[Y(n)]를 계속 피드백시켜 계산한 오차신호[g(e)]가 최소값이 되는 시점은 거리오차(e)가 2/16인 시점이다. 그러므로 거리오차 계산기(11)에서는 반복계산에 의해 구해진 거리오차값(예;2/16)을 보간필터계수 저장부(12)로 출력하고, 이때 보간필터(13)에 의해 보간된 출력신호[Y(n)]는 제7도에 그래프로 도시된 바와 같이 대칭된 형태로 나타나므로 정확한 시점에서 샘플링된 것을 알 수 있다.FIG. 6 illustrates the error signal [g] when the distance error e is continuously output at the T / 16 interval using the third order Bogan equation for the input signal X (n) of FIG. (e)] is a graph showing an example of the error signal g (e) obtained by the calculation formula. According to this graph, the time when the error signal g (e) calculated by continuously feeding back the interpolated output signal Y (n) becomes the minimum value is the time when the distance error e is 2/16. Therefore, the distance error calculator 11 outputs the distance error value (e.g., 2/16) obtained by iterative calculation to the interpolation filter coefficient storage unit 12, and output signal [Y] interpolated by the interpolation filter 13 at this time. (n)] is shown symmetrically as shown in the graph in FIG.
상기 보간필터(13)에서 출력된 신호[Y(n)]는 동기가산 평균화부(20)로 인가되고, 상기 동기가산 평균화부(20)는 입력신호[Y(n)]를 샘플링시점이 서로 일치하도록 다시 소정횟수로 평균화하여 평균화된 디지탈신호를 후단의 신호처리기로 출력한다.The signal Y (n) output from the interpolation filter 13 is applied to the synchronous addition averaging unit 20, and the synchronous addition averaging unit 20 samples the input signal Y (n) from each other. The averaged signal is averaged again a predetermined number of times, and the averaged digital signal is output to a signal processor at a later stage.
이상에서와 같이 본 발명은 입력된 디지탈신호로부터 오차를 구한 후 보간다항식을 이용하여 보간필터계수를 계산하고 이를 이용하여 입력신호를 보간필터링한 후 동기가산 평균화하므로 시스템 자체내에서 발생되는 오차를 보정할 수 있어 이후단의 신호처리시 오차를 최소화할 수 있는 효과가 있다.As described above, the present invention calculates an error from the input digital signal, calculates an interpolation filter coefficient using the interpolation equation, uses the same to interpolate the input signal, and then synchronizes and averages the correction to correct the error generated in the system itself. Since it is possible to minimize the error in the subsequent signal processing.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930026720A KR0152029B1 (en) | 1993-12-07 | 1993-12-07 | Synchronously added averaging apparatus and method by interpolation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930026720A KR0152029B1 (en) | 1993-12-07 | 1993-12-07 | Synchronously added averaging apparatus and method by interpolation |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950022329A KR950022329A (en) | 1995-07-28 |
KR0152029B1 true KR0152029B1 (en) | 1998-11-02 |
Family
ID=19370111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930026720A KR0152029B1 (en) | 1993-12-07 | 1993-12-07 | Synchronously added averaging apparatus and method by interpolation |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0152029B1 (en) |
-
1993
- 1993-12-07 KR KR1019930026720A patent/KR0152029B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950022329A (en) | 1995-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4954824A (en) | Sample rate conversion system having interpolation function with phase locked clock | |
EP0599817B1 (en) | Sampling frequency conversion method and apparatus | |
US5432511A (en) | Sampling frequency conversion using interrupt control | |
US5638010A (en) | Digitally controlled oscillator for a phase-locked loop providing a residue signal for use in continuously variable interpolation and decimation filters | |
JP3811873B2 (en) | Symbol timing recovery circuit in digital demodulator. | |
KR100189371B1 (en) | An interpolator of digital decoder | |
US9379886B2 (en) | Sample rate converter and method of converting sample rate | |
US7526395B2 (en) | Logic analyzer using a digital filter | |
US4905101A (en) | Time base corrector | |
US9748967B1 (en) | Periodic signal averaging with a time interleaving analog to digital converter | |
EP0605895B1 (en) | Sampling rate converter | |
US10097200B1 (en) | Resynchronization of sample rate converters | |
KR0152029B1 (en) | Synchronously added averaging apparatus and method by interpolation | |
US6766338B1 (en) | High order lagrange sample rate conversion using tables for improved efficiency | |
JPH0686245A (en) | Signal processing system | |
JP3221034B2 (en) | Sampling frequency converter | |
US6973468B2 (en) | Data interpolating device and method, sampling function generating device, data interpolating program, and recorded medium | |
JP3221041B2 (en) | Sampling frequency converter | |
EP0191468A2 (en) | An apparatus for generating a velocity error signal | |
US20040151267A1 (en) | Apparatus and/or method for variable data rate conversion | |
US7425993B2 (en) | Video signal processing | |
KR960010480B1 (en) | Sampling phase error correcting method | |
JP2607494B2 (en) | Digital sample rate conversion control circuit | |
KR0119392Y1 (en) | Vertical interpolation device of hdtv decoder | |
JPH1183914A (en) | Period detecting equipment and period detecting method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080529 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |