KR0152026B1

KR0152026B1 - 복호화시의 헤더검출방법 및 그 장치

Info

Publication number: KR0152026B1
Application number: KR1019930024751A
Authority: KR
Inventors: 정석우
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1993-11-19
Filing date: 1993-11-19
Publication date: 1998-10-15
Also published as: KR950016362A

Abstract

본 발명은 복호화시의 헤더검출방법 및 그 장치에 관한 것이다. 본 발명의 장치는 가변길이부호화된 데이타의 비트스트림으로 부터 헤더간의 공통점을 찾아 헤더정보를 검출하는 헤더검출부와, 윈도우갯수만큼의 카운트값을 갖으며 헤더의 갯수를 카운트하는 카운터부와, 입력되는 데이타들을 연결하여 데이타 압축포맷에 상응하는 소정비트의 데이타로 변환시키는 비트변환부, 및 소정 비트의 데이타들을 각 윈도우메모리에 순서적으로 분배하기 위한 데이타분배부로 구성되어 있다.

따라서, 본 발명은 헤더정보를 한 곳에서 검출하기 때문에 별도의 가격이 비싼 FIFO메모리가 불필요하므로 경제성이 높아지고, 시스템 구성이 간단해지는 효과를 제공한다.

Description

복호화시의 헤더검출방법 및 그 장치

제1도는 종래 복호화시 디포매팅장치를 나타낸 블록도.

제2도는 본 발명이 적용된 복호화시 디포매팅장치를 나타내는 블록도.

제3도는 영상데이타 및 헤더정보의 결합배열도.

제4도는 프레임단위으 영상데이타 분할 상태도.

제5도는 제2도 장치의 헤더검출부를 나타내는 상세도.

제6도는 제2도 장치의 비트 변환부를 나타내는 상세도.

제7도는 제2도 장치의 데이타분배부에서 분배제어신호발생기를 나타내는 상세도.

* 도면의 주요부분에 대한 부호의 설명

20 : 헤더검출부 30 : 비트변환부

40 : 데이타분배부 45 : 분배제어신호발생기

50~80 : 윈도우 메모리

본 발명은 가변길이부호화된 데이타를 가변길이복호화하는 방법 및 그 장치에 관한 것으로서, 특히 프레임단위의 영상데이타를 다수의 군(Group)으로 분할하여 병렬로 복호화하고자 할 경우 데이타 분배를 위한 복호화시의 헤더정보검출방법 및 그 장치에 관한 것이다.

일반적으로 고선명텔레비젼(High Definition Television; HDTV)과 같은 영상데이타 압축ㆍ복원시스템에서 HDTV카메라와 A/D변환기를 거친 데이타는 이산여현변환(descrete cosine transform; DCT), 양자화, 그리고 DPCM등의 손실인코딩(Loss Encoding)방식의 루프(Loop)를 거치는 동안 그 양이 줄어들게 된다. 또한, 더 많은 데이타 압축을 위하여 가변길이부호화(Variable Length Coding; VLC)방법과 같은 무손실인코딩(Lossless Encoding)방식을 사용한다. 가변길이 부호화된 데이타는 압축된 그 비트길이가 발생빈도에 따라 다르므로 이러한 비트데이타를 연결하고, 일정 비트 길이로 분할하여 출력한다. 출력된 비트스트림은 보통 일정비트로 분할되어 선입선출메모리에 저장하게 되며 포매터(Formatter)에서 전송포맷으로 포매팅된다. 포매터에서는 채널인코더전에 압축된 영상, 음성데이타와 시스템동기신호, 텔레텍스트(Teletext)등과 같은 부가적데이타를 갖는 데이타 영역등을 정해진 순서로 포매팅한다. 포매터, 채널인코더를 거쳐 전송된 데이타는 영상데이타 복원시스템에서 반대로 채널디코더와 제1도에 도시된 디포매터로 입력된다.

제1도는 종래 복호화시 디포매팅장치를 나타낸 블록도로서, 송신측으로부터 전송된 가변길이부호화데이타는 채널디코더(미도시)에 의해서 에러 정정된 비트스트림(Bit Stream)형태의 데이타 (DSi)로 변환되어 디멀티플렉서(11)로 공급된다. 디멀티플렉서(11)는 입력되는 비트스트림데이타(DSi)를 역다중화하고, 역다중화된 데이타들중 컨트롤, 부가적데이타, 음성데이타 및 시스템컨트롤데이타들을 해당 복호화기내의 선입선출메모리로 공급한다. 한편, 하나의 완전한 화면인 프레임(Frame)의 시작위치를 알려주는 화상시작부호(Picture Start Code; 이하 PSC라 함)나 일반적인 영상데이타 처리단위에 해당하는 매크로블록(Macroblock)들을 나타내주는 매크로블록군(Mass of Macro Block)시작부호(이하 MSC라 함) 등의 헤더정보가 포함된 영상데이타는 제1헤더검출부(12)와 제1시프트레지스터(13)로 각각 공급된다. 제1헤더검출부(12)는 입력되는 수직동기신호(Vsync)에 동기되어 디멀티플렉서(11)에서 공급되는 데이타로부터 화상시작부호(PSC)를 검출한다. PSC가 검출되면, 제1헤더검출부(12)는 버퍼(14)에 쓰기인에이블신호(WE)를 공급한다. 제1시프트레지스터(13)는 디멀티플렉서(11)에서 공급되는 비트스트림형태의 데이타를 1비트씩 시프트시키면서 8비트 단위의 데이타를 버퍼(14)로 인가한다. 선입선출(First-In-First-Out; FIFO)메모리로 이루어진 버퍼(14)는 제1헤더검출부(12)로부터 쓰기인에이블신호(WE)가 인가되면, 제1시프트레지스터(13)로부터 인가되는 8비트 데이타들을 저장한다. 제1헤더검출부(12)는 또한, 버퍼(14)의 오버플로우(Overflow) 내지 언더플로우(Underflow) 발생을 방지하기 위해 입력되는 데이타로부터 버퍼딜레이코드(Buffer Delay Code)를 검출하며, 송신측의 버퍼딜레이만큼 버퍼(14)에 데이타를 저장시킨다. 그런 다음, 제1헤더검출부(12)는 읽기인에이블신호(RE)를 버퍼(14)로 공급한다. 버퍼(14)는 제1헤더검출부(12)로부터 읽기인에이블신호 (RE)가 인가되면, 저장하고 있던 8비트의 데이타들을 순서적으로 출력한다. 제2시프트레지스터(15)는 버퍼(14)로부터 인가되는 8비트데이타들을 연결하여 24비트의 대이타로 출력한다. 24비트 길이의 비트스트림으로 변환하는 이유는 다음과 같다. 통상의 가변길이 부호화부는 발생빈도에 따라 비트길이를 달리 갖는 부호어(Codeword)로 부호화하며, 그 길이는 데이타에 따라 다르다. 즉, 영상데이타의 경우는 3~21비트길이의 부호어를 갖으며, 헤더정보는 2~24비트길이를 갖는다. 뿐만아니라, 가변길이복호화부는 시스템의 매 클럭바다 데이타 하나씩을 북호화해야 하므로, 24비트길이의 압축데이타인 경우 한 클럭에 대해 최대 24비트길이의 해당데이타를 복호화하여야 하기 때문이다. 제2헤더검출부(16)는 수직동기신호(Vsync)에 동기되어 제2시프트레지스터(15)로부터 인가되는 24비트의 데이타들로부터 매크로블록군시작부호(MSC)를 검출한다. 제2헤더검출부(16)는 MSC가 검출될 때마다 데이타분배부(17)의 절환접촉자가 해당 접점들을 순서적으로 절환접속하 수 있도록 제어신호를 출력한다. 데이타분배부(17)는 제2시프트레지스터(17)로부터 인가되는 24비트의 데이타들을 제2헤더검출부(16)로 부터 인가되는 제어신호에 따라 4개의 윈도우메모리(WIN1 ~ WIN4)에 순서적으로 인가한다. 각각의 윈도우메모리(WIN1 ~ WIN4)에 저장된 영상데이타는 가변길이복호화부(VLD)에 의해 병렬로 복호화된다.

이처럼 헤더정보검출시 PSC와 버퍼딜레이코드가 검출된 후 소정시간이 소요된 후에 MSC가 검출되므로 소요시간동안에 영상데이타를 저장하기 위한 별도의저장수단이 필요하게 되었는 데 일반적으로 가격이 비싼 FIFO메모리를 많이 사용하기 때문에 경제적 손실을 가져오는 문제점이 있었다.

따라서, 본 발명의 목적은 전술한 문제점을 해결할 수 있도록 헤더정보들을 별도로 검출하지 않고 동시에 검출하여 FIFO메모리 사용이 불필요 하게 할 수 있는 헤더검출방법을 제공함에 있다.

본 발명의 다른 목적은 전술한 복호화시의 헤더정보검출방법을 구현하기 위한 장치를 제공함에 있다.

이와 같은 목적들을 달성하기 위한 본 발명에 따른 복호화시의 헤더정보검출방법은, 가변길이부호화된 데이타를 다수의 윈도우메모리에 분할하여 병렬로 복호화시 영상데이타에 포함된 한 프레임의 시작을 나타내는 화상시작코드와, 프레임을 다수의 블록들로 이루어진 소정의 군들로 나누어 그 군의 시작을 나타내는 매크로블록군시작코드등의 헤더정보를 검출하기 위한 방법에 있어서, 입력되는 영상데이타를 헤더정보의 부호길이만큼 인가받아 화상시작코드기준데이타와 비교하여 화상시작코드를 검출하는 PSC검출단계와, 입력되는 영상데이타를 헤더정보의 부호길이만큼 인가받아 다수의 위도우메모리들에 저장될 각각의 매크로블록군시작코드기준데이타드로가 비교하여 다수의 윈도우메모리들에 저장될 매크로블록군시작코드를 순서적으로 검출하는 MSC검출단계와, 입력되는 영상데이타로부터 버퍼딜레이코드를 검출하고, 입력데이타를 카운트하여 검출된 버퍼딜레이에 도달할 때마다 각 윈도우메모리로 읽기인에이블신호를 인가하는 버퍼딜레이카운트단계와, 입력되는 일정비트의 영상데이타들을 소정비트수의 데이타로 연결하는 비트변환 단계와, 상기 PSC검출단계와 MSC검출단계로 부터 검출되는 헤더정보에 응답하여 다수의 윈도우메모리에 순서적으로 쓰기 인에이블신호를 인가하는 분배제어신호발생단계, 및 상기 비트변환된 소정비트수의 데이타를 쓰기인에이블 상태의 윈도우메모리에 공급하는 데이타분배단계를 포함한다.

본 발명의 다른 목적을 달성하기 위한 복호화시의 헤더검출장치는, 일정한 전송포맷을 갖는 프레임단위의 가변길이부호화된 데이타를 전송받아 디포매팅하고, 그 중 영상데이타를 가변길이복호화하는 장치에 있어서, 상기 영상데이타를 쓰고, 읽기위한 다수의 윈도우메모리들과, 입력되는 헤더정보와 영상데이타로 부터 헤더간의 공통점을 이용하여 헤더정보들을 검출하여 검출될 때마다 제어신호들을 발생하고, 그 중 버퍼딜레이코드가 검출되면 버퍼딜레이만큼 데이타를 카운트하여 상기 윈도우메모리에 읽기인에이블신호를 인가하며, 일정비트의 영상데이타를 비트변환부로 인가하는 헤더검출부와, 상기 헤더검출부로 부터 인가되는 일정비트의 데이타들을 데이타전송 포맷에 대응하도록 연결하고, 헤더검출부로 부터 제어신호가 인가될 때 마다 연결된 소정 비트의 데이타를 출력하는 비트변환부, 및 상기 헤더검출부로 부터 인가되는 제어신호들에 응답하여 대응되는 윈도우메모리들에 순서적으로 쓰기인에이블신호를 인가하는 분배제어신호발생기를 구비하며, 분배제어 신호발생기에 의해 쓰기인에이블된 윈도우메모리에 데이타를 분배하는 데이타분배부를 포함한다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.

제2도는 본 발명이 적용된 복호화시 디포매팅장치를 나타내는 블록도이다. 제2도에 나타낸 디포매팅장치는 입력되는 비트스트림형태의 데이타로부터 PSC와 MSC를 검출하여 그에 따른 제어신호들 (CTL1~CTL6) 을 발생하고, 버퍼딜레이코드를 검출하여 그에 따른 읽기인에이블신호 (RE)를 발생하는 헤더검출부(20)와, 헤더검출부(20)로부터 8비트의 데이타(DATA)들을 인가받아 압축포맷에 맞게 연결하여 제1제어신호 (CTL1) 에 따라 출력하는 비트변환부(30)를 구비한다. 디포매팅장치는 또한, 헤더검출부(20)의 제어신호에 따라 분배제어신호를 발생하는 분배제어신호발생기(45)를 갖으며, 비트변환부(30)로부터 인가되는 데이타를 분배제어신호에 따라 다수의 위도우메모리들(50,60,70,80)중 어느 하나로 공급되는 데이타분배부(40)를 구비한다. 이러한 구성을 갖는 제2도 장치에 대한 동작을 제3도 내지 제7도를 참조하여 좀 더 구체적으로 설명한다.

제3도는 영상데이타 및 헤더정보의 결합배열도로서, 1포레임에 PSC를 갖는 프레임헤더데이타와 60개의 매크로블록군(MMB)으로 이루어져 있다. 비트스트림형태의 데이타들은 가변길이부호화된 데이타이므로 각 MMB의 길이가 다르다. 도시된 바와 같은 비트스트림형태의 데이타들은 제4도에 도시한 바와 같이 4개의 윈도우영역에 MMB단위로 저장된다. 즉, 제1윈도우영역에서는 PSC를 포함하고 있는 프레임헤더데이타, MSC를 포함하고 있는 매크로블록군으로 MMB1, MMB5, MMB9, . . . , MMB53, MMB57이 위치하고, 제2윈도우영역에는 MMB2, MMB6, MMB10, . . . , MMB54, MMB58이 위치한다. 제3윈도우영역에는 MMB3, MMB7, MMB11, . . .MMB55, MMB59가 위치하고, 제 4윈도우영역에는 MMB4, MMB8, MMB12, . . . , MMB56, MMB60이 위치한다. 이와 같이 4개의 윈도우메모리(50,60,70,80)에 제4도에 도시한 바와 같이 데이타를 분배하기 위해서 제2도에 도시된 헤더검출부(20)는 입력되는 데이타 (DATA)로부터 헤더정보를 검출하고, 그에 따른 제어신호들(CTL1~CTL6)과 읽기인에이블신호(RE) 및 8비트의 데이타(DATA)들을 출력한다.

제5도는 제2도 장치의 헤더검출부(20)를 나타내는 상세도이다. 제5도 나타낸 헤더검출부(20)는 입력되는 데이타(DATA)로부터 버퍼딜레이코드를 검출하며, 검출된 버퍼딜레이만큼 입력데이타를 카운트하여 읽기인에이블신호(RE)를 출력하는 버퍼딜레이카운터(21)를 구비한다. 헤더검출부(20)는 또한, 헤더정보의 부호길이에 상응하는 다수의 직렬연결된 지연기들(DLY1~DLY4), 각 지연기들(DLY1~DLY4)의 출력단에 연결되어 PSC를 검출하기 위한 PSC검출기(23), 및 MSC를 검출하기 위한 MSC검출기(25)를 구비한다. PSC검출기(23)는 각 지연기(DLY1~DLY4)의 출력데이타들을 정(+)입력단자로, 사전 설정한 기준데이타(REF_PSC)를 부(-)입력단자로 각각 인가받아 서로 비교하여 PSC를 검출하는 비교기(COMP)로 이루어진다. MSC검출기(25)는 각 지연기(DLY1~DLY4)의 출력데이타들을 정(+)입력단자로 인가받고, 사전 설정한 기준데이타들(REF_msc1~REF_msc4)을 각각 부(-) 입력단자로 인가받아 서로 비교하여 순서적으로 MSC를 검출하는 다수의 비교기들(COMP1~COMP4)로 이루어진다. PSC검출기(23)와 MSC검출기(25)를이루는 비교기들(COMP,COMP1~COMP4)의 출력단에는 그 출력신호들을 논리합연산하는 논리합소자(OR)가 연결되도록 구성된다.

제5도에서, 헤더검출부(20)는 입력데이타(DATA)를 버퍼딜레이카운터(21)와 제1지연기(DLY1)로 각각 인가받는다. 버퍼딜레이카운터(21)는 입력되는 데이타(DATA)로부터 버퍼딜레이코드를 검출한다. 제1지연기(DLY1)는 데이타가 입력되면 이전 입력데이타를 제2지연기(DLY2)와 PSC검출기(23)의 비교기(COMP) 및 MSC검출기(25)의 비교기들(COMP1~COMP4)로 각각 출력한다. 제2지연기(DLY2)와 제3지연기(DLY3)도 제1지연기(DLY1)와 제2지연기(DLY2)로부터 데이타가 입력되면 이전 입력데이타를 제3 및 제4지연기(DLY3,DLY4)와 PSC검출기(23)의 비교기(COMP) 및 MSC검출기(25)의 비교기들9COMP1~COMP4)로 각각 출력한다. 제4지연기(DLY4)는 제3지연기(DLY3)로부터 데이타가 입력되면 8비트의 이전 입력데이타를 비트변환부(30)와 PSC검출기(23)의 비교기(COMP)및 MSC검출기(25)의 비교기들(COMP1~COMP4)로 각각 출력한다. PSC검출기(23)의 비교기(COMP)는 지연기들(DLY1~DLY4) 각각으로부터 인가되는 8비트의 데이타들을 사전 설정한 PSC기준데이타(REF_PSC)와 비교하여 PSC검출유무를 나타내는 이진형태의 제2제어신호 (CTL2)를 출력한다. 즉, 비교기(COMP)는 PSC가 검출되면 하이(High)상태의 제1신호를, 검출되지 않으면 로우(low) 상태의 제2신호를 출력한다. MSC검출기(25)의 비교기들(COMP1~COMP4)은 지연기들(DLY1~DLY4)로부터 헤더정보의 부호길이만큼의 데이타를 인가받고 각각의 MSC기준데이타들(REF_msc1~REF_msc4)과 비교하여 4개의 윈도우메모리(제2도의 50~80)중 해당 윈도우 메모리에 들어갈 MSC를 검출한다. 제1비교기(COMP1)는 제4도에 도시된 바와 같이 제1윈도우영역내에 저장될 1,5,9,13,....,53,57번째의 MMB 각각의 MSC를 검출하는 것으로, 해당 MMB의 MSC에 공통된 비트데이타를 이용하여 검출하게 된다. 예를 들어, 헤더정보의 부호길이가 32비트라고 한다면 상위 24비트는 동일한 비트데이타가 되고 하위 8비트에 의해서 PSC와 MSC가 구분되어 진다. 도한, 해당 윈도우메모리에 저장될 MMB의 MSC 사이에는 공통의 비트데이타가 포함된다. 즉, 제1윈도우메모리(50)에 저장될 1(01₂),5(101₂),9(1001₂),.... 등의 MMB 각각의 MSC 하위 2비트가 모두 1이기 때문에 제 1MSC기준데이타(REF_msc1))의 하위 2비트를 1로 하여 제1윈도우메모리(50)에 저장될 MMB의 MSC를 검출할 수 있다.

제2비교기(COMP2)도 이와 같이 제2윈도우메모리(60)에 저장될 2(10₂), 6(1102), 10(10102), ... 등의 MMB 각각의 MSC 하위 2비트가 모두 10이기 때문에 제2 MSC기준데이타(REF_MSC2)의 하위 2비트를 10으로 하여 제2윈도우메모리(60)에 저장될 MMB의 MSC를 검출하다. 이처럼 제3비교기(COMP3)는 11, 제 4비교기(COMP4)는 0으로 하여 입력데이타들로부터 해당 MSC를 검출하고, 그에 따른 각각의 제어신호들 (CTL3~CTL6)을 출력한다. 논리합소자(OR)는 PSC검출기(23)의 비교기(COMP)로부터 인가되는 제2제어신호 (CTL2)와 MSC검출기(25)의 비교기들(COMP1~COMP4)각각으로부터 인가되는 해당 MSC검출유무를 나타내는 제어신호들 (CTL3~CTL6)을 논리합연산하여 PSC 또는 MSC가 검출될 때마다 하이(High)상태, 검출되지 않을때 로우(Low) 상태의 이진신호인 제1제어신호(CTL1)로 출력한다. 버퍼딜레이카운터(21)는 버퍼딜레이코드를 검출하여 그 버퍼딜레이만큼 경과 후 읽기인에이블신호(RE)를 출력한다.

제6도는 제2도 장치의 비트변환부(30)를 나타내는 상세도이다. 제6도에 나타낸 비트변환부(30)는 데이타의 압축포맷에 상응하는 복수개의 직렬연결된 지연기(DLY1,DLY2)와, 각 지연기(DLY1,DLY2) 의 출려데이타와 현 입력데이타를 제1제어신호(CTL1)에 따라 연결하여 출력하는 데이타연결기(35)를 구비한다.

제6도에서, 비트변환부(30)는 헤더검출부(20)로부터 인가되는 8비트단위의 데이타(DATA)를 직렬연결된 복수의 지연기(DLY1,DLY2)를 통해 차례로 지연시킨다. 지연기(DLY1)로 입력되는 8비트 데이타(DATA)는 데이타 연결기(35)의 제3입력단자(IN3)로도 입력된다.지연기(DLY1,DLY2)에서 각각 출력되는 8비트 데이타들은 데이타연결기(35)의 제1 및 제2입력단자(IN1,IN2)로 입력된다. 데이타연결기(35)는 헤더검출부(20)의 논리합소자(OR)로부터 PSC 내지 MSC의 헤더정보검출유무를 나타내는 제1제어신호 (CTL1)를 인에이블단자(ENB)로 인가받아 PSC또는 MSC가 검출될 때마다 입력단자들(IN1~IN3)로 입력받은 세개의 8비트데이타들을 서로 연결하여 24비트이 데이타(DATA)로 출력한다.

제7도는 제2도 장치의 데이타분배부(40)에서 분배제어손호발생기(45)를 나타내는 상세도이다. 분배제어신호발생기(45)는 제2제어신호(CTL2)를 공통으로 인가받고, 설정된 윈도우메모리에 저장될 MSC검출을 나타내느 제어신호를 인가받아 논리합연산하는 논리합소자들(OR1~OR4)과, 정해진 윈도우메모리 이외의 윈도우메모리에 저장될 MSC검출을 나타내는 제어신호들을 논리합연산하는 노리합소자들(OR1'~OR4')을 구비한다. 분배제어신호발생기(45)는 또한, 대응되는 두 논리합소자들의 출력단에 S-R플립플롭(FF1~FF4)이 연결되며, S-R 플립플록(FF1~FF4)의 출력단에는 논리곱소자(AND1~AND4)가 연결된다. 논리곱소자(AND1~AND4)에는 D-플립플롭(DFF1~DFF4)이 연결되어 소정의 클럭신호(CLK)에 동기되어 입력신호를 쓰기인에이블신호(WE1~WE4)로 출력하도록 구성된다.

분배제어신호발생기(45)의 제1논리합소자(OR1)는 제2제어신호(CTL2)와 제1윈도우메모리(50)에 저장될 MMB의 MSC검출유무를 나타내는 제3제어신호(CTL3)를 논리합연산한다. 다른 제1논리합소자(OR1')는 입력되는 제4내지 제6제어신호(CTL4~CTL6)를 서로 논리합연산한다. 제1논리합소자들(OR1,OR1')의 논리연산결과값들은 각기 제1S-R 플립플롭(FF1)의 두입력단자(S,R)로 인가된다. 즉, 제 1S-R플립플롭(FF1)은 PSC도는 제1윈도우영역에 위치할 MSC가 검출되면 하이(High)상태의 제1신호를, 이니면 로우(Low) 상태의 제2신호를 S단자로 인가받고, R단자로 반대상태의 신호를 인가받는다. 제2논리합소자(OR2)는 제2제어신호 (CTL2)와 제2윈도우메모리(60)에 저장될 MMB의 MSC검출유무를 나타내는 제4제어신호(CTL4)를 논리합연산한다. 다른 제 2논리합소자(OR2')는 나머지입력되는 제어신호들(CTL3,CTL5,CTL6)을 논리합연산한다. 제2논리합소자들(OR2,OR2')의 논리연산결과값들은 제 2S-R플립플롭(FF2)의 두 입력단자로 각각 인가된다. 제3 논리합소자 (OR3)는 제2 제어신호 (CTL2)와 제3 위도우메모리(70)에 저장될 MMB의 MSC검출유무를 나타내는 제5제어신호 (CTL5)를 논리합연산한다. 다른 제 3논리합소자(OR3')는 나머지 입력되는 제어신호들(CTL3,CTL4,CTL6)을 논리합연산한다. 제3논리합소자들(OR3,OR3')의 논리연산결과값들은 제3S-R플립플롭(FF3)의 두입력단자로 각각 인가된다. 제4논리합소자(OR4)는 제2제어신호(CTL2)와 제4윈도우 메모리(80)에 저장될 MMB의 MSC검출유무를 나타내는 제6제어신호 (CTL6)를 논리합연산한다. 다른 제 4논리합소자(OR4')는 나머지 입력되는 제어신호들(CTL3~CTL5)을 논리합연산한다. 제4논리합소자들(OR4,OR4')의 논리연산결과값들은 제4S-R플립플롭(FF4)의 두입력단자로 각각 인가된다. 각각의 S-R플립플롭들(FF1~FF4)은 S단자에 제1신호, R단자에 제2신호가 인가되면 제1신호를 출력하고, 반대의 경우에는 제2신호를 대응되는 논리곱소자들(AND1~AND4)로 출력한다. 한편, 카운터(47)는 제2제어신호(CTL2)가 PSC검출되어 하이(High) 상태의 제1신호로 인가되면 제1논리곱소자(AND1)에 제1신호를 공급한다. 또한 제1신호상태의 제3내지 제6제어신호 (CTL3~CTL6)를 순서적으로 카운트하여 제1 내지 제4 논리곱소자들(AND1~AND4)에 순서적으로 제1신호를 공급한다.논리곱소자들(AND1~AND4)에게는 또한, 현재 입력되는 데이타가 영상데이타임을 나타내는 신호(VALID)가 인가된다. 논리곱소자들(AND1~AND4)은 세개의 입력단에 모두 하이(High)상태의 제1신호가 인가될 때만 제1신호를 출력하고,그 이외에는 제2신호를 출력한다. 논리곱소자들(AND1~AND4)은 순차적으로 하이(High)상태의 제1신호를 D-플립플롭(DFF1~DFF4)으로 인가한다. D-플립플롭(DFF1~DFF4)은 대응하는 논리곱소자들(AND1~AND4)로부터 인가되는 이진신호를 소정의 클럭신호 (CLK)에 따라 동시에 제2도에 도시된 대응하는 윈도우메모리에 쓰기인에이블신호(WE1~WE4)로 공급한다. 여기서, 클럭신호(CLK)는 인버터(INV)를 통해 상태반전되어 D-플립플롭(DFF1~DFF4) 각각의 클럭단자에 공급된다.

다시, 제2도에서 4개의 윈도우메모리(50,60,70,80)는 데이타분배부(40)의 분배제어신호발생기(45)로부터 순서적으로 제1신호형태의 유효한 쓰기인에이블신호가 인가한다. 데이타분배부(40)는 유효한 쓰기인에이블신호를 인가받는 해당 윈도우메모리에 24비트의 데이타들을 저장한다. 윈도우메모리들(50,60,70,80)은 헤더검출부(20)의 버퍼딜레이카운터(21)로부터 인가되는 읽기인에이블신호(RE)에 따라 저장하고 있는 데이타들을 동시에 독출하여 병렬로 복호화처리시킨다.

상술한 바와 같이 본 발명의 복호화시의 헤더검출방법 및 그 장치는, 화상시작코드(PSC)와 매크로블록군시작코드(MSC)를 시간적 딜레이 없이 검출하므로 가격면에서 비싼 FIFO메모리를 사용할 필요성이 없어 경제성이 높아졌을 뿐 아니라 시스템적으로 간단해지는 효과를 갖는다.

Claims

일정한 전송포맷을 갖는 프레임단위의 가변길이 부호화된 데이타를 전송받아 디포매팅하고, 그 중 영상데이타를 가변길이 복호화하는 장치에 있어서, 상기 영상데이타를 쓰고, 읽기위한 다수의 윈도우메모리들; 입력되는 헤더정보와 영상데이타로 부터 헤더간의 공통점을 이용하여 헤더정보들을 검출하여 검출될 때마다 제어신호들을 발생하고, 그 중 버퍼 딜레이코드가 검출되면 버퍼딜레이만큼 데이타를 카운트하여 상기 윈도우메모리에 읽기인에이블신호를 인가하며, 일정비트의 영상데이타를 비트변환부로 인가하는 헤더검출부; 상기 헤더검출부로 부터 인가되는 일정비트의 데이타들을 데이타전송 포맷에 대응하도록 연결하고, 헤더검출부로 부터 제어신호가 인가될 때 마다 연결된 소정 비트의 데이타를 출력하는 비트 변환부; 및 상기 헤더검출부로 부터 인가되는 제어신호들에 응답하여 대응되는 윈도우메모리들에 순서적으로 쓰기인에이블신호를 인가하는 분배제어신호발생기를 구비하며, 분배제어신호발생기에 의해 쓰기인에이블된 윈도우메모리에 데이타를 분배하는 데이타분배부를 포함하는 복호화시의 헤더검출장치.
제1항에 있어서, 상기 헤더검출부는 헤더정보의 부호길이에 대응하도록 연결된 다수의 지연기들; 상기 지연기들로 부터 인가되는 데이타와 화상시작코드기준데이타를 비교하여 이진신호중 어느 하나를 발생하는 PSC검출기; 다수의 비교기들을 구비하며, 각 비교기로 지연기들의 출력데이타를 인가받고 해당 매크로블록군시작코드기준데이타와 비교하여 해당 매크로 블록군시작코드검출에 따른 이진신호를 발생하는 MSC검출기; 상기 PSC검출기와 MSC 검출기로부터 인가되는 이진신호들을 논리합연산하여 비트변환부로 인가하는 논리합소자; 및 입력데이타로 부터 버퍼 딜레이코드를 검출하고, 검출된 버퍼딜레이만큼 데이타를 카운트하여 상기 윈도우메모리들로 읽기인에이블신호를 인가하는 버퍼딜레이카운터로이루어진 것을 특징으로 하는 복호화시의 헤더검출장치.
제2항에 있어서, 상기 MSC검출기는 윈도우메모리수만큼 비교기를 갖으며, 각 비교기의 기준데이타들은 해당 매크로블록군시작코드의 소정비트의 공통점을 이용하는 것을 특징으로 하는 복호화시의 헤더검출장치.
제2항에 있어서, 상기 비트변환부는 데이타압축포맷에 따른 복수개의 지연기를 구비하여, 각 지연기로 부터 인가되는 일정비트의 데이타와 현재 입력데이타를 각각 인가받고, 상기 헤더검출부의 논리합소자로 부터 인가되는 이진신호를 인에이블 단자로 인가받아, 인에이블단자에 유효한 신호가 인가되면 입력데이타들을 동시에 출력시키는 데이타연결기로 이루어진 것을 특징으로 하는 복호화시의 헤더검출장치.
제2항에 있어서, 상기 데이타분배부의 분배제어신호발생기는 화상시작코드검출을 나타내는 이진신호와 정해진 윈도우메모리에 저장될 매크로 블록군시작코드검출을 나타내는 각기의 이진신호를 논리합연산하는 제1논리합소자군; 정해진 윈도우메모리 이외의 윈도우메모리에 저장될 매크로블록군시작코드검출을 나타내는 이진신호들을 논리합연산하는 제2논리합소자군; 상기 제1논리합소자군으로 부터 인가되는 이진 신호를 입력받는 S단자와, 제2논리합소자군으로 부터 인가받는 이진신호를 입력받는 R단자를 구비하여 각 입력단자로 입력되는 이진신호의 상태에 따라 이진신호중 어느 하나를 출력하는 다수의 S-R플립플롭들; 윈도우메모리수만큼의 카운트값을 가지며 화상시작코드 검출을 나타내는 이진신호가 제1신호일때 화상시작코드가 저장될 윈도우메모리에 쓰기인에이블신호를 공급하는 해당 논리곱소자에 제1신호를 공급하고 매크로블록군 시작코드검출을 나타내는 이진신호가 제1신호일때 카운트하여 순서적으로 논리곱소자에 이진형태의 제1신호를 공급하는 카운터; 및 상기 S-R플립플롭의 출력신호가 카운터로 부터 인가되는 이진신호 및 현재 입력되는 데이타가 영상데이타임을 나타내는 소정신호를 논리곱연산하여 대응하는 윈도우메모리에 쓰기인에이블신호로 인가하는 다수의 논리곱소자들로 이루어진 것을 특징으로 하는 복호화시의 헤더검출장치.
제5항에 있어서, 상기 분배제어신호발생기는 다수의 논리곱소자들로 부터 인가되는 논리연산결과를 입력받고, 소정의 클럭신호에 응답하여 해당 입력신호를 동시에 대응하는 윈도우메모리로 인가하는 다수의 D-플립플롭들을 더 포함하는 복호화시의 헤더검출장치.
제5항에 있어서, 상기 제1논리곱소자군과 제2논리곱소자군은 각기 윈도우메모리수 만큼 논리합소자들을 구비하며, 대응하는 논리합소자들은 상반되는 이진신호를 발생하는 것을 특징으로 하는 복호화시의 헤더검출장치.
가변길이부호화된 데이타를 다수의 윈도우메모리에 분할하여 병렬로 복호화시 영상데이타에 포함된 한 프레임의 시작을 나타내는 화상시작코드와, 프레임을 다수의 블록들로 이루어진 소정의 군들로 나누어 그 군의 시작을 나타내는 매크로블록군시작코드등의 헤더정보를 검출하기 위한 방법에 있어서, 입력되는 영상데이타를 헤더정보의 부호길이만큼 인가받아 화상시작코드기준데이타와 비교하여 화상시작코드를 검출하는 PSC검출단계; 입력되는 영상데이타를 헤더정보의 부호길이만큼 인가받아 다수의 윈도우메모리들에 저장될 각각의 매크로 블록군시작코드기준데이타들과 비교하여 다수의 윈도우메모리들에 저장될 매크로블록군시작코드를 순서적으로 검출하는 MSC검출단계; 입력되는 영상데이타로 부터 버퍼딜레이코드를 검출하고, 입력데이타를 카운트하여 검출된 버퍼딜레이에 도달할 때마다 각 윈도우메모리로 읽기 인에이블신호를 인가하는 버퍼딜레이카운트단계; 입력되는 일정비트의 영상데이타들을 소정비트수의 데이타로 연결하는 비트변환단계; 상기 PSC검출단계와 MSC검출단계로 부터 검출되는 헤더정보에 응답하여 다수의 윈도우메모리에 순서적으로 쓰기인에이블신호를 인가하는 분배 제어신호발생단계; 및 상기 비트변환된 소정비트수의 데이타를 쓰기인에이블상태의 윈도우메모리로 공급하는 데이타분배단계를 포함하는 복호화시의 헤더검출방법.
제8항에 있어서, 상기 MSC검출단계는 다수의 윈도우메모리들 각각에 저장될 매크로블록군시작코드의 공통점을 이용하여 검출되는 것을 특징으로 하는 복호화시의 헤더검출방법.
제8항에 있어서, 상기 비트변환단계는 화상시작코드 또는 매크로 블록군시작코드가 검출될 때마다 데이타가 변환출력되는 것을 특지으로 하는 복호화시의 헤더검출방법.