KR0150995B1 - Semiconductor gettering method - Google Patents
Semiconductor gettering method Download PDFInfo
- Publication number
- KR0150995B1 KR0150995B1 KR1019940024009A KR19940024009A KR0150995B1 KR 0150995 B1 KR0150995 B1 KR 0150995B1 KR 1019940024009 A KR1019940024009 A KR 1019940024009A KR 19940024009 A KR19940024009 A KR 19940024009A KR 0150995 B1 KR0150995 B1 KR 0150995B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- gettering
- oxide film
- wafer
- back surface
- Prior art date
Links
- 238000005247 gettering Methods 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 150000004767 nitrides Chemical class 0.000 claims abstract description 28
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 9
- 230000000903 blocking effect Effects 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 6
- 238000004380 ashing Methods 0.000 claims abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 19
- 229910052698 phosphorus Inorganic materials 0.000 claims description 19
- 239000011574 phosphorus Substances 0.000 claims description 19
- 238000001312 dry etching Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 19
- 230000000694 effects Effects 0.000 abstract description 16
- 239000012535 impurity Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Abstract
게터링 제의 확산에 의한 게터링 효과와 웨이퍼 뒷면에 기계적 손상을 가함으로써 얻을 수 있는 스트레스 게터링 효과를 동시에 얻을 수 있는 효율적인 게터링 법에 관하여 개시한다. 본 발명은 기판 앞뒤면에 산화막을 형성하는 단계; 상기 기판의 앞면에 포토레지스트를 도포하고 상기 기판의 뒷면을 화학건식각하는 단계; 상기 포토레지스트를 애싱하여 제거하는 단계; 상기 기판 앞면에 블록킹 용 산화막을 적층하고 이 기판 뒷면에 게터링 제를 침적시켜 확산시키는 단계; 상기 기판의 앞면과 뒷면에 질화막을 적층하는 단계; 상기 기판 앞면의 볼록킹 용 산화막 및 질화막을 제거하는 단계; 및 상기 기판을 열처리하는 단계를 포함하여 구성된다.An efficient gettering method is disclosed in which a gettering effect due to diffusion of a gettering agent and a stress gettering effect obtained by applying mechanical damage to the back surface of a wafer can be simultaneously obtained. The present invention comprises the steps of forming an oxide film on the front and back surface of the substrate; Applying a photoresist to the front side of the substrate and chemically etching the back side of the substrate; Ashing and removing the photoresist; Depositing a blocking oxide film on the front surface of the substrate and depositing and diffusing a gettering agent on the back surface of the substrate; Stacking a nitride film on the front and rear surfaces of the substrate; Removing the convex oxide film and the nitride film of the front surface of the substrate; And heat treating the substrate.
본 발명에 의한 게터링 법에서는 게터링 제의 확산 효율이 개선되고 동시에 웨이퍼의 기계적 손상을 통해 가능해지는 게터링 효과까지 얻을 수 있다.In the gettering method according to the present invention, the gettering effect of the gettering agent can be improved and at the same time, the gettering effect can be obtained through mechanical damage to the wafer.
Description
제1(a)도 내지 제1(e)도는 종래기술에 의한 반도체 게터링 방법을 공정순서대로 도시한 단면도를 나타내고,1 (a) to 1 (e) show cross-sectional views showing a semiconductor gettering method according to the prior art in the order of a process,
제2(a)도 내지 제2(e)도는 본 발명에 의한 반도체 게터링 방법을 공정순서대로 도시한 단면도를 나타낸다.2 (a) to 2 (e) show cross-sectional views showing the semiconductor gettering method according to the present invention in the order of steps.
본 발명은 반도체 게터링 방법에 관한 것으로 더욱 상세하게는 게터링 제의 웨이퍼로의 확산을 효율적으로 만듬과 동시에 스트레스 게터링 효과까지 얻을 수 있는 게터링 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor gettering method, and more particularly, to a gettering method capable of efficiently making diffusion of a gettering agent to a wafer and at the same time obtaining a stress gettering effect.
실리콘의 결정성장과정 또는 웨이퍼 가공공정에서 원하지 않는 불순물들이 웨이퍼에 도입되어질 수 있다. 이 불순물 중에서도 특히 금속불순물은 이동성이 높아 결정격자 내에서 먼 거리까지 확산하는 성질이 있다. 이 확산 과정에 불순물이 결정 결함을 만나게 되면 그 결과 반도체 장치의 누설전류가 커지고 항복전압이 낮추어지는 문제점이 발생한다. 또한, 위 불순물은 회로에서 생기는 전장 때문에 웨이퍼 내를 옮겨 다니기 때문에 장치의 신뢰도에 문제를 일으키면서 완성된 반도체 장치의 전기적 성질에 부정적인 영향을 끼친다.Undesired impurities may be introduced into the wafer during the crystal growth process or wafer processing of silicon. Among these impurities, metal impurities, in particular, have high mobility and have a property of diffusing to a long distance within the crystal lattice. When impurities meet crystal defects during the diffusion process, a problem arises in that the leakage current of the semiconductor device is increased and the breakdown voltage is lowered. In addition, the above impurities move around the wafer due to the electric field generated in the circuit, causing a problem in the reliability of the device and negatively affect the electrical properties of the finished semiconductor device.
상기한 바와 같이 반도체 장치를 열화시키는 불순물들을 반도체 장치의 활성 영역으로부터 제거해 내는 것을 게터링이라 한다.As described above, removing impurities from the semiconductor device from the active region of the semiconductor device is called gettering.
게터링 법에는 크게 외인성 게터링 법과 내인성 게터링 법이 있는 바, 본 발명은 외인성 게터링 법에 관한 것이다. 외인성 게터링 법이란 외부적인 수단을 사용하여 실리콘 격자에 손상 또는 스트레스를 주어 원하지 않는 불순물을 잡아내는 방법이다. 구체적으로 상기 손상 또는 스트레스는 연장결함(Extended Defects) 또는 화학적 활성 위치 등을 형성하면서 이동성의 불순물을 붙잡게 된다.The gettering method largely includes an exogenous gettering method and an endogenous gettering method, and the present invention relates to an exogenous gettering method. Exogenous gettering is an external method that damages or stresses the silicon lattice to catch unwanted impurities. Specifically, the damage or stress to catch the mobile impurities while forming extended defects or chemically active sites.
통상의 게터링 법에서 상기 불순물을 붙잡는 위치는 웨이퍼의 뒷면이다. 본 발명의 분야도 위와 같이 웨이퍼 뒷면을 이용하여 불순물을 게터링하는 범주에 속한다.In the usual gettering method, the position of holding the impurity is on the back side of the wafer. The field of the present invention also belongs to the category of gettering impurities using the back surface of the wafer.
외인성 게터링은 반도체 장치 제조공정에 있어 첫 번째 단계라고 할 수 있는 산화단계 이전에 수행될 수도 있고 이보다 늦게 산화단계 이후의 나머지 제조단계와 더불어 수행될 수도 있다. 이하에서는 전자를 '산화전 게터링', 후자를 '접합형성과정 및 그 이후의 게터링'이라 칭한다.Exogenous gettering may be performed before the oxidation step, which may be called the first step in the semiconductor device manufacturing process, or later with the remaining manufacturing steps after the oxidation step. Hereinafter, the former is referred to as 'oxidation gettering' and the latter as 'junction forming process and subsequent gettering'.
본 발명의 적용분야는 상기 '산화전 게터링'과 '접합형성과정 및 그 이후의 게터링' 모두에 해당되는 것이다.The field of application of the present invention corresponds to both the oxidative gettering and the gettering after the junction formation process.
외인성 게터링 법에는 구체적으로 기계적 손상에 의한 방법, 게터링제의 확산에 의한 방법, 레이저에 의한 손상을 통한 방법, 이온주입으로 손상을 도입하는 방법 등이 있다.The exogenous gettering method specifically includes a method by mechanical damage, a method by diffusion of a gettering agent, a method by damage by laser, a method of introducing damage by ion implantation, and the like.
본 발명에서는 기존의 게터링 제의 확산에 의한 방법과 기계적 손상에 의한 방법에서 발생하는 현상을 이용하는 복합 게터링 공정을 개시한다.The present invention discloses a composite gettering process using the phenomenon occurring in the method by diffusion of the existing gettering agent and the method by mechanical damage.
이하에서는 종래의 게터링 제의 확산을 통한 게터링 법에 대하여 기술한다.Hereinafter, a gettering method through diffusion of a conventional gettering agent will be described.
게터링 제의 확산에 의한 게터링 법에서는 반도체 결정격자에 계면 부정합 변위(misfit dislocation)를 도입하기 위하여 인(Phosporous)과 같은 게터링 제를 사용한다. 이때 상기 변위는 이동성이 있는 이온성 오염물에 트랩으로 작용한다. 게터링 과정은 상당히 높은 온도에서 인의 웨이퍼내로의 확산을 통하여 진행된다.In a gettering method by diffusion of a gettering agent, a gettering agent such as phosphorous is used to introduce an interface misfit dislocation into the semiconductor crystal lattice. The displacement then acts as a trap for mobile ionic contaminants. The gettering process proceeds through the diffusion of phosphorus into the wafer at fairly high temperatures.
한편 웨이퍼 뒷면에 손상을 가함으로써 반도체 격자의 결정손상을 일으키는 기계적 손상에 의한 공정에서는, 상기 후면 손상이 웨이퍼 뒷면에 스트레스를 형성시킨다. 이후 후속하여 열처리를 수행하면 상기 스트레스를 해소하려는 변위가 생겨나게 되는데 이 변위가 게터링 센터 또는 트랩으로 기능하게 된다. 이하에서는 이를 '스트레스 게터링' 효과라 칭한다.On the other hand, in a process caused by mechanical damage that causes crystal damage of the semiconductor lattice by damaging the back side of the wafer, the back side damage creates stress on the back side of the wafer. Subsequent heat treatment will then create a displacement to relieve the stress, which will function as a gettering center or trap. This is referred to below as the 'stress gettering' effect.
제1(a)도 내지 제1(e)도는 종래의 인 확산에 의한 게터링 법을 도시한 것이다.1 (a) to 1 (e) show a conventional gettering method by phosphorus diffusion.
제1(a)도를 참조하면, 실리콘 웨이퍼(4a)의 앞면에 제1산화막(1a), 제2산화막(5a)이 순차적으로 형성되어 있고, 그 뒷면에는 제1산화막(1a'), 질화막(2a) 및 캡핑(capping) 산화막(3a)이 순차적으로 형성되어 있다.Referring to FIG. 1 (a), the first oxide film 1a and the second oxide film 5a are sequentially formed on the front surface of the silicon wafer 4a, and the first oxide film 1a 'and the nitride film are formed on the back surface thereof. 2a and a capping oxide film 3a are sequentially formed.
제1(b)도를 참조하면, 먼저 습식식각을 이용하여 웨이퍼 뒷면에 형성되어 있던 막들을 제거하고 실리콘 웨이퍼(4b) 앞면에만 제1산화막(1b) 및 제2산화막(5b)를 남겨둔다.Referring to FIG. 1 (b), first, the films formed on the back surface of the wafer are removed by wet etching, and the first oxide film 1b and the second oxide film 5b are left only on the front surface of the silicon wafer 4b.
제1(c)도를 참조하면, 실리콘 웨이퍼(4c)의 앞면에 형성되어 있는 제1산화막(1c) 및 제2산화막(5c) 상에 제3산화막(6c)을 형성시킴으로써 인 확산에 대한 캡핑(capping)막을 형성한다. 이때의 산화막은 플리즈마 화학 기상증착(Plasama Enhanced Chemical Vapor Deposition)으로 침적시킨다. 다음 POCl3(9)를 웨이퍼에 침적시켜 인을 1050℃에서 2시간 동안 확산시킨다. 이때 산화막(1c+5c+6c)이 존재하는 부분에는 기판 내부로 인이 확산되지 않게 된다.Referring to FIG. 1 (c), capping for phosphorus diffusion is formed by forming a third oxide film 6c on the first oxide film 1c and the second oxide film 5c formed on the front surface of the silicon wafer 4c. A capping film is formed. At this time, the oxide film is deposited by plasma enhanced chemical vapor deposition (Plasama Enhanced Chemical Vapor Deposition). POCl 3 (9) was then deposited on the wafer to diffuse phosphorus at 1050 ° C. for 2 hours. At this time, phosphorus does not diffuse into the substrate in the portion where the oxide film 1c + 5c + 6c exists.
제1(d)도를 참조하면, 상기 인 확산 후 제1산화막(1d), 제2산화막(5d) 및 제3산화막(6d)이 순차적으로 형성되어 있는 웨이퍼(4d)의 앞뒤면에 질화물(2d)(2d')을 침적한다.Referring to FIG. 1 (d), after the phosphorus diffusion, nitride (I) is formed on the front and back surfaces of the wafer 4d on which the first oxide film 1d, the second oxide film 5d, and the third oxide film 6d are sequentially formed. 2d) (2d ') is deposited.
제1(e)도를 참조하면, 웨이퍼 앞면의 막들은 식각하여 모두 제거하고 웨이퍼(4e) 뒷면의 질화물(2e)은 인이 외부확산(Outdiffusion)하는 것에 대한 방지막으로 남겨 둔다.Referring to FIG. 1 (e), the films on the front surface of the wafer are etched away, and the nitride 2e on the back surface of the wafer 4e is left as a barrier against outdiffusion of phosphorus.
그러나 상기 공정은 인의 확산에 의한 게터링 효과밖에 얻을 수 없는 한계가 있다. 또한 인이 확산되어 들어가는 웨이퍼 뒷면이 일정한 면적을 가진 평면인 관계로 인의 확산 효율이 웨이퍼 뒷면의 면적에 제한을 받는 문제점이 있다.However, the process has a limit that can be obtained only the gettering effect by the diffusion of phosphorus. In addition, since the back surface of the wafer into which phosphorus is diffused is a plane having a predetermined area, there is a problem that the diffusion efficiency of phosphorus is limited to the area of the back surface of the wafer.
한편 웨이퍼에 기계적 손상을 가하는 게터링 법은 질화물이 약 3500 옹스트롬 이상의 두께로 침적되어야만 게터링 효과가 있는 것이다. 그라나 웨이퍼 뒷면에 3500 옹스트롬 이상의 질화물을 침적할 경우 열처리 공정을 수행하게 되면 질화물과 웨이퍼 물질의 영팽창 계수가 서로 다르기 때문에 웨이퍼가 뒤틀리게 된다. 이렇게 웨이퍼가 뒤틀리면 후속하는 포트리소그래피 공정 진행시에 웨이퍼의 정렬이 정밀하게 되어지지 않는 문제를 야기시킨다. 이러한 웨이퍼 정렬의 불량은 공정효율을 떨어뜨리는 것과 함께 실제 공정 수행을 어렵게 하는 문제점이 있다.On the other hand, the gettering method of mechanically damaging the wafer has a gettering effect only when the nitride is deposited to a thickness of about 3500 angstroms or more. In the case of depositing more than 3500 angstroms of nitride on the back of the wafer, however, the heat treatment process causes the wafer to warp because the Young's coefficient of expansion is different. This warping causes a problem that the alignment of the wafer is not precise during the subsequent photolithography process. Such a defect in wafer alignment has a problem in that it is difficult to actually perform the process while lowering the process efficiency.
상기한 문제점을 해결하기 위한 본 발명의 목적은 게터링 제의 확산 효율을 높이면서 동시에 기계적 손상에 의한 스트레스 게터링 효과까지 얻을 수 있는 게터링 방법을 제공함에 있다.An object of the present invention for solving the above problems is to provide a gettering method that can increase the diffusion efficiency of the gettering agent and at the same time obtain a stress gettering effect due to mechanical damage.
상기 목적을 달성하기 위하여 본 발명은, 기판 앞뒤면에 산화막을 형성하는 단계; 상기 기판의 앞면에 포트레지스트르 도포하고 상기 기판의 뒷면을 화학건식식각하는 단계; 상기 포토레지스트를 애싱하여 제거하는 단계; 상기 기판 앞면에 블록킹 용 산화막을 적층하고 이 기판 뒷면에 게터링 제를 침적시켜 확산시키는 단계; 상기 기판의 앞면과 뒷면에 질화막을 적층하는 단계; 상기 기판 앞면의 블록킹 용 산화막 및 질화막을 제거하는 단계; 및 상기 기판을 열처리하는 단계를 포함하여 구성된 것을 특징으로 하는 반도체 게터링 방법을 제공한다.The present invention to achieve the above object, the step of forming an oxide film on the front and back surface; Applying a resist to the front surface of the substrate and chemically etching the back surface of the substrate; Ashing and removing the photoresist; Depositing a blocking oxide film on the front surface of the substrate and depositing and diffusing a gettering agent on the back surface of the substrate; Stacking a nitride film on the front and rear surfaces of the substrate; Removing the blocking oxide film and the nitride film of the front surface of the substrate; And it provides a semiconductor gettering method comprising the step of heat-treating the substrate.
상기 화학건식식각시의 에천트는 상기 산화막과 기판에 대하여 30：1의 식각선택비를 가지는 것이 바람직하다. 이 식각선택비는 상기 에천트를 구성하는 적어도 2종 이상으로 구성된 식각가스의 비율을 조정함으로써 달성되어진다.It is preferable that the etchant during the chemical dry etching has an etching selectivity of 30: 1 with respect to the oxide film and the substrate. This etching selection ratio is achieved by adjusting the ratio of the etching gas which consists of at least 2 or more types which comprise the said etchant.
상기 비율이 조정된 식각가스로 구성된 에천트로 화학건식식각을 200∼300초 수행하되, 상기 기판을 0.1∼0.3㎛의 깊이까지 식각하는 것이 바람직하다.It is preferable to perform the chemical dry etching for 200 to 300 seconds with an etchant consisting of the etching gas adjusted the ratio, the substrate is preferably etched to a depth of 0.1 ~ 0.3㎛.
상기 게터링 제는 인(P)이 바람직한데 구체적으로 POCl3를 기판 뒷면에 침적시켜 확산시키는 것이 바람직하다.The gettering agent is preferably phosphorus (P). Specifically, it is preferable to deposit POCl 3 on the back surface of the substrate to diffuse it.
게터링 제의 확산 이후 침적시키는 질화막은 그 두께가 3500+Å이하이다.The nitride film deposited after diffusion of the gettering agent has a thickness of 3500+ GPa or less.
상기 기판의 열처리는 500∼150℃에서 수행되어질 수 있다.Heat treatment of the substrate may be performed at 500 ~ 150 ℃.
또한, 상기 기판 앞면의 산화막 위에 추가로 웰 드라이브 인을 수행하면서 형성된 산화막이 적층되어 있고, 상기 기판 뒷면의 산화막 위에 추가로 질화막과 캡핑 산화막이 순차적으로 형성되어 있는 것을 출발물질로 사용하여 본 발명의 게터링 방법을 적용할 수 있다.In addition, an oxide film formed while additionally performing a well drive-in is stacked on the oxide film on the front surface of the substrate, and a nitride film and a capping oxide film are sequentially formed on the oxide film on the rear surface of the substrate as a starting material. The gettering method can be applied.
본 발명은 반도체 기판의 뒷면을 화학건식식간함으로써 이 뒷면의 단면적을 증대시켜 게터링 제 확산의 효과를 증가시킴과 동시에 기판 뒷면에 기계적 손상층을 형성하여 스트레스 게터링 효과를 얻을 수 있는 것이다.The present invention is to chemically dry the back side of the semiconductor substrate to increase the cross-sectional area of the back side to increase the effect of the gettering agent diffusion and at the same time to form a mechanical damage layer on the back side of the substrate to obtain a stress gettering effect.
이하 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제2(a)도 내지 제2(e)도는 본 발명의 게터링 법을 공정순서대로 도시한 단면도들을 나타낸다.2 (a) to 2 (e) show cross-sectional views showing the gettering method of the present invention in the order of processes.
제2(a)도는 웨이퍼(14a)의 앞면에 제1산화막(11a) 및 제2산화막(15a)이 순차적으로 적층되어 있음과 동시에 이 웨이퍼의 뒷면에 제1산화막(11a'), 질화막(12a) 및 캡핑 산화막(13a)이 순차적으로 형성되어 있는 것을 나타낸다. 상기 웨이퍼로는 실리콘이 바람직하나 본 발명은 이에 한정되는 것은 아니다.In FIG. 2 (a), the first oxide film 11a and the second oxide film 15a are sequentially stacked on the front surface of the wafer 14a, and the first oxide film 11a 'and nitride film 12a are formed on the back surface of the wafer. ) And the capping oxide film 13a are sequentially formed. Silicon is preferably used as the wafer, but the present invention is not limited thereto.
제2(b)도를 참조하면, 상기 캡핑 산화막(13a)을 완충산화물 에천트(BOE)로 식각하여 제거하고, 상기 질화막(12a)을 인산으로 제거한 후 화학건식식간을 통하여 상기 제1산화막(11a')를 제거한다. 다음 웨이퍼의 앞면에 형성된 제1산화막(11b) 및 제2산화막(15b) 위에 포토레지스트(17)를 형성한다.Referring to FIG. 2 (b), the capping oxide layer 13a is etched and removed with a buffer oxide etchant (BOE), the nitride layer 12a is removed with phosphoric acid, and the first oxide layer is removed through chemical dry etching. 11a '). Next, the photoresist 17 is formed on the first oxide film 11b and the second oxide film 15b formed on the front surface of the wafer.
상기 캡핑 산화막(13a), 질화막(12a) 및 제1산화막(11a')을 순차적으로 제거할 때, 상기 막들뿐만 아니라 웨이퍼 뒷면의 일부가 식각된다. 이에 따라 웨이퍼 뒷 표면은 굴곡을 가진 형상으로 되면서 그 표면적이 넓어지게 된다. 이 넓어진 표면적은 후속하는 공정에서 인이 확산될 때 그 확산의 면적을 넓히는 작용을 하면서 효율적인 인의 확산을 가능하게 한다. 또한 웨이퍼 뒷 표면의 굴곡은 기계적 손상에 의한 스트레스 형성의 작용도 동시에 가진다.When the capping oxide film 13a, the nitride film 12a, and the first oxide film 11a 'are sequentially removed, not only the films but also a portion of the back surface of the wafer is etched. As a result, the back surface of the wafer becomes curved, and its surface area becomes wider. This increased surface area allows efficient phosphorus diffusion while acting to widen the area of diffusion as phosphorus diffuses in subsequent processes. The bending of the back surface of the wafer also has the effect of stress formation due to mechanical damage.
제2(c)도를 참조하면, 웨이퍼(14C) 상에 적층된 제1산화막(11c) 및 제2산화막(15c) 위에 블록킹 용 산화막(16c)을 형성한 뒤 웨이퍼에 POCl3(9)를 침적한 후 1050℃에서 2시간 동안 인을 확산시킨다. 이때 기판의 앞면은 두꺼운 산화막으로 덮여 있기 때문에 이 앞면으로부터는 인이 확산되지 않는다.Referring to FIG. 2 (c), after forming the blocking oxide film 16c on the first oxide film 11c and the second oxide film 15c stacked on the wafer 14C, POCl 3 (9) is formed on the wafer. After deposition, phosphorus is diffused at 1050 ° C. for 2 hours. At this time, since the front surface of the substrate is covered with a thick oxide film, phosphorus does not diffuse from this front surface.
제2(d)도를 참조하면, 제1산화막(11d), 제2산화막(15d) 및 블록킹 용산화막(16d)이 순차적으로 형성되어진 인이 확산된 웨이퍼(14d)의 앞뒷면에 질화막(12d)을 적충시킨다. 이때 적층되는 질화막의 두께는 3500 옹스트롬 이하가 바람직하다. 웨이퍼 뒷표면이 화학건식식각으로 일부 굴곡된 형상을 가지기 때문에 위와 같이 질화막의 두께를 적게 하여도 스트레스에 의한 게터링 효과를 기대할 수 있다.Referring to FIG. 2 (d), the nitride film 12d is formed on the front and rear surfaces of the phosphor-diffused wafer 14d in which the first oxide film 11d, the second oxide film 15d, and the blocking molten oxide film 16d are sequentially formed. ). At this time, the thickness of the nitride film to be laminated is preferably 3500 angstrom or less. Since the back surface of the wafer has a partially curved shape by chemical dry etching, a gettering effect due to stress can be expected even if the thickness of the nitride film is reduced as described above.
이 질화막은 확산되어진 인이 다시 외부확산(Outdiffusion)하는 것을 막아주는 기능 뿐만 아니라 스트레스에 의한 게터링 효과를 생성하는 기능을 갖는다. 구체적으로 질화막 침적 후 950∼1150℃의 고온에서 장시간 열처리하는 공정이 후속하게 되는데 이때 질화막과 일부 식각된 웨이퍼 물질 사이에 스트레스가 발생하게 된다. 이 스트레스는 웨이퍼 물질 내부에 존재하는 오염물을 끌어내어 잡아주는 트랩의 작용을 한다.The nitride film not only prevents diffused phosphorus from diffusing again, but also has a function of generating a gettering effect due to stress. Specifically, after the nitride film is deposited, a process of heat treatment for a long time at a high temperature of 950 to 1150 ° C. is followed, and a stress is generated between the nitride film and the partially etched wafer material. This stress acts as a trap to trap and trap contaminants inside the wafer material.
제2(e)도를 참조하면, 웨이퍼(14e) 앞면의 막들이 모두 제거되고 뒷면에는 질화막(12e)이 적층되어 있다. 이 질화막은 그 두께가 3500옹스트롬 이하이기 때문에 후속하는 열처리 공정에서 웨이퍼 뒤틀림 등의 문제를 발생시키지 않는다.Referring to FIG. 2E, all of the films on the front surface of the wafer 14e are removed, and the nitride film 12e is stacked on the back surface. Since the nitride film has a thickness of 3500 angstroms or less, no problem such as wafer warping occurs in a subsequent heat treatment step.
이상의 본 발명은 웨이퍼 뒷표면을 일부 식각하여 굴곡면의 형상을 형성함으로써 인 확산의 단면적을 넓혀 인이 효율적으로 확산되게 함과 동시에 웨이퍼 뒷표면에 작은 두께의 질화막을 침적하여 스트레스에 의한 게터링 효과를 효율적으로 얻을 수 있으며 또한 후속하는 고온 공정에서 웨이퍼의 비틀림 등 공정 불안정 요소를 제거할 수 있는 효과가 있다.According to the present invention, a portion of the back surface of the wafer is etched to form a curved surface, thereby broadening the cross-sectional area of phosphorus diffusion to efficiently diffuse phosphorus, and depositing a nitride film having a small thickness on the back surface of the wafer to obtain a gettering effect due to stress. It can be efficiently obtained, and there is an effect that can remove the process unstable elements such as the wafer twist in the subsequent high temperature process.
이상 본 발명을 구체적인 실시예들을 들어 설명하였으나 본 발명은 상기 실시예에 국한되는 것이 아니고 당업자가 가진 통상적인 지식의 범위 내에서 그 변형이나 개량이 가능하다.Although the present invention has been described with reference to specific embodiments, the present invention is not limited to the above embodiments, and modifications and improvements are possible within the scope of ordinary knowledge of those skilled in the art.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940024009A KR0150995B1 (en) | 1994-09-23 | 1994-09-23 | Semiconductor gettering method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940024009A KR0150995B1 (en) | 1994-09-23 | 1994-09-23 | Semiconductor gettering method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960012352A KR960012352A (en) | 1996-04-20 |
| KR0150995B1 true KR0150995B1 (en) | 1998-12-01 |
Family
ID=19393341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940024009A KR0150995B1 (en) | 1994-09-23 | 1994-09-23 | Semiconductor gettering method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0150995B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494141B1 (en) * | 1997-12-26 | 2005-09-06 | 주식회사 하이닉스반도체 | Buffer Formation Method of Morse Type Field Effect Transistor |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100842674B1 (en) * | 2006-12-20 | 2008-06-30 | 동부일렉트로닉스 주식회사 | Method for Fabricating a Semiconductor |
-
1994
- 1994-09-23 KR KR1019940024009A patent/KR0150995B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494141B1 (en) * | 1997-12-26 | 2005-09-06 | 주식회사 하이닉스반도체 | Buffer Formation Method of Morse Type Field Effect Transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960012352A (en) | 1996-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6037238A (en) | Process to reduce defect formation occurring during shallow trench isolation formation | |
| JPH036820A (en) | Differential etching of silicon nitride | |
| US6468904B1 (en) | RPO process for selective CoSix formation | |
| KR19990071115A (en) | Method of forming insulating film of semiconductor device | |
| KR0150995B1 (en) | Semiconductor gettering method | |
| KR100197651B1 (en) | Method of forming an element isolation film of semiconductor device | |
| US6033983A (en) | Method for forming barrier metal layer of semiconductor device | |
| KR100299385B1 (en) | Manufacturing method of semiconductor device | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| KR100257080B1 (en) | Method for manufacturing semiconductor device | |
| US6569784B1 (en) | Material of photoresist protect oxide | |
| KR20050070530A (en) | Method of forming a oxide layer in a semiconductor device | |
| KR100505893B1 (en) | Method of manufacturing a semiconductor device | |
| KR100448087B1 (en) | Method for fabricating spacer of transistor to obtain good profile of subsequent interlayer dielectric | |
| KR100244413B1 (en) | Method for forming source/drain of semiconductor device | |
| US7022576B2 (en) | Method of manufacturing a semiconductor device | |
| KR100479969B1 (en) | Method for manufacturing a flash memory device | |
| KR100402105B1 (en) | Method for manufacturing semiconductor device | |
| KR20050028573A (en) | Method for fabricating semiconductor device | |
| KR0144026B1 (en) | Forming method of element isolation | |
| KR100235962B1 (en) | Method for manufacturing semiconductor device | |
| KR100245097B1 (en) | Method of manufacturing field oxide film | |
| KR0168165B1 (en) | Pbl structure and manufacture thereof | |
| KR20010003046A (en) | method for forming self-align contact hole in semiconductor device | |
| JP2005517285A (en) | Semiconductor device including thin oxide liner and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100528 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |