KR0147611B1

KR0147611B1 - Processor

Info

Publication number: KR0147611B1
Application number: KR1019940038270A
Authority: KR
Inventors: 하문수; 오학서; 박준호
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1994-12-28
Filing date: 1994-12-28
Publication date: 1998-09-15
Also published as: KR960025104A

Abstract

본 발명은 주종 관계의 복수의 프로세서를 가진 컴퓨터 시스템에 관한 것이다.The present invention relates to a computer system having a plurality of processors in master or slave relationship.

본 발명에 따른 주종 관계의 복수의 프로세서를 가진 컴퓨터 시스템은 메인 프로세서부와, 상기 메인 프로세서부와 주종관계를 가지도록 구성되며 프로그램 메모리 및 데이타 메모리를 가지는 서브 프로세서부 및 상기 메인 프로세서부와 서브 프로세서부 간의 데이터 교환을 가능하게 하는 통신회로부를 구비하는 컴퓨터 시스템에 있어서, 상기 서브 프로세서부의 프로그램 메모리 및 데이타 메모리는 모두 램으로 구성되어 있고, 상기 프로그램 메모리는 상기 통신회로부와 별도의 인터페이스 회로부에 의해 연결되어 있는 점에 그 특징이 있다.A computer system having a plurality of processors having a master slave relationship according to the present invention includes a main processor unit, a sub processor unit configured to have a master slave relationship with the main processor unit, and having a program memory and a data memory, and the main processor unit and the sub processor. In a computer system having a communication circuit portion for enabling data exchange between the portions, the program memory and the data memory of the sub-processor portion are both composed of a RAM, and the program memory is connected by the interface circuit portion and a separate interface circuit portion. It is characterized by the point.

이와 같은 구성의 본 발명은 서브 프로세서의 프로그램 메모리가 종래와는 달리 램으로 되어 있으므로, 서브 프로세서의 프로그램 개발을 용이하게 할 수 있을 뿐만 아니라, 사용자는 프로그램 개발 완료 후에도 직접 프로그램을 변경할 수 있는 장점이 있다.The present invention of such a configuration has a merit that the program memory of the subprocessor is RAM, unlike the prior art, so that the program development of the subprocessor can be facilitated, and the user can directly change the program even after the program development is completed. have.

Description

Computer system with multiple processors in master or slave relationship

제1도는 메인 프로세서와 서브 프로세서로 구성된 종래 컴퓨터 시스템의 개략적인 시스템 구성도1 is a schematic system diagram of a conventional computer system composed of a main processor and a subprocessor.

제2도는 본 발명에 따른 주종 관계의 복수의 프로세서를 가진 컴퓨터 시스템의 개략적인 시스템 구성도2 is a schematic system configuration diagram of a computer system having a plurality of processors in master / slave relationship according to the present invention.

제3도는 본 발명에 따른 컴퓨터 시스템에 있어서, 메인 프로세서와 서브 프로세서의 프로그램 램과의 인터페이스 회로의 개략적인 구성도3 is a schematic configuration diagram of an interface circuit between a program processor of a main processor and a subprocessor in a computer system according to the present invention.

제4도는 본 발명에 따른 컴퓨터 시스템에 있어서, 메인 프로세서로부터 서브 프로세서의 다운 로드 알고리즘을 나타내 보이는 흐름도4 is a flowchart showing a download algorithm of a subprocessor from a main processor in a computer system according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11,21:메인 프로세서부 12,22:서브 프로세서부11, 21: main processor unit 12, 22: sub-processor unit

11a,21a:중앙연산장치(CPU) 11b,12b,21b:롬(ROM)11a, 21a: Central Operation Unit (CPU) 11b, 12b, 21b: ROM

11c,12c,21c,22b,22c:램(RAM) 13,23:통신회로부11c, 12c, 21c, 22b, 22c: RAM 13, 23: communication circuit section

24:인터페이스 회로부 31:분할된 메모리 영역24: interface circuit section 31: divided memory area

32:콘트롤 레지스터 33:프로그램 램(RAM)영역32: Control register 33: Program RAM area

본 발명은 주종 관계의 복수의 프로세서(processor)를 가진 컴퓨터 시스템에 관한 것으로서, 특히 주종 관계의 복수의 프로세서에서 서브 프로세서의 프로그램 개발을 용이하게 하고, 개발완료 후에도 프로그램 변경을 할 수 있는 주종 관계의 복수의 프로세서를 가진 컴퓨터 시스템에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a computer system having a plurality of processors in a master / slave relationship, and more particularly, to facilitate program development of a subprocessor in a plurality of processors in a master / slave relationship. A computer system having a plurality of processors.

일반적으로, 컴퓨터 시스템은 크게 중앙처리장치(CPU)와 보조기억장치(AMU)로 구성된다. 그와 같은 CPU와 AMU를 가진 독립적인 컴퓨터 시스템들이 동축케이블이나 광섬유 케이블로 연결되어 상호 정보를 주고 받을 수 있도록 구성된 형태가 오늘날 광범위하게 사용되고 있는 근거리 정보 통신망(LAN)이다. 그리고, 그와 같은 LAN은 통상 메인 프로세서인 호스트(host) 컴퓨터와 서브 프로세서인 컴퓨터 단말기들로 구성된다.In general, a computer system is largely composed of a central processing unit (CPU) and an auxiliary memory unit (AMU). Local area information networks (LANs), which are widely used today, are designed so that independent computer systems with such CPUs and AMUs can communicate with each other via coaxial or fiber optic cables. Such a LAN is usually composed of a host computer as a main processor and computer terminals as a subprocessor.

첨부 도면의 제1도에는 그와 같이 메인 프로세서와 서브 프로세서로 구성된 종래 컴퓨터 시스템의 일예가 도시되어 있다.FIG. 1 of the accompanying drawings shows an example of a conventional computer system composed of such a main processor and a subprocessor.

이를 참조하면, 메인 프로세서부(11)와 서브 프로세서부(12)는 병렬 1직렬 통신이나 다른 전용의 회로를 가지는 통신회로부(13)에 의해 상호 연결되어 있다. 메인 프로세서부(11) 및 서브 프로세서부(12)에는 공히 각각의 CPU(11a,12a), ROM(Read Only Memory:11b,12b) 및 RAM(Random Access Memory:11c,12c)이 구비되어 있으며, ROM으로 구성된 프로그램 메모리와 RAM으로 구성된 데이타 메모리를 가지고 있다.Referring to this, the main processor unit 11 and the sub processor unit 12 are interconnected by a communication circuit unit 13 having parallel one series communication or another dedicated circuit. The main processor unit 11 and the subprocessor unit 12 are provided with CPUs 11a and 12a, read only memories 11b and 12b, and random access memories 11c and 12c, respectively. It has program memory composed of ROM and data memory composed of RAM.

이와 같은 종래 컴퓨터 시스템에 있어서, 주종 관계의 2개의 프로세서는 모두 프로그램 메모리 영역이 ROM으로 구성되어 있어 초기에는 독립적으로 초기 프로그램이 실행된다. 그 후 필요에 따라서 프로세서간 연결되어 있는 통신방법(예컨대, 병렬통신이나 직렬통신 혹은 기타 특정 회로)에 의해서 데이타를 교환하게 된다.In such a conventional computer system, both processors in the master / slave relationship have a program memory area composed of ROM, so that the initial program is executed independently at the beginning. Then, if necessary, data is exchanged by a communication method (for example, parallel communication, serial communication, or other specific circuit) connected between processors.

그런데, 그와 같은 종래 컴퓨터 시스템에 있어서, 주종 관계의 2개의 프로세서는 프로그램 영역이 모두 ROM으로 구성되어 있으므로, 소프트 웨어의 개발 시 프로그램을 수정할 때마다 ROM을 다시 기록(write)하는 작업을 반복해야 하는 번거로움이 있다. 그외에도 소프트웨어의 개발 완료 후에는 한번 정해진 프로그램을 사용자는 수정할 수 없는 문제점이 있다.By the way, in such a conventional computer system, since the two main processors have a program area composed of ROM, each time a program is modified during software development, the operation of rewriting the ROM must be repeated. There is a hassle to do. Besides, there is a problem that a user cannot modify a predetermined program after completion of software development.

본 발명은 상기와 같은 문제점들을 개선하기 위하여 창출된 것으로서, 주종 관계의 복수의 프로세서로 구성된 시스템에서 서브-프로세서의 프로그램 개발을 용이하게 하고, 개발완료 후에도 프로그램 변경을 가능하게 하는 주종 관계의 복수의 프로세서를 가진 컴퓨터 시스템을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been created to solve the above problems, and facilitates the program development of a sub-processor in a system consisting of a plurality of processors in a slave or slave relationship, and enables a program change after completion of development. It is an object to provide a computer system having a processor.

상기의 목적을 달성하기 위하여 본 발명에 따른 주종 관계의 복수의 프로세서를 가진 컴퓨터 시스템은,In order to achieve the above object, a computer system having a plurality of processors in a slave relationship according to the present invention,

메인 프로세서부와, 상기 메인 프로세서부와 주종관계를 가지도록 구성되며 프로그램 메모리 및 데이타 메모리를 가지는 서브 프로세서부 및 상기 메인 프로세서부와 서브 프로세서부 간의 데이터 교환을 가능하게 하는 통신회로부를 구비하는 컴퓨터 시스템에 있어서,A computer system comprising a main processor unit, a subprocessor unit having a main relationship with the main processor unit, and having a program memory and a data memory, and a communication circuit unit which enables data exchange between the main processor unit and the subprocessor unit. To

상기 서브 프로세서부의 프로그램 메모리 및 데이타 메모리는 모두 램(RAM)으로 구성되어 있고, 상기 프로그램 메모리는 상기 통신회로부와 별도의 인터페이스 회로부에 의해 연결되어 있는 점에 그 특징이 있다.The program memory and the data memory of the sub-processor unit are both composed of RAM, and the program memory is connected to the communication circuit unit by a separate interface circuit.

이와 같이 서브 프로세서부의 프로그램 메모리 및 데이타 메모리가 모두 램으로 구성되어 있으므로, 서브 프로세서의 프로그렘 개발을 용이하게 할 수 있을 뿐만 아니라, 사용자는 프로그램 개발 완료 후에도 직접 프로그램을 변경할 수 있는 장점이 있다.Thus, since both the program memory and the data memory of the sub-processor unit are composed of RAM, not only can the program development of the sub-processor be facilitated, but the user can directly change the program even after the program development is completed.

이하 첨부된 도면을 참조하면서 본 발명의 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명에 따른 주종 관계의 복수의 프로세서를 가진 컴퓨터 시스템의 개략적인 시스템 구성도이다.2 is a schematic system configuration diagram of a computer system having a plurality of processors in a slave relationship according to the present invention.

이를 참조하면, 본 발명에 따른 컴퓨터 시스템은 메인 프로세서부(21)와 서브 프로세서부(22)로 구성된다. 여기서, 상기 서브 프로세서부(22)는 본 도면에는 1개가 구성된 경우가 도시되어 있지만, 경우에 따라서는 2개 혹은 그 이상 다수가 구성될 수도 있다.Referring to this, the computer system according to the present invention includes a main processor unit 21 and a sub processor unit 22. Here, although one case of one of the subprocessor units 22 is illustrated in this figure, in some cases, two or more may be configured.

상기 메인 프로세서부(21)는 CPU(21a), ROM(21b) 및 RAM(21c)으로 구성되고, 서브 프로세서부(22)는 CPU(22a)와 2개의 RAM(22b,22c)으로 구성된다. 따라서, 서브 프로세서부(22)는 프로그램 메모리 및 데이타 메모리가 모두 RAM으로 구성된 셈이다. 한편, 메인 프로세서부(21)와 서브 프로세서부(22)는 병렬 1직렬 통신이나 다른 전용의 회로를 가지는 통신회로부(23)에 의해 상호 연결되며, 특히 메인 프로세서부(21)의 CPU(21a)와 서브 프로세서부(22)의 프로그램 메모리를 구성하는 RAM(22b:편의상 이것으로 정함)은 별도의 인터페이스(interface) 회로부(24)에 의해 전기적으로 접속된다.The main processor unit 21 is composed of a CPU 21a, a ROM 21b, and a RAM 21c, and the subprocessor unit 22 is composed of a CPU 22a and two RAMs 22b and 22c. Therefore, the subprocessor unit 22 is composed of both a program memory and a data memory as RAM. On the other hand, the main processor unit 21 and the sub-processor unit 22 are interconnected by a communication circuit unit 23 having parallel one series communication or other dedicated circuits, in particular the CPU 21a of the main processor unit 21. And RAM constituting the program memory of the sub-processor unit 22 (defined as this for convenience) are electrically connected by a separate interface circuit unit 24.

제3도는 본 발명의 컴퓨터 시스템에 있어서, 메인 프로세서와 서브 프로세서의 프로그램 램과의 인터페이스 회로의 구성을 개략적으로 나타내 보인 시스템 구성도이다.3 is a system configuration diagram schematically showing a configuration of an interface circuit between a program RAM of a main processor and a subprocessor in the computer system of the present invention.

이를 참조하면, 기록(전문용어로 좀 더 정확히 말하면, Down Load)을 위한 메인 프로세서의 메모리와 분할된 메모리 영역(31)과, 서브 프로세서부의 프로그램 RAM 영역(33) 사이에는 데이타 용량을 지정하는 콘트롤 레지스터(control register:32)가 위치된다. 여기서, 다운 로드 기능을 위한 메인 프로세서의 메모리 영역을 최소로 하기 위하여 상기 메인 프로세서의 분할된 메모리 영역은 서브 프로세서의 프로그램 영역보다 정수배만큼 작은 영역으로 정해지며, 가장 작은 기본 데이타 용량으로 설정하여 각 대응관계를 콘트롤 레지스터(32)에 의해 제어하게 된다.Referring to this, a control for designating a data capacity between the memory of the main processor and the divided memory area 31 and the program RAM area 33 of the subprocessor part for recording (or more precisely, down load). A register 32 is located. Here, in order to minimize the memory area of the main processor for the download function, the divided memory area of the main processor is defined as an area smaller than the program area of the subprocessor by an integer multiple, and is set to the smallest basic data capacity to correspond to each other. The relationship is controlled by the control register 32.

한편, 서브 프로세서의 메모리 용량(128K)은 8개로 분할되고, 32bit의 데이타 용량은 8bit씩 4개로 분할된다. 따라서, 메인 프로세서에서는 8bit × 16K 의 영역만이 필요하게 된다.On the other hand, the memory capacity 128K of the subprocessor is divided into eight, and the 32-bit data capacity is divided into four by 8 bits. Therefore, only 8 bits x 16K of area is required in the main processor.

그러면, 이상과 같은 구성으로 된 본 발명의 컴퓨터 시스템의 작동관계를 제2도 및 제4도를 참조하면서 간략히 설명해 보기로 한다.Then, the operation relationship of the computer system of the present invention having the above configuration will be briefly described with reference to FIGS. 2 and 4.

제4도는 본 발명에 따른 컴퓨터 시스템에 있어서, 메인 프로세서로부터 서브 프로세서의 다운 로드 알고리즘을 나타내 보이는 흐름도이다.4 is a flowchart showing a download algorithm of a subprocessor from a main processor in the computer system according to the present invention.

먼저, 제2도에서 본 발명의 컴퓨터 시스템은 초기에 메인 프로세서부(21)만이 동작을 하게 되며, 서브 프로세서부(22)는 아이들(idle) 상태가 된다. 메인 프로세서부(21)에서 서브 프로세서부(22)의 동작이 필요하기 전에, 서브 프로세서부(22)의 프로그램을 소정의 알고리즘(algorithm)에 따라 다운 로드를 완료하고, 상호 명령을 주고 받게 된다. 그와 같이 메인 프로세서부(21)에서 서브 프로세서부(22)로 프로그램을 기록하는 다운 로드의 과정은 제4도에 도시된 것과 같은 흐름도의 순서에 의해서 수행된다. 이에 대해 설명해 보기로 한다.First, in FIG. 2, only the main processor unit 21 operates in the computer system of the present invention, and the sub processor unit 22 is in an idle state. Before the operation of the subprocessor unit 22 is necessary in the main processor unit 21, the program of the subprocessor unit 22 is downloaded according to a predetermined algorithm, and mutual commands are exchanged. As such, the downloading process of recording the program from the main processor unit 21 to the subprocessor unit 22 is performed in the order of the flowchart as shown in FIG. Let's explain this.

처음에 다운 로드를 시작할 때, 메인 프로세서부(21)에서 서브 프로세서부(22)의 메모리를 액세스(access) 가능한 상태로 만들어 주게 된다(41). 그런 후, 메인 프로세서부(21)는 미리 서브 프로세서부(22)의 프로그램 데이타를 가지고 있으므로 필요한 데이타를 오픈(open)하여(42) 기록 준비를 하게 된다.At the beginning of the download, the main processor unit 21 makes the memory of the subprocessor unit 22 accessible (41). After that, the main processor 21 has the program data of the subprocessor 22 in advance, so that necessary data are opened (42) and ready for recording.

한편, 상기 제3도에서 설명한 바와 같이 메인 프로세서부(21)의 메모리 용량은 서브 프로세서부(22)의 용량보다 훨씬 작게 설계되어 있으므로, 메인 프로세서부(21)의 기본 메모리 용량만큼 데이타를 판독(43)하게 되며, 콘트롤 레지스터(32:제3도참조)를 이용하여 대응관계를 콘트롤(44)하게 된다. 여기서, 콘트롤 레지스터(32)는 기본 메모리 크기를 콘트롤하는 기능과 기본 데이타 크기를 콘트롤 하는 2가지의 기능을 가진다. 그리고, 그와 같은 콘트롤 레지스터(32)의 구성은 메인 프로세서부(21)의 다운 로드 영역에 대응하는 서브 프로세서부(22)의 메모리 크기에 따라 달라지게 된다.On the other hand, as described in FIG. 3, since the memory capacity of the main processor unit 21 is designed to be much smaller than that of the subprocessor unit 22, data as much as the basic memory capacity of the main processor unit 21 is read ( 43), and the corresponding relationship is controlled 44 using the control register 32 (see FIG. 3). Here, the control register 32 has two functions of controlling the basic memory size and controlling the basic data size. The configuration of such a control register 32 is dependent on the memory size of the subprocessor unit 22 corresponding to the download area of the main processor unit 21.

한편, 콘트롤 레지스터(32)에 의해 대응관계를 콘트롤 한 후, 기본 메모리 및 기본 데이타 크기를 판독하여 매번 기록(45)할 때마다 데이타 기록의 완료여부를 판단하게 된다(46). 이 판단 과정에서 완료되지 않았으면 용량을 증가(47)시켜 상기 43의 단계로 귀환시키고, 완료되었으면 콘트롤 레지스터(32)에 의해 데이타 크기를 조작하게 된다(48). 그렇게 조작하여 상기 42의 단계에서 48의 단계까지의 과정을 반복(49)시키고, 전 데이타 크기 조작 완료여부를 다시 판단하게 된다(50). 그 결과, 조작이 완료되었으면 서브 프로세서부(22)의 프로그램을 실행(51) 시키고, 완료되지 않았으면 49의 단계로 귀환시켜 전술한 과정들을 반복 수행하게 된다. 그와 같은 과정들을 통해 콘트롤 레지스터(32)를 이용하여 서브 프로세서부(22)의 전 영역에 걸쳐 프로그램 데이타를 기록한 후에, 서브 프로세서부(22)가 동작하도록 조작함으로써 일련의 동작이 완료된다.On the other hand, after the correspondence is controlled by the control register 32, it is determined whether or not the data recording is completed each time the base memory and the base data size are read and recorded 45 each time (46). If it is not completed in this judgment process, the capacity is increased (47), and the process returns to step 43, and when it is completed, the data size is manipulated by the control register 32 (48). By doing so, the process from step 42 to step 48 is repeated (49), and it is again determined whether all data size manipulations have been completed (50). As a result, if the operation is completed, the program of the sub-processor unit 22 is executed 51, and if not, the process returns to step 49 to repeat the above-described processes. Through such processes, after recording the program data over the entire area of the subprocessor unit 22 using the control register 32, a series of operations are completed by operating the subprocessor unit 22 to operate.

이상의 설명에서와 같이 본 발명에 따른 종속적인 복수의 프로세서를 가지는 컴퓨터 시스템은 서브 프로세서의 프로그램 메모리가 종래와는 달리 RAM으로 되어 있으므로, 서브 프로세서의 프로그램 개발을 용이하게 할 수 있을 뿐만 아니라, 사용자는 프로그램 개발 완료 후에도 직접 프로그램을 변경할 수 있는 장점이 있다.As described above, a computer system having a plurality of subordinate processors according to the present invention has a program memory of a subprocessor as RAM, unlike the related art, and thus, the user can facilitate program development of the subprocessor. Even after the program development is completed, there is an advantage that the program can be changed directly.

Claims

A computer system comprising a main processor unit, a subprocessor unit having a main relationship with the main processor unit, and having a program memory and a data memory, and a communication circuit unit which enables data exchange between the main processor unit and the subprocessor unit. The program memory and the data memory of the sub-processor unit are all composed of RAM, and the program memory is a computer having a plurality of processors having a master or slave relationship, which is connected by a separate interface circuit unit. system.