KR0147223B1 - 에이치디티브이의 가변길이부호 디코딩장치 - Google Patents

Abstract

본 발명은 HDTV의 가변길이부호 디코딩장치에 관한 것으로, 에러 비트스트림이 발생하더라도 에러 비트스트림 이전의 비트스트림은 보존되도록하여 고화질의 화상데이타 유실을 최소화하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 HDTV의 가변길이부호 디코딩장치는 슬라이스 단위의 비트스트림을 일시 저장하는 버퍼와, 상기 비트스트림을 디코딩하며, 에러의 비트스트림 발생시 에러 비트스트림은 디코딩하지 않고 다음 비트스트림의 스타트 코드를 찾는 디코더와, 디코딩되지 않은 상기 에러 비트스트림은 저장하지 않고 디코딩된 비트스트림만을 순차적으로 저장하는 듀얼 포트램과, 상기 듀얼 포트램에 라이트 어드레스를 출력하는 제1제네레이터와, 상기 듀얼 포트램에 리드 어드레스를 출력하는 제2제네레이터와, 상기 듀얼 포트램의 디코딩된 비트스트림을 출력동기신호에 맞추어 출력하며 상기 에러 비트스트림은 클리어시켜 출력하는 제3제네레이터를 포함하여 구성됨을 특징으로 한다.

Description

에치디티브이(HDTV)의 가변길이 부호 디코딩장치

제1도는 일반적인 슬라이스의 구성도.

제2도는 종래의 가변길이부호 디코딩장치의 구성블럭도.

제3도(a)는 종래의 가변길이부호 디코딩장치의 제1동작설명도.

제3도(b)는 종래의 가변길이부호 디코딩장치의 제2동작설명도.

제4도는 본 발명의 가변길이부호 디코딩장치의 구성블럭도.

제5도는 본 발명의 라이트 어드레스 제네레이터의 구성도.

제6도는 본 발명의 리드 어드레스 제네레이터의 구성도.

제7도(a)는 본 발명의 가변길이부호 디코딩장치의 제1동작설명도.

제7도(b)는 본 발명의 가변길이부호 디코딩장치의 제2동작설명도.

* 도면의 주요부분에 대한 부호의 설명

11 : 버퍼 12 : 디코더

13 : 듀얼 포트램 14 : 라이트 어드레스 제네레이터

15 : 리드 어드레스 제네레이터 16 : 제네레이터

17 : 라이트 어드레스 카운터 18 : 레지스터

19 : 리드어드레스 카운터 20 : 슬라이스

본 발명은 에러를 보상한 VLC(Variable Length Code)디코딩장치에 관한 것으로, 특히 HDTV의 수신장치에 있어서 슬라이스(slice)내에 에러가 발생했을때 이를 효율적으로 보상한 HDTV의 가변길이부호 디코딩장치에 관한 것이다.

일반적으로, HD(High Definition) 텔레비젼(TV) 방송방식은 NTSC(National Television System Committee)방송방식과 동일하게 6MHz로 전송하지만 NTSC방식은 아날로그 방식으로 전송하는 반면에 HDTV는 디지탈방식으로 전송하여 NTSC방식에 비해 6배 이상의 화소(Pixel)를 갖는 고화질의 역상을 송수신하도록 한 것이다.

또한 HDTV 송수신장치는 보다 많은 데이타를 송수신하여 고화질의 방송을 시청할수 있도록 한 것으로 많은 데이타를 송수신하기 위해서는 송수신하고자 하는 방송신호를 디지탈신호로 변환하고 변환된 디지탈신호를 일정규칙에 의해 부호화하여 압축된 데이타를 송수신한다.

이때 압축되어 송수신되는 데이터를 비트 스트림(bit stream)이라 한다.

그리고, 상기 비트 스트림을 입력하여 해석하는 가변길이부호 디코딩장치에서 비트의 에러의 발생은 가변길이부호로 입력되는 비트스트림의 각 코드길이가 다르기에 하나의 코드가 틀리면 그 다음의 코드는 올바르게 디코딩할 수 없어 고화질 화면에 미치는 영향이 매우 크다.

그러므로, 정상적인 디코딩을 시작하기 위해서 비트스트림에 일정한 단위로 스타트지점을 알 수 있는 코드를 넣어 에러발생시 이를 극복할 수 있게하는데 이코드를 스타트코드(start code)라 한다.

비디오 비트스트림의 경우 최소스타트코드를 매슬라이스 스타트지점에 넣어 에러가 발생했을 때 다음에 오는 새로운 슬라이스의 시작점을 찾을 수 있도록 하는 리싱크로나이징(resyncronizing)할 수 있게 하였다.

이하 첨부된 도면을 참조하여 상기 슬라이스를 설명하면 다음과 같다.

제1도는 일반적인 슬라이스의 구성도로써, 복수개의 SVP(Slice Vertical Position(1)와, 각 SVP에는 여러개의 슬라이스(slice)(2)로 구성되어 한 픽쳐(PICTURE)를 이룬다.

이어서, 제2도의 종래의 가변길이부호 디코딩장치의 구성 블럭도로써 종래의 기술을 설명하면 다음과 같다.

도시된 바와 같이, 압축된 비트스트림을 상기 슬라이스(2)단위로 일시 저장하는 버퍼(buffer)(3)와, 상기 버퍼(3)로 부터 한 슬라이스(2)에 해당하는 비트 스트림을 꺼내어 디코딩(Decoding)하는 디코더(4)와 디코딩된 비트 스트림을 슬라이스(slice)(2)단위로 저장하는 FIFO(First In First Out)(5)와 출력 동기신호에 맞추어 슬라이스(2) 단위의 비트스트림을 출력하는 제네레이터(generator)(6)로 이루어져 종래의 가변길이부호 디코더를 구성한다.

상기 구성에 따른 동작설명은 제3도(a)와 (b)를 참조하여 설명하면 다음과 같다.

제3도(a)는 종래의 가변길이부호 디코더의 제1동작 설명도로써, 비트스트림에 에러가 없을시의 동작을 나타낸 것이다.

버퍼(3)에 슬라이스(2) 단위로 일시 저장된 비트스트림은 디코더(4)에서 디코딩되고, 상기 FIFO(5)에 기록되는 슬라이스 단위의 비트스트림은 ABC, DE, FG … 순서대로 기록되며 읽혀지는 순서도 ABC, DE FG … 로 읽혀진다.

그리고 종래의 가변길이부호 디코딩장치의 출력은 제네레이터(6)의 출력으로써 상기 FIFO(5)에서 읽혀진 슬라이스 데이타의 코피션트(coefficient)와 모션 벡터(mo-tion vector)및 각 파라메터(para meter)들이 상기 제네레이터(6)의 제네레이션 씽크(generation sync)에 맞추어 출력됨을 알 수 있다.

즉, SVP1의 각 슬라이스(ABC …) 단위의 비트스트림은 디코딩되어 FIFO(5)에 저장되면 각 제네레이션 씽크동안 각 슬라이스(ABC …) 단위의 비트스트림이 출력됨을 알 수 있다.

그리고, 제3도(b)는 종래의 가변길이부호 디코딩장치의 제2동작설명도로써 에러가 발생했을때의 동작을 나타내었다.

도시된 바와같이 비트스트림상(B, E, F …)에 에러가 발생한 경우 스타트 코드(도시하지 않음)를 찾아서 리싱크로나이징(resyncronizing)한다.

이때 에러 비트스트림상(B, E, F …)이 발생되기전에 FIFO(5)에 쓰였던 슬라이스 데이타는 신뢰될 수 없으므로 리셋트시키고, 리싱크로나이징된후의 비트스트림(C, G …)데이타만 제네레이터(6)의 출력이 되며 A나 D는 출력되질 못한다.

이상에서 설명한 종래의 가변길이부호 디코더는 에러 비트스트림이 발생시 에러 비트스트림 이전에 올바르게 디코딩된 비트스트림(A, D)이 리셋트되어 출력되지 못하는 문제점이 있었다.

본 발명은 상술한 문제점을 해결하기 위하여 안출한 것으로 종래의 FIFO대신에 라이트/리드 어드레스 제네레이터(write/read address generator)와 듀얼 포트 램(D-ual Port RAM)을 구비하여 에러가 발생하더라도 에러이전의 올바르게 디코딩된 슬라이스 데이타(A, D) 제네레이션되도록 한 HDTV의 VLD를 구현함에 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 HDTV의 가변길이부호 디코딩장치는 슬라이스단위의 비트스트림을 일시 저장하는 버퍼와, 상기 비트스트림을 디코딩하며, 에러의 비트 스트림 발생시 에러 비트스트림은 디코딩하지않고 다음 비트 스트림의 스타트 코드를 찾는 디코더와, 디코딩되지 않은 상기 에러 비트스트림은 저장하지 않고 디코딩된 비트 스트림만을 순차적으로 저장하는 듀얼 포트램과, 상기 듀얼 포트램에 라이트 어드레스를 출력하는 제1제네레이터와, 상기 듀얼 포트램에 리드 어드레스를 출력하는 제2제네레이터와, 상기 듀얼 포트램의 디코딩된 비트 스트림을 출력동기신호에 맞추어 출력하며 상기 에러 비트스트림은 클리어시켜 출력하는 제3제네레이터를 포함하여 구성됨을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 HDTV의 가변길이부호 디코딩장치를 설명하면 다음과 같다.

제4도는 본 발명의 가변길이부호 디코딩장치의 구성 블럭도로써 본 발명의 HDTV의 가변길이부호 디코딩장치의 구성은 압축된 비트 스트림을 슬라이스 단위로 일시 저장하는 버퍼(11)와, 상기 버퍼(11)로 부터 한 슬라이스에 해당하는 비트 스트림을 꺼내어 디코딩하며 에러의 비트스트림 발생시 에러 비트스트림은 디코딩하질 않고 다음 비트스트림의 스타트 코드를 찾는 디코더(12)와, 상기 디코딩되지 않는 비트 스트림은 저장하지 않되 그곳에 다음 비트스트림을 순차적으로 저장하는 듀얼 포트 램(Dual Port RAM)(13)과, 상기 듀얼 포트 램(13)의 라이트/리드(write/read) 어드레스를 출력하는 라이트/리드 어드레스 제네레이터(14, 15)와, 디코딩된 비트스트림을 출력동기에 맞추어 출력하는 제네레이터(16)로 이루어진다.

이어서 제5도는 본 발명의 라이트 어드레스 제네레이터의 구성도이며 상기 라이트 어드레스 제네레이터(14)를 상세히 설명한 것으로써, 상기 디코더(12)에서 디코딩될때마다 발생하는 라이트 인에이블(write enable)신호를 카운트 인에비르 신호로 인식하는 라이트 어드레스 카운터(write address counter)(17)와 최근의 비트스트림의 스타트 코드 어드레스를 저장하고 있는 레지스터(18)로 구성되어 상기 듀얼 포트램(13)의 라이트 어드레스(write address)를 출력한다.

하지만, 에러의 비트스트림 발생시, 상기 디코더(12)는 에러 비트스트림의 다음 비트스트림 스타트 코드를 인식하고, 상기 레지스터(18)는 최근의 비트스트림인 에러 비트스트림의 스타트 코드 어드레스를 저장하고 있으므로 듀얼 포트램(13)에서는 에러 비트스트림의 저장 장소에 다음 비트스트림을 덮어쓰게 된다.

다음에 제6도는 본 발명의 리드 어드레스 제네레이터의 구성도로써 리드어드레스 제네레이터(15)는 상기 제네레이터(16)에서 발생된 리드 인에이블 신호를 카운트 인에이블 신호로 인식하는 리드 어드레스 카운터(19)로 구성되어 상기 듀얼 포트램(13)의 리드 어드레스(read address)를 출력한다.

상기 제4, 5, 6도에서 설명된 본 발명의 HDTV의 가변길이부호 디코딩장치에 대한 동작설명은 제7도와 제8도를 참조하여 설명하면 다음과 같다.

제7도(a)는 본 발명의 가변길이부호 디코딩장치의 제1동작설명도로써 에러가 없을때의 동작을 나타내었다.

버퍼(11)에 슬라이스(20)단위로 일시 저장된 비트스트림은 디코더(12)에서 디코딩되고, 듀얼 포트램(13)에 저장되는 슬라이스(20)단위의 비트스트림은 ABC, DE, FG, … 순서대로 기록되며 제네레이션되어 읽혀지는 순서도 ABC, DE, FG, … 로 읽혀진다.

그리고 가변길이부호 디코딩장치의 출력은 라이트/리드 제네레이터(14, 15)의 라이트/리드 어드레스의 출력에 의한 제네레이터(16)의 출력으로써 코피션트(coeffici-ent)의 모션 벡터(moton vector) 및 각 파라메터(parameter)값을 가진 각 비트스트림이 상기 제네레이터(16)의 제네레이션 씽크(generation sync)에 맞추어 출력됨을 알 수 있다.

즉 각 비트스트림(A, B, C …)이 디코딩되어 듀얼 포트램(16)에 저장되면 각 제네레이션 씽크(generation sync)동안 각 비트스트림(A, B, C …)이 출력됨을 알 수 있다.

그리고, 제7도(b)는 본 발명의 가변길이부호 디코더의 제2동작설명도로써 에러가 발생했을때의 동작을 나타내었다.

도시된 바와같이 비트스트림(B, E, F …)이 발생한 경우 에러 비트스트림의 스타트 코드(도시하지 않음)를 찾아서 리싱크로나이징(resyncronizing)하고 상기 디코더(2)는 에러 비트스트림의 다음 비트스트림의 스타트 코드를 인식한다.

그리고, 레지스터(18)는 최근의 비트스트림인 에러 비트스트림의 스타트코드 어드레스를 인식하기에 듀얼 포트램(13)에서는 에러 비트스트림의 저장 장소에 다음 비트스트림을 저장하되 에러 비트스트림은 클리어되며 디코딩된 비트스트림과 함께 출력동기신호에 맞추어 출력된다.

글서, 버퍼에 의해 일시 저장된 슬라이스(20)단위의 비트스트림은 디코더(12)에서 디코딩되고, 듀얼포트램(13)에 저장되는 비트스트림은 AC, D, G … 순서대로 블랭크(Blank)없이 기록되지만 각 제네레이션 씽크에 맞추어 출력하는 비트 스트림의 읽혀지는 순ㅅ는 A□C, D□, □G … 순서로 읽혀진다.

이상에서 설명한 본 발명의 HDTV의 가변길이부호 디코딩장치는 에러가 발생하더라도 에러이전의 올바르게 디코딩된 비트스트림(A, D)이 보존됨으로써 에러비트스트림에 의한 고화질의 화상데이타 유실을 최소화하는 효과가 있다.

Claims (3)

1. 슬라이스 단위의 비트스트림을 일시 저장하는 버퍼와, 상기 비트스트림을 디코딩하며, 에러의 비트스트림 발생시 에러 비트스트림은 디코딩하지 않고 다음 비트스트림의 스타트 코드를 찾는 디코더와, 디코딩되지 않은 상기 에러 비트스트림은 저장하지 않고 디코딩된 비트스트림만을 순차적으로 저장하는 듀얼 포트램과, 상기 듀얼 포트램에 라이트 어드레스를 출력하는 제1제네레이터와, 상기 듀얼 포트램에 리드 어드레스를 출력하는 제2제네레이터와, 상기 듀얼 포트램의 디코딩된 비트스트림을 출력동기신호에 맞추어 출력하며 상기 에러 비트스트림은 클리어시켜 출력하는 제3제네레이터를 포함하여 구성됨을 특징으로 하는 HDTV의 가변길이부호 디코딩장치.
2. 제1항에 있어서, 상기 제1제네레이터는 상기 디코더에서 디코딩될때마다 발생하는 라이트 인에이블신호를 카운트 인에이블 신호로 인식하는 제1카운터와, 에러의 발생시 상기 디코더가 다음 비트스트림의 스타트 코드를 인식하면 클리어된 에러 비트스트림의 저장장소에 다음 슬라이스 데이타를 저장할 수 있도록 에러 비트스트림의 스타트코드 어드레스를 저장하는 레지스터로 구성됨을 특징으로 하는 HDTV의 가변길이부호 디코딩장치.
3. 제1항에 있어서, 상기 제2제네레이터는 상기 제3제네레이터에서 발생된 리드 인에이블신호를 카운트 인에이블 신호로 인식하는 제2카운터로 구성됨을 특징으로 하는 HDTV의 가변길이부호 디코딩장치.