KR0146090B1 - High speed data transmitting system for processing image - Google Patents
High speed data transmitting system for processing imageInfo
- Publication number
- KR0146090B1 KR0146090B1 KR1019950005345A KR19950005345A KR0146090B1 KR 0146090 B1 KR0146090 B1 KR 0146090B1 KR 1019950005345 A KR1019950005345 A KR 1019950005345A KR 19950005345 A KR19950005345 A KR 19950005345A KR 0146090 B1 KR0146090 B1 KR 0146090B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- bus
- image processing
- image
- video
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/10—Adaptations for transmission by electrical cable
- H04N7/102—Circuits therefor, e.g. noise reducers, equalisers, amplifiers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
Abstract
본 발명은 영상처리용 고속데이타 처리장치에 관한 것으로, 종래에는 비디오버스라는 독립된 버스를 이용하여 영상데이타를 호스트버스를 이용하지 않고 전송하여 호스트버스에 과도한 부하를 주지 않는다는 데는 일익을 행하였으나 비디오버스의 사용이 순차적이어서 동시에 여러모듈이 고속으로 한꺼번에 데이타를 전송하지 못함에 따라 비디오버스상의 효율성이 떨어지며 모듈마다의 처리시간에 의한 전체시스템의 성능이 저하될 수 있는 등의 문제점이 있다. 따라서, 본 발명은 비디오버스 외에 선형구조의 버스를 추가하여 비디오버스가 다른 모듈에 의해 사용되고 있을 경우 선형구조의 버스를 이용하여 데이타송신을 할 수 있도록 하여 고속처리가 가능하도록 함과 아울러 간단히 구성할 수 있어 인쇄회로 기판상의 면적을 최소화할 수 있도록 하여 가격의 낮출 수 있도록 한다.The present invention relates to a high speed data processing apparatus for image processing. In the related art, an image bus is conventionally used to transmit image data without using a host bus so as not to overload the host bus. Because of the sequential use of multiple modules at the same time, data cannot be transmitted at the same time at high speed, resulting in a decrease in efficiency on the video bus and performance of the entire system may be degraded by processing time per module. Therefore, the present invention adds a linear bus in addition to the video bus so that when the video bus is used by another module, data can be transmitted using the linear bus to enable high-speed processing and can be simply configured. This can minimize the area on the printed circuit board, thereby lowering the price.
Description
제1도는 종래의 영상처리장치 회로구성도.1 is a circuit diagram of a conventional image processing apparatus.
제2도는 제1도에서 처리모듈의 상세블럭도.2 is a detailed block diagram of the processing module in FIG.
제3도는 본 발명의 영상처리용 고속데이타 전송장치 구성도.Figure 3 is a block diagram of a high speed data transmission device for image processing of the present invention.
제4도는 제3도에서 처리모듈의 상세회로도.4 is a detailed circuit diagram of the processing module in FIG.
제5도는 제4도에서 제2제어로직부와 선형 데이타버스간의 출력신호 파형도.5 is a waveform diagram of an output signal between the second control logic and the linear data bus in FIG.
제6도는 제4도에서 처리모듈1의 동작과정도.6 is a flowchart illustrating the operation of the processing module 1 in FIG.
제7도는 제4도에서 처리모듈N의 동작과정도.7 is a flowchart illustrating an operation of the processing module N in FIG. 4.
제8도는 제4도에서 영상버퍼의 동작과정도.8 is a flowchart illustrating an operation of an image buffer in FIG. 4.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 호스트시스템 2 : 영상버퍼1: Host system 2: Video buffer
3 : 처리모듈1 4 : 처리모듈N3: Processing Module 1 4: Processing Module N
5 : 입력부 6 : 출력부5 input unit 6 output unit
7 : 호스트버스 8 : 비디오버스7: host bus 8: video bus
9 : 행 비교기 10 : 열 비교기9: row comparator 10: column comparator
11 : 제1제어로직부 13 : 로컬메모리11: 1st control logic part 13: Local memory
16 : 선형 데이타버스 17 : 제1선택부16: linear data bus 17: first selection unit
18 : 제2선택부 20 : 제2제어로직부18: second selection section 20: second control logic section
21 : 제1제어로직부의 어드레스, 제어선21: address, control line of the first control logic
22 : 제1제어로직부의 데이타선22: data line of the first control logic part
본 발명은 영상처리에 적합한 고속데이타 전송장치에 관한 것으로, 특히 영상처리장치내에 존재하는 각각의 처리 모듈에 디지탈 영상데이타를 고속으로 전송하여 데이타전송의 지연을 최소화하기에 적당하도록 한 영상처리용 고속데이타 전송장치에 관한 것이다.The present invention relates to a high-speed data transmission apparatus suitable for image processing, and in particular, a high-speed data transmission apparatus suitable for minimizing a delay of data transmission by transmitting digital image data at high speed to each processing module existing in the image processing apparatus. A data transmission device.
종래의 영상처리장치는 제1도에 도시된 바와같이 비디오버스상에 영상데이타를 공급하여 주는 입력수단과, 상기 입력수단을 통해 입력된 영상데이타를 버퍼링하여 주는 입력버퍼와, 상기 비디오버스상의 데이타를 입력받아 원하는 기능을 처리하도록 하는 복수개의 처리모듈1~N과, 상기 처리모듈1~N중 어느 하나에 비디오버스를 점유할 수 있는 점유권을 부여하여 주는 호스트시스템과, 상기 처리모듈1~N을 통해 처리된 영상데이타를 출력하는 출력수단으로 구성된다.A conventional image processing apparatus includes input means for supplying image data on a video bus as shown in FIG. 1, an input buffer for buffering image data input through the input means, and data on the video bus. A plurality of processing modules 1 to N for receiving a desired function, a host system for granting an occupancy right to occupy a video bus to any one of the processing modules 1 to N, and the processing modules 1 to N; It consists of an output means for outputting the processed image data.
상기에서 처리모듈은 제2도에 도시된 바와같이 호스트시스템으로 부터 원하는 위치에 있는 영상데이타를 입력받아 각 부의 동작을 제어함과 아울러 원하는 기능을 처리하도록 하는 제어로직수단과, 상기 제어로직수단에 의해 지정된 행과 비디오버스상에 나와있는 행을 비교 감지하여 감지한 행감지신호를 제어로직수단으로 출력하는 행 비교수단과, 상기 제어로직수단에 의해 지정된 열과 비디오버스상에 나와있는 열을 비교 감지하여 그 감지한 열 감지신호를 제어로직수단으로 전달하는 열 비교수단과, 상기 제어로직수단의 제어에 의해 비디오버스로 부터 전송된 데이타를 버퍼링하여 주는 버퍼와, 상기 버퍼로 부터 전달된 데이타를 저장하고 제어로직수단에 출력하는 로컬메모리로 구성된다.As shown in FIG. 2, the processing module receives image data at a desired position from the host system to control the operation of each unit and to process a desired function, and to the control logic means. A row comparison means for comparing and detecting a row specified by the row specified on the video bus and outputting the detected row detection signal to the control logic means; A thermal comparison means for transferring the detected thermal sensing signal to a control logic means, a buffer for buffering data transmitted from the video bus under the control of the control logic means, and a data transferred from the buffer. And local memory output to the control logic means.
이와같이 구성된 종래의 기술에 대하여 상세히 살펴보면 다음과 같다.Looking at the prior art configured as described above in detail.
입력부(5)를 통해 비디오버스(8)상에 영상데이타가 공급되는데, 이때 입력부(5)는 행과 열의 위치정보와 전송클럭을 만들어 함께 전송한다.Image data is supplied on the video bus 8 through the input unit 5, where the input unit 5 generates position information and transmission clocks of the rows and columns and transmits them together.
그러면, 호스트시스템(1)이 호스트버스(7)를 통해 비디오버스(8)를 점유할 수 있는 점유권을 처리모듈1~N중 어느 하나에 주면, 그 해당 처리모듈이 동작하는데, 제2도에 도시한 처리모듈에 의거하여 살펴보면 다음과 같다.Then, when the host system 1 gives the possession right to occupy the video bus 8 through the host bus 7 to any one of the processing modules 1 to N, the corresponding processing module is operated. Based on the illustrated processing module is as follows.
행 비교기(9)와 열 비교기(10)는 제어로직부(11)에서 지정된 행(R)과 열(C)을 입력받아 비디오버스(8)상의 행과 열신호와 비교하여 그 비교한 결과인 열감지신호와 행감지신호를 제어로직부(11)에 전달한다.The row comparator 9 and the column comparator 10 receive the row R and the column C designated by the control logic unit 11 and compare the row and column signals on the video bus 8 to compare the result. The thermal sensing signal and the row sensing signal are transmitted to the control logic unit 11.
이때 제어로직부(11)는 행 비교기(9)와 열 비교기(10)로 부터 입력되는 신호가 원하는 행 또는 열 감지신호가 입력되면 상기 비디오버스(8)상에 실려있는 클럭과 비디오신호를 이용하여 버퍼(12)를 제어하여 그 버퍼(12)로 입력되는 데이타를 버퍼링하여 로컬메모리(13)에 전송하도록 한다.In this case, the control logic unit 11 uses a clock and a video signal loaded on the video bus 8 when a row or column detection signal desired by the signal input from the row comparator 9 and the column comparator 10 is input. By controlling the buffer 12 to buffer the data input to the buffer 12 to be transmitted to the local memory (13).
이후에 필요한 데이타를 로컬메모리(13)로 부터 읽어들여 원하는 기능을 수행한 후 그 결과를 다시 비디오버스(8)상에 행과 열 정보와 함께 데이타를 전송한다.Thereafter, necessary data are read from the local memory 13, the desired function is performed, and the result is transferred to the video bus 8 together with the row and column information.
이상에서와 같이 처리모듈1~N중 점유권을 획득한 처리모듈이 원하는 기능을 행한 후 그 결과를 다시 비디오버스(8)상에 행과 열 정보와 함께 데이타를 전송한다.As described above, the processing module that has obtained the possession right among the processing modules 1 to N performs the desired function, and then transfers the data along with the row and column information on the video bus 8 again.
그러면 비디오버스(8)상에 전송된 데이타는 출력부(6)를 통해 출력된다.The data transmitted on the video bus 8 is then output via the output unit 6.
그러나, 상기에서와 같은 종래의 기술에 있어서 비디오버스라는 독립된 버스를 이용하여 영상데이타를 호스트버스를 이용하지 않고 전송하여 호스트버스에 과도한 부하를 주지 않는다는 데는 일익을 행하였으나 비디오버스의 사용이 순차적이어서 동시에 여러모듈이 고속으로 한꺼번에 데이타를 전송하지 못함에 따라 비디오버스상의 효율성이 떨어지며 모듈마다의 처리시간에 의한 전체시스템의 성능이 저하될 수 있는 등의 문제점이 있다.However, in the conventional technology as described above, the video bus is transmitted by using an independent bus called a video bus without using the host bus, so that an excessive load is not applied to the host bus. However, since the use of the video bus is sequential, At the same time, since several modules cannot transmit data at once at high speed, efficiency on the video bus is reduced, and the performance of the entire system may be degraded by processing time of each module.
따라서, 본 발명의 목적은 비디오버스 외에 선형구조의 버스를 추가하여 비디오버스가 다른 모듈에 의해 사용되더라도 데이타송신을 할 수 있도록 한 영상처리용 고속데이타 전송장치를 제공함에 있다.Accordingly, an object of the present invention is to provide a high speed data transmission apparatus for image processing by adding a linear bus in addition to the video bus to enable data transmission even if the video bus is used by another module.
상기 목적을 달성하기 위한 본 발명은 카메라 또는 그에 상응하는 센서로 부터의 아날로그 영상신호를 디지탈 영상데이타로 변환하여 비디오버스(8)상에 전송하는 입력 및 변환수단과, 내부에 로컬메모리를 갖고 있어 임시데이타를 보관토록 함과 아울러 입력된 영상처리기능을 수행하는 복수개의 영상처리수단과, 상기 복수개의 영상처리수단을 통해 처리된 결과 또는 중간데이타를 저장하는 저장수단과, 상기 저장수단 및 복수개의 처리모듈을 통해 처리된 디지탈 영상데이타를 아날로그 영상신호로 변환하여 출력토록 하는 출력 및 변환수단과, 상기의 각 수단에 병렬로 연결하여 데이타를 송수신이 가능하도록 한 비디오버스와, 상기 복수개의 영상처리수단에 점유권을 부여하는 호스트시스템과, 상기 호스트시스템과 병렬로 연결하여 상기 각 수단에 점유권 명령을 보낼 수 있도록 하는 호스트버스와, 상기 저장수단과 복수개의 영상처리수단 및 출력수단을 선형적으로 연결하여 비디오버스가 어떤 영상처리수단에 의해 사용되고 있을때 다른 영상처리수단에 데이타를 전송시킬 수 있도록 한 선형 데이타버스로 구성한다.The present invention for achieving the above object has an input and conversion means for converting an analog video signal from a camera or a corresponding sensor into digital video data and transmitting it to the video bus (8), and a local memory therein. A plurality of image processing means for storing temporary data and performing an input image processing function, a storage means for storing the resultant or intermediate data processed by the plurality of image processing means, the storage means and a plurality of Output and conversion means for converting and outputting digital image data processed through a processing module into an analog image signal, a video bus connected to each of the means in parallel to transmit and receive data, and the plurality of image processing. A host system for granting an occupancy right to the means, and the respective numbers in parallel with the host system. A host bus for sending an occupancy right command to the host bus and linearly connecting the storage means with a plurality of image processing means and output means to transmit data to other image processing means when the video bus is being used by any image processing means. It consists of one linear data bus.
상기에서 영상처리수단은 비디오버스상의 데이타를 읽어들여 원하는 기능을 처리하기 위한 제1제어로직수단과, 비디오버스상의 행과 열을 미리 지정되어 있는 행과 열을 비교하여 그 결과를 상기 제1제어로직수단으로 전달하는 행, 열 비교수단과, 상기 행, 열 비교수단의 비교결과 행과 열이 같으면 버퍼를 통해 입력된 영상데이타를 저장하도록 하는 저장수단과, 하나의 영상처리수단이 비디오버스를 점유하면 이전에 처리된 결과를 영상버퍼에 저장할 수 있도록 하는 제2제어로직수단과, 상기 제2제어로직수단의 제어에 따라 상기 저장수단에 저장된 데이타를 선택하여 버퍼를 통한 후 선형 데이타버스를 거쳐 영상버퍼를 전송가능하도록 하는 제1, 2선택수단으로 구성한다.The image processing means compares the first control logic means for reading data on the video bus and processing a desired function, and compares the row and column in which the rows and columns on the video bus are predefined and displays the result of the first control. A row and column comparison means to be transmitted to the logic means, a storage means for storing the image data input through the buffer if the row and column comparison result of the row and column comparison means are the same, and one image processing means uses a video bus. Occupancy, the second control logic means for storing the previously processed result in the image buffer, the data stored in the storage means under the control of the second control logic means through the buffer and then through the linear data bus And first and second selection means for transmitting the image buffer.
이와같이 구성된 본 발명의 동작 및 작용효과에 대하여 상세히 설명하면 다음과 같다.When described in detail with respect to the operation and effect of the present invention configured as described above.
입력부(5)가 카메라 또는 그에 상응하는 센서로 부터 영상신호를 입력받아 디지탈 영상데이타로 변환하여 행과 열 정보와 함께 비디오버스(8)에 전송하였을때 처리모듈1(3)은 영상데이타를 수신하고 있는 중이고 처리모듈N(4)은 바로전에 처리한 결과를 영상버퍼(2)에 전송하려고 가정한다면 아래에서와 같이 동작함을 알 수 있다.When the input unit 5 receives an image signal from a camera or a corresponding sensor and converts the image signal into digital image data and transmits the image signal to the video bus 8 together with the row and column information, the processing module 1 (3) receives the image data. If the processing module N (4) is in the process of assuming that it is to transmit the result of the previous processing to the image buffer (2) can be seen that the operation as follows.
즉, 처리모듈1(3)은 제4도에서와 같이 제1제어로직부(11)에 의해 지정된 행과 열을 행 비교기(9)와 열 비교기(10)로 출력함에 따라 상기 행 비교기(9)와 열 비교기 (10)는 비디오버스(8)를 통해 전송되는 행과 열을 비교하고 그 비교한 행 감지신호와 열 감지신호를 제1제어로직부(11)와 제2제어로직부(20)로 전달하여 준다.That is, the processing module 1 (3) outputs the rows and columns designated by the first control logic unit 11 to the row comparator 9 and the column comparator 10 as shown in FIG. 4. ) And the column comparator 10 compares the row and column transmitted through the video bus 8 and compares the row detection signal and the column detection signal with the first control logic unit 11 and the second control logic unit 20. To be delivered.
그러면, 상기 제1제어로직부(11)와 제2제어로직부(20)는 그 입력되는 행 감지신호와 열 감지신호를 체크하고 있다가 취득하고자 하는 행과 열이 감지되면, 상기 제2제어로직부(20)가 제1선택부(17)와 제2선택부(18)를 절환시켜제1선택부(17)는 제1제어로직부(11)의 어드레스선과 제어선을 통해 전달되는 어드레스와 제어신호를 어드레스, 제어선(21)을 통해 로컬메모리(13)로 전달할 수 있도록 하여 어드레스를 지정하여 주고, 또한 제2선택부(18)는 버퍼(12)를 통해 비디오버스(8)로 부터 전송되는 데이타를 데이타선(22)을 통해 론컬메모리(13)에 저장할 수 있도록 한다.Then, the first control logic unit 11 and the second control logic unit 20 check the input row detection signal and the column detection signal, and when the desired row and column are detected, the second control The logic unit 20 switches the first selector 17 and the second selector 18 so that the first selector 17 is an address transferred through the address line and the control line of the first control logic unit 11. And a control signal can be transferred to the local memory 13 through an address and a control line 21 to designate an address, and the second selector 18 passes through the buffer 12 to the video bus 8. The data transmitted from the data line 22 can be stored in the logical memory 13 through the data line 22.
이와같은 동작을 행하다가 취득하고자 하는 행과 열의 끝에 도달하면 제1제어로직부(11)는 호스트버스(7)를 통해 호스트시스템(1)에 종료를 알린다.In this manner, when the end of the row and column to be acquired is reached, the first control logic unit 11 notifies the host system 1 of the termination through the host bus 7.
상기에서와 같은 방법으로 처리모듈1(3)은 계속해서 데이타를 수신하여 로컬메모리(13)에 수신하도록 하는 반면에 처리모듈N(4)은 이전에 처리된 결과를 선형 데이타버스(16)를 통해 영상버퍼(2)에 전송하여 저장할 수 있도록 하는데 이에 대하여 알아보면 다음과 같다.In the same manner as described above, the processing module 1 (3) continues to receive data and receive the data in the local memory 13, while the processing module N (4) outputs the previously processed result to the linear data bus 16. Through the video buffer (2) can be stored and stored as follows.
먼저 제2제어로직부(20)는 호스트버스(7)를 통해 호스트시스템(1)로 부터 비디오버스(8)와 선형 데이타버스(16)의 현 상태를 알아본다. 이때 처리모듈1(3)이 데이타를 수신하고 있는 상태이므로 비디오버스(8)는 사용할 수 없고, 성형 데이타버스 (16)를 다른 처리모듈이 사용하고 있지 않은지를 체크한다.First, the second control logic unit 20 checks the current state of the video bus 8 and the linear data bus 16 from the host system 1 via the host bus 7. At this time, since the processing module 1 (3) is receiving data, the video bus 8 cannot be used, and it is checked whether the forming data bus 16 is used by another processing module.
가령, 다른 처리모듈이 선형 데이타버스(16)를 사용하고 있지 않으면 그 버스(16)를 이용하여야 한다.For example, if another processing module is not using the linear data bus 16, the bus 16 must be used.
상기 선형 데이타버스(16)를 이용하기 위해서는 제2제어로직부(20)에서 선형 데이타버스(16)의 신호중 준비신호(Ready)가 전압이 낮은 상태가 아닌것을 확인한 후 낮은 상태가 아니면 상기 제2제어로직부(20)는 먼저 제5도의 (a)에 도시한 바와같은 데이타를 수신할 영상버퍼(2)에 확인코드(id)를 선형 데이타버스(16)를 통해 출력한다.In order to use the linear data bus 16, the second control logic unit 20 confirms that the ready signal among the signals of the linear data bus 16 is not low, and if the voltage is not low, the second control logic unit 20 may be configured to use the linear data bus 16. The control logic unit 20 first outputs a confirmation code (id) through the linear data bus 16 to the image buffer 2 to receive the data as shown in FIG.
상기 확인코드(id)를 입력받은 영상버퍼(2)는 그의 제2제어로직부(20)가 확인코드(id)를 입력받아 자신이 선형 데이타버스(16)에서 호출된 것을 감지하고 처리모듈N(4)의 제1제어로직부(11)에서 행 감지와 열 감지신호가 호스트시스템(1)에 의해서 설정된 영상데이타가 감지되지 않는 것을 확인할 수 있는 시간적 여유를 주기위해 제5도의 (b)에서와 같이 소정시간(tiR)이 경과한 후에 처리모듈N(4)에서 영상버퍼(2)로 준비신호(Ready)를 출력한다.The image buffer 2 having received the confirmation code id detects that the second control logic unit 20 receives the confirmation code id and is called from the linear data bus 16. In (b) of FIG. 5, the first control logic unit 11 of FIG. 4 provides a time margin for confirming that the image data set by the host system 1 is not detected. After the predetermined time t iR elapses, the ready signal Ready is output from the processing module N 4 to the image buffer 2 as shown in FIG.
처리모듈N(4)은 다시 영상버퍼(19)가 동작하는 시간을 주기위해 소정시간(tic) 후에 처리모듈N(4)의 제2제어로직부(20)는 제5도의 (c)에서와 같은 클럭(CLK)과 (d)에서와 같은 데이타를 선형 데이타버스(16)로 출력한다.Processing module N (4) is again the second control logic portion 20 of the processing module N (4) after a predetermined time (t ic ) in order to give a time for the image buffer 19 to operate in Figure 5 (c). The same clock CLK and data as in (d) are output to the linear data bus 16.
따라서, 영상버퍼(2)는 자신의 버퍼가 동작되고 곧이어 클럭(CLK)이 선형 데이타버스(16)를 통해 전송되어지므로 이것을 이용하여 로컬메모리에 데이타를 기입한다.Therefore, the image buffer 2 writes data to the local memory using its buffer since the clock CLK is transmitted via the linear data bus 16.
이때 제1선택기(17)와 제2선택기(18)는 소정시간(tic) 이후에 영상버퍼(2)의 제어로직부에서 신호가 영상버퍼(2)의 로컬메모리로 전달되도록 먼저 절환되어져 있는다.At this time, the first selector 17 and the second selector 18 are first switched so that a signal is transferred from the control logic of the image buffer 2 to the local memory of the image buffer 2 after a predetermined time t ic . .
즉, 영상버퍼(2)도 제4도에서와 같은 동일한 구성이므로 제2제어로직부(20)에서 제1선택기(17)를 제어하여 어드레스선과 제어선을 통해 로컬메모리(13)의 어드레스를 지정하여 주고, 제2선택기(18)를 제어하여 버퍼(19)를 통해 선형 데이타버스(16)를 거쳐 전송되는 데이타를 로컬메모리의 지정된 어드레스에 저장할 수 있도록 절환하는 것이다.That is, since the image buffer 2 has the same configuration as in FIG. 4, the second control logic unit 20 controls the first selector 17 to designate the address of the local memory 13 through the address line and the control line. The second selector 18 is controlled to switch the data transmitted via the linear data bus 16 through the buffer 19 to be stored at a designated address of the local memory.
상기 영상버퍼(2)는 선형 데이타버스(16)상의 준비신호(Ready)가 낮은 레벨이면 계속 자신의 메모리에 데이타를 기입하다가 준비신호(Ready)가 높은 레벨이 되면 자신의 로컬메모리에 데이타기입 하기를 중지하고 자신의 버퍼 및 제1, 2선택기의 동작을 중지시키도록 한다.The image buffer 2 continuously writes data to its memory when the ready signal on the linear data bus 16 is at a low level and writes data to its local memory when the ready signal is at a high level. To stop the operation of its buffer and the first and second selectors.
다시말하면, 처리모듈1(3)이 동작은 제6도에서와 같이 행과 열 비교기(9)(10)의 비교값을 읽어들여 취득하고자 하는 행과 열값보다 크거나 같은가를 체크하여 크거나 같으면 영상데이타를 비디오버스(8)로 부터 읽어들여 로컬메모리(13)에 기입하다가 취득하고자 하는 행과 열의 끝에 도달하면 호스트시스템(1)에 종료를 알리고 마친다.In other words, if the operation of the processing module 1 (3) is greater than or equal to the value of the row and column comparator (9) 10 as shown in FIG. The image data is read from the video bus 8, written to the local memory 13, and when the end of the row and column to be acquired is reached, the host system 1 is notified of completion and finishes.
이때 처리모듈N(4)의 동작은 제7도에서와 같이 비디오버스(8)와 선형 데이타버스(16)의 현 상태를 호스트시스템(1)으로 부터 확인하게 되는데 이때 비디오버스(8)는 처리모듈1(3)에서 사용하고 있으므로 사용하지 못하게 되고 선형 데이타버스(16)의 경우에 대하여 다른 처리모듈이 사용하고 있지 않은지를 체크한다.At this time, the operation of the processing module N (4) confirms the current state of the video bus 8 and the linear data bus 16 from the host system 1 as shown in FIG. Since it is used in module 1 (3), it cannot be used. For the case of linear data bus 16, it is checked whether other processing modules are used.
다른 처리모듈이 사용하지 않음에 따라 그 선형 데이타버스(16)를 사용할 수 있게되면 데이타를 수신받는 영상버퍼(2)의 확인코드(id)를 처리모듈N(4)이 선형 데이타버스(16)를 통해 영상버퍼(2)로 출력한다.When the linear data bus 16 becomes available as no other processing module is used, the identification code (id) of the image buffer 2 receiving the data is sent to the processing module N (4). Output to the image buffer (2) through.
이후에 준비신호(Ready)를 소정시간(tiR) 경과한 후에 출력한 다음 영상버퍼(2)에 준비시간을 소정시간(tic) 동안 준 후 클럭(CLK)과 데이타를 출력하고 전송하고자 하는 데이타를 연속적으로 전송한다.Thereafter, after the ready signal (Ready) has elapsed after a predetermined time (t iR ), the ready signal is output to the image buffer (2) for a predetermined time (t ic ), and then the clock CLK and data Send data continuously.
전송하고자 하는 모든 데이타가 전송되면 호스트시스템(1)에 종료를 알리고 모든 신호를 선형 데이타버스(16)에서 제거한다.When all data to be transmitted are transmitted, the host system 1 is notified of termination and all signals are removed from the linear data bus 16.
아울러 영상버퍼(2)에서의 동작상태를 제8도에 의거하여 알아보면 선형 데이타버스(16)로 부터 확인코드(id)를 입력받아 자신의 코드이면 처리모듈1(3)의 행 감지신호와 열 감지신호를 확인하여 감지되지 않으면 선형 데이타버스(16)로 부터 영상데이타를 읽어들여 로컬메모리(13)에 기입하도록 하고, 행 감지신호와 열 감지신호가 선형버스(16) 사용중에 확인되면 이는 비디오버스(8)가 로컬메모리(13)를 사용하기 위한 것이므로 선형버스(16)의 사용을 중지하면서 선형 데이타버스(16)로 부터의 현재 데이타를 로컬메모리(13)에 기입하고 선형버스(16)의 동작을 완료한다.In addition, based on FIG. 8, the operation state of the image buffer 2 is received from the linear data bus 16. When the identification code id is received, the row detection signal of the processing module 1 (3) If it is not detected by checking the column detection signal, the image data is read from the linear data bus 16 and written to the local memory 13. When the row detection signal and the column detection signal are confirmed during the use of the linear bus 16, Since the video bus 8 is for using the local memory 13, the current data from the linear data bus 16 is written to the local memory 13 while the linear bus 16 is stopped. ) To complete the operation.
이와같은 방법으로 모든 데이타의 기입이 완료되면 호스트시스템(1)에 종료를 알리고 마친다.In this way, when the writing of all data is completed, the host system 1 is notified of its termination and ends.
이상에서 상세히 설명한 바와같이 본 발명은 기존의 비디오버스 외에 선형구조의 버스를 추가하여 비디오버스가 다른 모듈에 의해 사용될 경우 선형구조의 버스를 이용하여 데이타 송신을 할 수 있도록 함으로써 복수개의 비디오버스를 네트윅으로 연결하여 사용할 경우의 인쇄회로 기판상의 면적상승시의 문제점을 해소함과 아울러 가격상승의 문제점을 해결하고, 데이타 송수신의 자유도를 높이도록 한 효과가 있다.As described in detail above, the present invention adds a linear bus in addition to the existing video bus so that when the video bus is used by another module, data transmission can be performed using the linear bus. In addition, the problem of increasing the area on the printed circuit board when used in connection with the present invention can solve the problem of price increase and increase the degree of freedom of data transmission and reception.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950005345A KR0146090B1 (en) | 1995-03-15 | 1995-03-15 | High speed data transmitting system for processing image |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950005345A KR0146090B1 (en) | 1995-03-15 | 1995-03-15 | High speed data transmitting system for processing image |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960036534A KR960036534A (en) | 1996-10-28 |
| KR0146090B1 true KR0146090B1 (en) | 1998-09-15 |
Family
ID=19409828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950005345A KR0146090B1 (en) | 1995-03-15 | 1995-03-15 | High speed data transmitting system for processing image |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0146090B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000092375A (en) * | 1998-07-17 | 2000-03-31 | Sony Corp | Signal processing unit and its control method |
| JP3091728B2 (en) * | 1998-09-30 | 2000-09-25 | 三洋電機株式会社 | Image recording method and imaging device |
| KR100456903B1 (en) * | 2001-06-22 | 2004-11-10 | 아주하이텍(주) | method for processing image for very high speed inspecting continuous pattern |
-
1995
- 1995-03-15 KR KR1019950005345A patent/KR0146090B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960036534A (en) | 1996-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5768546A (en) | Method and apparatus for bi-directional transfer of data between two buses with different widths | |
| US4363125A (en) | Memory readback check method and apparatus | |
| USRE45857E1 (en) | External storage device and memory access control method thereof | |
| US7259702B2 (en) | Memory device | |
| CN101506785B (en) | Direct memory access controller | |
| CN86107763B (en) | Store system with neighbouring address space | |
| EP0883066B1 (en) | Serial data transmission between data processing apparatus and an external storage apparatus | |
| US7523283B2 (en) | Memory control circuit in a memory chip | |
| US5031095A (en) | Data transmission apparatus | |
| KR0146090B1 (en) | High speed data transmitting system for processing image | |
| US4635222A (en) | Interface device for converting a computer printer port into an input/output port | |
| JP3068394B2 (en) | Sensor system | |
| US5717874A (en) | Apparatus for data transfer between image memory and external I/O device wherein inner registers set the image valid area, direction and moder of transfer | |
| US5732199A (en) | Control method and device of scanner with built-in plug-and-play printer port | |
| US7721169B2 (en) | Scan circuit and image sensor having scan circuit | |
| EP1079614B1 (en) | Universal two dimensional timing generator | |
| US20090037615A1 (en) | Data transfer device, request issuing unit, and request issue method | |
| US4910509A (en) | Bus expander for digital TV receiver | |
| US5313610A (en) | Direct memory access control device for use with a single n-bit bus with MOF the n-bits reserved for control signals and (n-m) bits reserved for data addresses | |
| US6289387B1 (en) | Remote module control system for controlling module disposed at remote place which accommodates line/trunk circuit and control method thereof | |
| US6421351B1 (en) | Cell phase control device applicable to data of size exceeding fixed length defined in advance with respect to cell length of write pulse signal or read pulse | |
| KR0169789B1 (en) | Method and circuit for transmitting data of blocks | |
| JPS61163726A (en) | Data parallel-serial converter | |
| JP3292308B2 (en) | Weight arbitration circuit | |
| KR0127559Y1 (en) | Memory access apparatus using buffer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120327 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20120711 Year of fee payment: 17 |
|
| EXPY | Expiration of term |