KR0142242B1 - Manufacturing method of chip inductor - Google Patents
Manufacturing method of chip inductorInfo
- Publication number
- KR0142242B1 KR0142242B1 KR1019950009057A KR19950009057A KR0142242B1 KR 0142242 B1 KR0142242 B1 KR 0142242B1 KR 1019950009057 A KR1019950009057 A KR 1019950009057A KR 19950009057 A KR19950009057 A KR 19950009057A KR 0142242 B1 KR0142242 B1 KR 0142242B1
- Authority
- KR
- South Korea
- Prior art keywords
- green sheet
- ferrite green
- electrodes
- printed
- manufacturing
- Prior art date
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
본 발명은 전극이 인쇄된 자성체 그린 시트를 적층하되 전극이 측면 전극에 의해 코일을 형성할 수 있도록 함으로써 전극 단락의 가능성을 낮추고, 동일한 적층수인 경우에도 코일의 길이가 긴 칩 인덕터를 제조하는 방법을 제공하기 위한 것이다.According to the present invention, a method of manufacturing a chip inductor having a long length of coil even if the number of stacked layers is reduced by stacking the magnetic green sheets printed with electrodes, but by allowing the electrodes to form coils by side electrodes. It is to provide.
Description
제1도는 본 발명에 따라 페라이트 그린 시트 상에 내부 전극 패턴을 인쇄하는 과정을 나타낸 페라이트 그린 시트의 평면도이고,1 is a plan view of a ferrite green sheet showing a process of printing an internal electrode pattern on a ferrite green sheet according to the present invention,
제2도는 제1도의 페라이트 그린 시트를 적층한 적층체의 사시도이며,2 is a perspective view of a laminate in which the ferrite green sheet of FIG. 1 is laminated,
제3도는 종래 방법에 따라 페라이트 그린 시트 상에 내부 전극 패턴을 인쇄하 는 과정을 나타낸 페라이트 그린 시트의 평면도3 is a plan view of a ferrite green sheet showing a process of printing an internal electrode pattern on a ferrite green sheet according to a conventional method.
제4도는 또 다른 종래 방법으로 페라이트 그린 시트 상에 내부 전극 패턴을 인 쇄하는 과정을 나타낸 페라이트 그린 시트의 평면도이다.4 is a plan view of a ferrite green sheet showing a process of printing an internal electrode pattern on a ferrite green sheet by another conventional method.
10,30,32,33,41:페라이트 그린시트10,30,32,33,41: ferrite green sheet
111∼122,31,311,312,313,43,44,45,46,47:내부전극 패턴111-122,31,311,312,313,43,44,45,46,47: Internal electrode pattern
111',122':인출 전극 패턴21∼25:측면 전극111 'and 122': lead-out electrode patterns 21 to 25: side electrodes
26:단자 전극32a:층26: terminal electrode 32a: layer
42a,42b,42c,42d:관통구멍42a, 42b, 42c, 42d: through hole
본 발명은 칩 인덕터의 제조 방법에 관한 것이다. 더욱 상세하게는 전극이 인쇄된 자성체 그린 시트를 적층하되 전극이 측면 전극에 의해 코일을 형성하도록 함으로써 전극 단란의 가능성을 낮추고, 동일한 적층수인 경우에도 코일의 길이가 긴 칩 인덕터를 제조하는 방법에 관한 것이다.The present invention relates to a method of manufacturing a chip inductor. More specifically, a method of manufacturing a chip inductor having a long coil length even if the number of stacked layers is reduced by stacking a magnetic green sheet printed with electrodes and allowing the electrodes to form coils by side electrodes. It is about.
최근에는 전자 기기의 소형 경량화와 디지탈화에 따라 전자 부품이 기판 상에 표면 실장이 가능한 칩형으로 전환되고 있으며, 이러한 것으로는 저항, 콘덴서, 인덕터 등이 있다. 이러한 부품을 칩화 하기 위해서는 테이프 케스팅 법에 의해 그린 시트를 제조한 다음 그 위에 전극 패턴을 인쇄하고, 적층하여 제조하는 방법이 주로 사용되고 있다.In recent years, electronic components have been converted into chip types that can be surface-mounted on a substrate, due to the miniaturization and digitalization of electronic devices. These include resistors, capacitors, and inductors. In order to chip such a component, a method of manufacturing a green sheet by tape casting, then printing an electrode pattern thereon, and laminating it is mainly used.
이 중에서 저항이나 콘덴서의 경우에는 그린 시트 상에 인쇄하는 전극을 서로 연결할 필요가 없으나, 인덕터의 경우 그린 시트 상의 전극 패턴이 서로 연결되어 코일 형태를 가져야 한다. 따라서, 인덕터를 칩화할 때 가장 문제가 되는 것은 층과 층사이의 전극을 서로 연결하는 효과적인 방법을 찾는 것이다.Among them, in the case of a resistor or a capacitor, it is not necessary to connect the electrodes printed on the green sheet to each other, but in the case of the inductor, the electrode patterns on the green sheet should be connected to each other to have a coil shape. Therefore, the most problematic when chipping the inductor is to find an effective way to interconnect the layers and the electrodes between the layers.
종래의 경우 인덕터를 칩화하는 제조 방법은 크게 다음의 두가지로 나눌 수 있다.In the related art, a manufacturing method for chipping an inductor can be roughly divided into the following two types.
한가지 방법은 일본 특개 평 3-185, 703호 공보에 의한 것으로 페라이트 분말과 결합제 및 용제를 혼합하여 만든 페라이트 페이스트와 금속재, 결합제 및 용제를 혼합하여 만든 도체 페이스트를 교대로 스크린 인쇄하여 내부에 코일을 가지는 적층체를 제조하는 방법이다.(이하 제1방법이라 칭함).One method is disclosed in Japanese Patent Application Laid-Open No. 3-185, 703, which alternately screen-prints a ferrite paste made by mixing ferrite powder, a binder and a solvent, and a conductor paste made by mixing a metal material, a binder, and a solvent, to form a coil inside. The eggplant is a method of manufacturing a laminate. (Hereinafter, referred to as a first method).
다른 방법으로는 일본 특개 소57-10, 029호 공보에 의한 것으로 페라이트 그린 시트를 제작하고 해당 그린 시트에 관통 구멍을 뚫은 후 스크린 인쇄로 해당 구멍에 도체 페이스트를 삽입함으로써 층간의 전극을 연결하는 방법이다(이하 제1방법이라 칭함).As another method, Japanese Patent Laid-Open No. 57-10, 029, which manufactures a ferrite green sheet, drills through holes in the green sheet, and then connects the electrodes between the layers by inserting a conductor paste into the holes by screen printing. (Hereinafter referred to as first method).
이러한 방법으로 칩을 제조한 것의 일례를 첨부 도면 제3도와 제4고에 나타내었다. 제1방법은 제3도에서 볼 수 있듯이 페라이트 그린 시트(30)를 스크린 인쇄하고 [제3a도,]그 위에 도체 페이스트로 L-자형 내부 전극 패턴(31)를 인쇄하고 [제 3b도], 도면 상에서 좌측의 절반을 페라이트 그린 시트(32)로 인쇄한 다음 [제 3c도], 노출되어 있는 내부 전극 패턴(31)과 연결되게 추가로 내부 전극 패턴(311)을 L-자형 모양으로 인쇄를 한다[제3d도]. 다음에 제 3(b)도와는 반대로 도면 상에서 우측의 절반을 페라이트 그린 시트(33)로 인쇄하고 [제3e도], 노출 되어 있는 내부 전극 패턴(311)과 연결되게 추가로 내부 전극 패턴(312)을 역시 L-자형 모양으로 인쇄를 한다[제3f도].An example of manufacturing a chip in this manner is shown in FIG. 3 and FIG. The first method screen-prints the ferrite green sheet 30 as shown in FIG. 3, and prints the L-shaped internal electrode pattern 31 with conductor paste thereon [FIG. 3A, FIG. 3B], In the drawing, the left half of the sheet is printed with a ferrite green sheet 32 [Fig. 3c], and the inner electrode pattern 311 is further printed in an L-shaped shape so as to be connected to the exposed inner electrode pattern 31. [Figure 3d]. Next, in contrast to FIG. 3 (b), the inside half of the right side is printed with a ferrite green sheet 33 on the drawing [FIG. 3E], and the inner electrode pattern 312 is further connected to be connected to the exposed inner electrode pattern 311. ) Is also printed in an L-shape (Fig. 3f).
이와 같은 일련의 방법을 제3g도, 제3h도, 제3i도 및 제3j도에 나타낸 바와 같이 반복하여 페라이트 그린 시트(32,33)를 인쇄하고 내부 전극 패턴(311,313)을 인쇄한 후, 제3(k)도에서 전체적으로 페라이트 그린 시트(30)를 인쇄하여 적층제를 제조하고 해당 적층제를 동시 소성한 후에 양단에 전극 단자를 만들어 내부 전극과 전극 단자가 전기적으로 접속된 소자를 제조한다.This series of methods were repeated as shown in FIGS. 3g, 3h, 3i and 3j to print the ferrite green sheets 32 and 33 and to print the internal electrode patterns 311 and 313. In FIG. 3 (k), the ferrite green sheet 30 is printed as a whole to manufacture a laminate, and after the laminate is co-fired, electrode terminals are formed at both ends to manufacture a device in which the internal electrodes and the electrode terminals are electrically connected.
제2방법은 제3도에 나타낸 바와 같이, 페라이트 그린시트(31)에 관한 구멍(32a)을 뚫은 후, 도면에 나타낸 형상으로 내부 전극 패턴(32)을 스크린 인쇄함과 동시에 관통 구멍(32a)도체 페이스트를 삽입한다[제4(a)도]. 동일한 벙법으로 제4b도, 제3c도 및 제4d도에 나타낸 바와 같이 관통 구멍(42b, 42c, 42d)을 형성하고 도면에 나타낸 형상으로 내부 전극 패턴(44,45,46)을 인쇄함과 동시에 해당 구멍 (42b,42c,42d)내부에 도체 피이스트를 삽입한다. 최종적으로 제49e도에서와 같이 페라이트 그린 시트(41) 상에 관통 구멍이 없이 내부 전극 패턴(47)을 인쇄한 후에 이들을 순서대로 적층 압착하여 내부 전극 패턴(43,44,45,46,47)이 관통 구멍(42a,42b,42c,42d)의 도체 페이스트를 통해서 연결되는 코일 형태를 가지는 칩을 제조한다.In the second method, as shown in FIG. 3, the hole 32a for the ferrite green sheet 31 is drilled, and the through-hole 32a is simultaneously screen-printed with the internal electrode pattern 32 in the shape shown in the drawing. The conductor paste is inserted (Fig. 4 (a)). In the same manner, through holes 42b, 42c, 42d are formed as shown in FIGS. 4B, 3C, and 4D, and the inner electrode patterns 44, 45, 46 are printed in the shape shown in the drawing. The conductor fist is inserted into the holes 42b, 42c, and 42d. Finally, as shown in FIG. 49E, the inner electrode patterns 47 are printed on the ferrite green sheet 41 without the through-holes, and then the layers are sequentially laminated and pressed to form the inner electrode patterns 43, 44, 45, 46, 47. A chip having a coil shape connected through the conductor paste of the through holes 42a, 42b, 42c, and 42d is manufactured.
하지만, 제1방법은 페라이트 그린 시트(30,32,33)와 내부 전극 패턴(31,311,312,313)을 스크린 인쇄법에 의해 적층제를 제조하는 습식 적층법을 사용해야 하며, 건조 속도 및 인쇄층 두께 조절 등을 위해서는 슬러리 농도 조절, 스크린 메쉬 선택 등의 까다로운 공정 조건이 요구되며, 페라이트 그린 시트 인쇄 공정과 내부 전극 패턴의 인쇄 공정이 반복되어야 하므로 공정의 번거롭고 시간이 많이 소요되는 단점이 있다.However, the first method should use a wet lamination method of manufacturing a lamination agent by screen printing the ferrite green sheets 30, 32, 33 and the internal electrode patterns 31, 311, 312, 313, and the drying rate and the thickness of the printed layer may be controlled. In order to meet the demanding process conditions such as slurry concentration control and screen mesh selection, the ferrite green sheet printing process and the internal electrode pattern printing process have to be repeated, which is a cumbersome and time-consuming process.
또한, 제3도의 내부 전극 패턴(311)의 인쇄 시에 페라이트 그린 시트(32)에 의해 층(32a)이 형성되는 곳에도 인쇄하여야 하므로 내부 전극 패턴이 결선될 가능성이 크다.In addition, since the internal electrode pattern 311 of FIG. 3 should be printed where the layer 32a is formed by the ferrite green sheet 32, the internal electrode pattern is likely to be connected.
제2방법은 페라이트 그린 시트(41) 상에 관통 구멍(42a,42b,42c,42d)을 형성해야 하고, 해당 관통 구멍 내부로 도체 페이스트를 삽입시켜 층간 내부 전극 패턴을 연결시켜야 하는데, 관통 구멍 내부의 도체 피이스트와 그린 시트 상의 전극이 접속되지 않고 단락될 가능성이 큰 단점이 있다. 또한, 관통 구멍을 형성하는 공정 자체가 고도의 기술을 필요로 하며 관통 구멍의 직경을 줄이는데 한계가 있으므로 (현재 형성 가능한 구멍의 직경은 100㎛) 칩 소형화에도 한계가 있게 되는 단점이 있다.In the second method, the through holes 42a, 42b, 42c, and 42d must be formed on the ferrite green sheet 41, and the conductor paste is inserted into the through holes to connect the interlayer internal electrode patterns. There is a big disadvantage that the conductor feed of and the electrode on the green sheet are short-circuited without being connected. In addition, since the process of forming the through hole itself requires a high level of technology and has a limitation in reducing the diameter of the through hole (the diameter of the presently formed hole is 100 μm), there is a disadvantage in that there is a limit in chip miniaturization.
이에 본 발명은 상기와 같은 종래 방법의 단점을 해결하기 위한 것으로서, 내부 전극 패턴이 미리 인쇄된 페라이트 그린 시트를 적층하는 간단한 공정에 의해 칩 인덕터를 제조하는 방법을 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide a method of manufacturing a chip inductor by a simple process of stacking a ferrite green sheet in which an internal electrode pattern is printed in advance.
또한, 본 발명의 목적은 내부 전극 패턴을 페라이트 그린 시트 상에서 연속적으로 인쇄하고 측면 전극을 이용해서 전극 패턴을 연결시켜 적층하게 되므로 전극 패턴 결선 현상과 접촉 불량을 방지할 수 있는 칩 인덕터의 제조 방법을 제공하는데 있다.In addition, an object of the present invention is to continuously print an internal electrode pattern on a ferrite green sheet and to laminate by connecting the electrode pattern by using the side electrode, a method of manufacturing a chip inductor that can prevent the electrode pattern wiring phenomenon and contact failure To provide.
또한, 본 발명의 목적은 페라이트 그린 시트 상에 인쇄되는 전극 패턴의 길이가 길게 되므로 동일한 적층수인 경우에도 코일이 길이가 훨씬 긴칩 인덕터의 제조 방법을 제공하는데 있다.In addition, an object of the present invention is to provide a method of manufacturing a chip inductor having a much longer coil length even when the same number of stacks because the length of the electrode pattern printed on the ferrite green sheet is increased.
이하 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail.
본 발명의 적층형 칩 인덕터의 제조 방법은, 최상층과 최하층으로 적층되는 페라이트 그린 시트에는 단자 전극과 연결되는 인출 전극 패턴을 측면을 따라서 인쇄하고, 상기 최상층과 최하층의 사이에 적층되는 중간층의 페라이트 그린 시트들에는 상기 단자 전극이 형성되는 측면과는 다른 한쪽 측면 또는 그 반대쪽 측면에서 측면 전극들에 의해 연결될 수 있도록 내부 전극 패턴의 한쪽 선단 또는 양쪽 선단을 상기 한쪽 측면 또는 그 반대쪽 측면으로 인출되게 연속해서 인쇄하고, 상기 내부 전극 패턴이 인쇄된 상기 페라이트 그린 시트들을 상기 측면 전극에 의해 내부 코일을 형성할 수 있는 순서대로 적층한 후 해당 적층체의 각 측면에 측면 전극을 형성하고 단자 전극을 코팅하여서 된다.In the method of manufacturing a multilayer chip inductor of the present invention, a ferrite green sheet laminated to a top layer and a bottom layer is printed with a lead electrode pattern connected to a terminal electrode along a side surface, and a ferrite green sheet of an intermediate layer stacked between the top layer and the bottom layer. Are continuously printed so that one or both ends of the inner electrode pattern can be drawn out to one side or the other side thereof so that the terminal electrodes can be connected by the side electrodes on the other side or the opposite side from which the terminal electrode is formed. The ferrite green sheets printed with the inner electrode patterns may be stacked in the order in which the inner coils may be formed by the side electrodes, and then the side electrodes are formed on each side of the stack and the terminal electrodes are coated.
본 발명의 방법에서 상기 내부 전극 패턴은 상기 페라이트 그린 시트 상에서 전극 패턴의 길이가 길어지도록 측변을 따라서 형성하게 되며, 특히 상기 측면 전극은 스크린 인쇄법 또는 박막 형성법으로 형성하는 것이 바람직하다.In the method of the present invention, the internal electrode pattern is formed along the side surface of the electrode pattern on the ferrite green sheet to lengthen the length, in particular, the side electrode is preferably formed by screen printing or thin film formation.
이와 같은 본 발명을 첨부 도면에 의거하여 더욱 상세히 설명하면 다음과 같다.The present invention will be described in more detail with reference to the accompanying drawings as follows.
첨부 도면 제1도는 본 발명에 따른 페라이트 그린 시트 적층체를 제작하는 과정을 나타낸 도면으로서 부호 10은 페라이트 그린 시트로서 통상적인 테이프 캐스팅 법에 의해서 제조한다. 이때 사용되는 페라이트 그린 시트의 재질은 일반적으로 Mn-Zn 계 또는 Ni-Cu-Zn 계 페라이트이다.1 is a view showing a process of manufacturing a ferrite green sheet laminate according to the present invention, wherein reference numeral 10 is a ferrite green sheet manufactured by a conventional tape casting method. At this time, the material of the ferrite green sheet used is generally Mn-Zn-based or Ni-Cu-Zn-based ferrite.
본 발명의 방법에 따르면, 상기 페라이트 그린 시트(10)위에 도체 페이스트로 스크린 인쇄법을 사용하여 내부 전극 패턴(111∼122)를 인쇄한다. 내부 전극 패턴(111∼122)를 인쇄하는 방법은 제1(a)도에 나타낸 바와 같이 먼저 페라이트 그린 시트(10)의 좌측변을 따라 단자 전극(26)과 연결하기 위한 인출 전극 패턴(111')을 인쇄하고 해당 인출 전극 패턴(111')의 상부 선단에 인접하는 부위에서 부터 시작해서 도면에 나타낸 형상과 같이 시계 방향으로 회전하는 내부 전극 패턴(111)을 인쇄하되 페라이트 그린 시트(10)의 하측변 좌단부인 a 위치로 인출되도록 인쇄를 한다[제 1(a)도].According to the method of the present invention, the internal electrode patterns 111 to 122 are printed on the ferrite green sheet 10 using a screen printing method with a conductor paste. The method of printing the internal electrode patterns 111 to 122 is performed by drawing out electrode patterns 111 'for connecting with the terminal electrodes 26 along the left side of the ferrite green sheet 10 as shown in FIG. ) And print the internal electrode pattern 111 rotating clockwise as shown in the figure starting from the portion adjacent to the upper end of the lead electrode pattern 111 ', but not in the ferrite green sheet 10. Printing is carried out so as to be drawn out to the position a, which is the left end of the lower side (FIG. 1 (a)).
또한, 다른 페라이트 그린 시트(10)위에서 상기 제1(a)도의 a위치 와 같은 a′위치에서 시작하여 제1(b)도에 나타낸 바와 같은 형상으로 시계 방향으로 회전하는 내부 전극 패턴(112)을 인쇄하여 b위치로 인출되도록 인쇄를 한다[제 1(b)도].In addition, on the other ferrite green sheet 10, the internal electrode pattern 112 rotates clockwise in a shape as shown in FIG. 1 (b), starting at the a 'position as the a position in FIG. 1 (a). Print to print to b position (Fig. 1 (b)).
또한, 다른 페라이트 그린 시트(10) 위에서 상기 제1(b)도의 b 위치 와 같은 b'위치에서 시작하여 제 1(c)도에 나타낸 바와 같은 형상으로 시게 방향으로 회전하는 내부 전극 패턴(113)을 인쇄하여 c 위치로 인출되도록 인쇄를 한다[제 1(c)도].In addition, the internal electrode pattern 113 which rotates in the direction of the thinner direction on the other ferrite green sheet 10 in the shape as shown in FIG. 1 (c) starting at the b 'position as the position b in FIG. 1 (b). Print to print to c position (Fig. 1 (c)).
또한, 다른 페라이트 그린 시트(10) 위에서 상기 제1(c)도의, c 위치와 같은 c'위치에서 시작하여 제1(d)도에 나타낸 바와 같은 형상으로 시게 방향으로 회전하는 내부 전극 패턴(114)을 인쇄하여 d 위치로 인출 되도록 인쇄를 한다[제 1(d)도].In addition, the internal electrode pattern 114 which rotates in the direction of the thinner direction on the other ferrite green sheet 10 in the shape as shown in FIG. 1 (d), starting at the c 'position as the c position in FIG. 1 (c). ) Is printed to be drawn to the d position (Fig. 1 (d)).
또한, 다른 페라이트 그린 시트(10) 위에서 상기 제 1(e)도의 e 위치와 같은 e'위치에서 시작하여 제1(f)도에 나타낸 바와 같은 형상으로 시계 방향으로 회전하는 내부 전극 패턴9116)을 인쇄하되 해당 내부 전극 패턴(116)의 반대편 선단은 상기 e위치와 대응하는 상측변 우측단의 f 위치로 인출되도록 인쇄를 한다[제 1(f)도].In addition, on the other ferrite green sheet 10, the internal electrode pattern 9316 rotates clockwise in the shape as shown in FIG. 1 (f), starting at the e 'position as shown in FIG. 1 (e). The front end of the inner electrode pattern 116 is printed so as to be drawn to the f position of the upper right side of the upper side corresponding to the e position (FIG. 1 (f)).
다음에 또 다른 페라이트 그린 시트(10) 위에 제1(f)도의 f 위치와 같은 f' 위치에서 시작하여 제1(g)도에 나타낸 바와 같은 형상으로 시계 방향으로 회전하는 내부 전극 패턴(117)을 인쇄하여 g 위치로 인출되도록 인쇄를 한다.[제 1(g)도].Next, on another ferrite green sheet 10, the internal electrode pattern 117 rotates clockwise in the shape as shown in FIG. 1 (g), starting at the f 'position equal to the f position in FIG. 1 (f). Print to print to g position [Fig. 1 (g)].
또한 다른 페라이트 그린 시트(10) 위에 제1(g)도의 g 위치와 같은 g' 위치에서 시작하여 제1(h)도에 나타낸 바와 같은 형상으로 시계 방향으로 회전하는 내부 전극 패턴(118)을 인쇄하여 h 위치로 인출되도록 인쇄한다[제 1(h)도].Also, on the other ferrite green sheet 10, an internal electrode pattern 118 is rotated clockwise starting from the g 'position equal to the g position of FIG. 1 (g) and rotating as shown in FIG. 1 (h). To print to the h position (Fig. 1 (h)).
또한 다른 페라이트 그린 시트(10)위에 제1(h)도의 h 위치와 같은 h'위치에서 시작하여 제1(i)도에 나타낸 바와 같은 형상으로 시계 방향으로 회전하는 내부 전극 패턴(119)을 인쇄하여 i위치로 인출되도록 인쇄한다[제 1(i)도].In addition, on the other ferrite green sheet 10, an internal electrode pattern 119 is rotated in the clockwise direction starting from the h 'position equal to the h position of FIG. 1 (h) and as shown in FIG. 1 (i). To print to the i position (Fig. 1 (i)).
또한 다른 페라이트 그린 시트(10) 위에 제 1(j)도의 j 위치와 같은 j' 위치에서 시작하여 제1(K)도에 나타낸 바와 같은 형상으로 시계 방향으로 회전하는 내부 전극 패턴(121)을 인쇄하여 k 위치로 인출되도록 인쇄한다[제 1(k)도].Also, on the other ferrite green sheet 10, the internal electrode pattern 121 is rotated in the clockwise direction starting from the same j 'position as the j position of FIG. 1 (j) and as shown in FIG. 1 (K). To print to the k position (first (k)).
또한 다른 페라이트 그린 시트(10) 위에 제1(k)도의 k 위치와 같은 k' 위치에서 시작하여 제1(l)도에 나타낸 바와 같은 형상으로 해당 페라이트 그린 시트(10)의 상측변을 따라서 내부 전극 패턴(122)을 인쇄를 하되 상기 k' 위치의 반대편 선단은 해당 페라이트 그린 시트(10)의 우측변을 따라 인쇄된 인출 전극 패턴(122')과 연결되게 인쇄를 한다[제 1(l)도].Also, on the other ferrite green sheet 10, starting at the k 'position equal to the k position of FIG. 1 (k), and having a shape as shown in FIG. 1 (l), along the upper side of the ferrite green sheet 10. The electrode pattern 122 is printed, but the opposite end of the k 'position is printed to be connected to the lead electrode pattern 122' printed along the right side of the ferrite green sheet 10 [first (l). Degree].
상기와 같이 페라이트 그린 시트(10) 들에 인출 전극 패턴 (111',122')과 내부 전극 패턴(111∼122)을 각각 인쇄를 한 후에 제1(a)도의 페라이트 그린 시트(10)를 최상층으로 하고 제1(l)도의 페라이트 그린시트(10)를 최하층으로 하는 순서로 적층을 하면 제2도에 나타낸 바와 같이 내부 전극 패턴이 측면으로 인출된 적층체를 제조할 수 있다.As described above, the lead electrode patterns 111 ′ and 122 ′ and the internal electrode patterns 111 to 122 are printed on the ferrite green sheets 10, and the top layer of the ferrite green sheet 10 of FIG. In this case, when the ferrite green sheet 10 of FIG. 1 (l) is laminated in the order of the lowest layer, as shown in FIG. 2, a laminate in which the internal electrode patterns are drawn out to the side can be manufactured.
제2도에서 측면 전극(21)은 제1(a)도와 제 1(b)도에서 a 위치와 a' 위치로 인출된 내부 전극 패턴을 연결한 것이고, 측면 전극(22)은 b 위치와 b' 위치로 인출된 내부 전극 패턴을 연결한 것이고, 측면 전그(24)은 d위치와 d' 위치로 인출된 내부 전극 패턴을 연결한 것이며, 측면 전극(25)은 e 위치와 e' 위치로 인출된 내부 전극 패턴을 연결한 것이다.In FIG. 2, the side electrode 21 connects the internal electrode patterns drawn out to the a position and the a 'position in FIGS. 1 (a) and 1 (b), and the side electrodes 22 are the b position and the b position. The inner electrode pattern drawn out to the 'position is connected, and the side post 24 is connected to the inner electrode pattern drawn out to the d position and the d' position, and the side electrode 25 is drawn out to the e position and the e 'position. Connected internal electrode patterns.
또한, 도면에 도시되어 있지는 않지만, 적층체 반대편에서도 f 위치와 f' 우치, g위치와 g' 위치, h 위치와 h' 위치, i 위치와 i' 위치, j 위치와 j' 위치 및 k 위치와 k' 위치로 인출된 내부 전극 패턴이 측면 전극에 의해 연결된다.Further, although not shown in the drawings, the f position and the f 'declination, the g position and the g' position, the h position and the h 'position, the i position and the i' position, the j position and the j 'position and the k position are also opposite to the stack. And the internal electrode pattern drawn to the k 'position are connected by the side electrodes.
상기한 바와 같이 제2도에 나타낸 바와 같이 전면 및 반대면에 측면 전극을 인쇄한 후에 양측면에 단자 전극(26)을 코팅하게 되면 본 발명에 따른 칩 인덕터를 제작할 수 있다.As shown in FIG. 2, when the side electrodes are printed on the front and the opposite sides and the terminal electrodes 26 are coated on both sides, the chip inductor according to the present invention can be manufactured.
상기에서 측면 전극(21∼25)의 형성 방법은 스크린 인쇄에 의한 방법을 사용할 수 있으며, 내부 전극의 층수를 늘릴 경우 측면 전극의 개수는 증가하게 되고, 측면 전극의 폭과 측면 전극 상호 간의 간격도 줄어 들게 되므로 스크린 인쇄에 의한 방법이 어려워 질 경우에는 마스크를 이용한 박막 형성법으로 측면 전극을 형성할 수 있다.The method of forming the side electrodes 21 to 25 may be performed by screen printing. When the number of layers of the internal electrodes is increased, the number of side electrodes is increased, and the width of the side electrodes and the distance between the side electrodes are also increased. When the screen printing method becomes difficult, the side electrode may be formed by a thin film forming method using a mask.
박막 형성법 중에서 스퍼터법은 10-3∼10-2토르 정도의 아르곤 가스를 포함하는 진공실에 마이너스 전극과 접지 전극을 대향시키고 마이너스 전극 위에 증착할 금속 또는 산화물의 타겟을 부치고 접지 전극 위에 기판을 위치시키고 고주파 전압을 마이너스 전극과 접지 전극에 인가하여 원하는 막을 기판 위에 형성하는 방법이다.In the thin film formation method, the sputtering method opposes the negative electrode and the ground electrode in a vacuum chamber containing about 10 -3 to 10 -2 torr of argon gas, attaches a target of a metal or oxide to be deposited on the negative electrode, and places the substrate on the ground electrode. A high frequency voltage is applied to the negative electrode and the ground electrode to form a desired film on the substrate.
또한 패턴을 가지는 막을형성하기 위해서는 기판 위에 마스크를 설치 하면 가능하다. 이러한 박막 형성법으로 측면 전극을 형성하기 위해 마이너스 전극 위에 측면 전극용 금속 타겟을 부치고 접지 전극 위에 제1도의 순서대로 적층한 적층 소결체를 위치시킨 후에 형성하고자 하는 측면 전극 패턴을 가지는 마스크를 적층 소결체 위에 위치시켜서 스퍼터하면 측면 전극을 형성할 수 있다.In addition, in order to form a film having a pattern, a mask may be provided on the substrate. In order to form the side electrodes by this thin film formation method, a metal target for side electrodes is placed on the negative electrode and the laminated sintered body laminated in the order of FIG. 1 is placed on the ground electrode, and then the mask having the side electrode pattern to be formed is placed on the laminated sintered body. When sputtered, the side electrodes can be formed.
본 발명의 방법은 종래의 방법과 비교할 때 다음과 같은 장점이 있다.The method of the present invention has the following advantages compared to the conventional method.
내부 전극 패턴이 페라이트 그린 시트 상에서 연속적으로 인쇄되므로 종래의 제1방법과 같이 페라이트 그린 시트에 의해 층[제 3(c)도의 32a]에서의 전극 패턴 결선 현상이 발생될 위험성을 제거할 수 있고, 페라이트 그린 시트 상에서의 내부 전극 패턴 여결 방법으로 측면 전극을 이용하게 되므로 종래의 제 2방법과 같이 페라이트 그린 시트 상에 관통 구멍을 미리 형성하는 공정이나 해당 관통 구멍에 전극 페이스트를 채우는 공정이 불필요하고, 관통 구멍 내부의 전극과 페라이트 그린 시트 상의 전극 패턴의 접촉 불량으로 인한 문제점이 없다는 장점이 있다.Since the internal electrode pattern is continuously printed on the ferrite green sheet, it is possible to eliminate the risk that the electrode pattern connection phenomenon in the layer (32a in FIG. 3 (c)) is generated by the ferrite green sheet as in the conventional first method. Since the side electrodes are used as the internal electrode pattern filtration method on the ferrite green sheet, a process of forming through holes on the ferrite green sheet in advance or filling the electrode paste into the through holes is unnecessary as in the conventional second method. There is an advantage that there is no problem due to a poor contact between the electrode inside the through hole and the electrode pattern on the ferrite green sheet.
또한, 본 발명의 방법은 종래의 두가지 방법에 비해 페라이트 그린 시트 한층에 인쇄되는 전극 패턴의 길이가 길므로 페라이트 그린 시트 적층수가 동일할 경우 종래의 방법으로 제조된 칩 인덕터에 비해 긴 패턴을 가지는 인덕턴스가 큰 칩을 제조할 수 있는 장점이 있다.In addition, the method of the present invention has a longer length of the electrode pattern printed on one layer of the ferrite green sheet than the two conventional methods, so that when the number of stacked ferrite green sheets is the same, the inductance has a longer pattern than that of the chip inductor manufactured by the conventional method. The advantage is that large chips can be manufactured.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950009057A KR0142242B1 (en) | 1995-04-18 | 1995-04-18 | Manufacturing method of chip inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950009057A KR0142242B1 (en) | 1995-04-18 | 1995-04-18 | Manufacturing method of chip inductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960039026A KR960039026A (en) | 1996-11-21 |
| KR0142242B1 true KR0142242B1 (en) | 1998-07-01 |
Family
ID=66523876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950009057A KR0142242B1 (en) | 1995-04-18 | 1995-04-18 | Manufacturing method of chip inductor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0142242B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9336940B2 (en) | 2013-03-14 | 2016-05-10 | Samsung Electro-Mechanics Co., Ltd. | Laminated inductor and array thereof |
-
1995
- 1995-04-18 KR KR1019950009057A patent/KR0142242B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9336940B2 (en) | 2013-03-14 | 2016-05-10 | Samsung Electro-Mechanics Co., Ltd. | Laminated inductor and array thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960039026A (en) | 1996-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6871391B2 (en) | Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component | |
| US6498555B1 (en) | Monolithic inductor | |
| US6038134A (en) | Modular capacitor/inductor structure | |
| JP2002093623A (en) | Laminated inductor | |
| US6466120B1 (en) | Laminated inductor and method of producing the same | |
| US6551426B2 (en) | Manufacturing method for a laminated ceramic electronic component | |
| KR0142242B1 (en) | Manufacturing method of chip inductor | |
| JP2002343649A (en) | Laminated ceramic chip component | |
| US6627021B2 (en) | Method of manufacturing laminated ceramic electronic component and method of manufacturing laminated inductor | |
| JP3444226B2 (en) | Multilayer inductor | |
| JP3126244B2 (en) | High frequency LC composite parts | |
| JP3683721B2 (en) | Chip electronic components and chip inductors | |
| KR100293307B1 (en) | Stacked ferrite inductor and method for manufacturing the same | |
| JP3401338B2 (en) | Multilayer ceramic capacitor array | |
| JPH0447950Y2 (en) | ||
| JP2982916B2 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
| JP2000151104A (en) | Multilayer board | |
| JP2000223315A (en) | Laminated chip coil part | |
| JP2606363Y2 (en) | Multilayer LC filter | |
| JP3168691B2 (en) | LC composite electronic components | |
| JPH06196332A (en) | Laminated inductor | |
| JP2542468Y2 (en) | Laminated LC filter | |
| JPH0729815U (en) | Laminated LC filter and composite laminated LC filter using the same | |
| JPH08236409A (en) | Laminated composite component and manufacture thereof | |
| JP2003282327A (en) | Laminated ceramic chip component and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030306 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |