KR0141171B1 - Semiconductor element isolation using void - Google Patents
Semiconductor element isolation using voidInfo
- Publication number
- KR0141171B1 KR0141171B1 KR1019940040685A KR19940040685A KR0141171B1 KR 0141171 B1 KR0141171 B1 KR 0141171B1 KR 1019940040685 A KR1019940040685 A KR 1019940040685A KR 19940040685 A KR19940040685 A KR 19940040685A KR 0141171 B1 KR0141171 B1 KR 0141171B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- nitride film
- device isolation
- under
- film
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000011800 void material Substances 0.000 title claims abstract description 12
- 150000004767 nitrides Chemical class 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 15
- 238000007254 oxidation reaction Methods 0.000 abstract description 15
- 238000010868 cell confinement Methods 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000000926 separation method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
반도체 소자분리 방법을 개시한다. 국부적 산화(LOCOS)공정에 의한 반도체 소자분리 방법에 있어서, 활성영역 상에 패터닝된 질화막 하부의 산화막 내에 보이드를 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 소자분리 방법을 제공한다.A semiconductor device isolation method is disclosed. A method of separating a semiconductor device by a local oxidation (LOCOS) process, the method comprising: forming a void in an oxide film under a patterned nitride film on an active region.
본 발명은 펀치스루로 두꺼워진 패드 산화막 내에 의도적으로 보이드를 형성함으로써 종래 LOCOS 방법의 전형적인 문제를 해결함과 동시에 안정적인 소자분리 및 셀 한정을 실현할 수 있다.The present invention intentionally forms voids in a pad oxide film thickened by punch-through, thereby solving typical problems of the conventional LOCOS method and at the same time realizing stable device isolation and cell confinement.
Description
제1a도 내지 제1d도는 종래의 전형적인 LOCOS 방법에 의해 필드산화막을 형성하는 공정순서도.1A to 1D are process flow charts for forming a field oxide film by a conventional LOCOS method.
제2도는 액티브 셀 배열 형태의 일 예를 도시한 평면도.2 is a plan view showing an example of an active cell array form.
제3a도 내지 제3c도는 종래의 방법에 의한 상기 제2도의 A-A', B-B', 및 C-C'선을 잘라본 단면도.3A to 3C are cross-sectional views taken along line A-A ', B-B', and C-C 'of FIG. 2 by a conventional method.
제4a도 내지 제4c도는 본 발명에 따른 상기 제2도의 A-A', B-B', 및 C-C'선을 잘라본 단면도.4A to 4C are cross-sectional views taken along line A-A ', B-B', and C-C 'of FIG. 2 according to the present invention.
제5도는 액티브 셀 상부에서 본 보이드의 형태를 도시한 평면도.5 is a plan view showing the shape of the void seen from above the active cell.
제6a도 내지 제6g도는 본 발명의 소자분리방법에 의한 실시예를 도시한 공정 순서도6A to 6G are process flowcharts showing an embodiment according to the device isolation method of the present invention.
본 발명은 반도체 소자분리 방법에 관한 것으로, 특히 국부적 산화(LOCOS) 공정을 이용한 소자분리 방법에 있어서, 활성영역 상에 형성된 질화막 하부의 필드산화막 내에 보이드를 형성하는 반도체 소자분리 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device isolation method, and more particularly, to a semiconductor device isolation method for forming voids in a field oxide film under a nitride film formed on an active region in a device isolation method using a local oxidation (LOCOS) process.
최근 반도체 장치의 고집적화 추세에 따라 미세화 기술중의 하나인 소자분리 기술의 연구개발이 활발하게 진행되고 있다. 소자분리 영역의 형성은 모든 제조공정단계에 있어서 초기단계의 공정으로써 액티브영역의 크기 및 후공정 단계의 공정마진(margin)을 좌우하게 된다.Recently, according to the trend of high integration of semiconductor devices, research and development of device isolation technology, which is one of the miniaturization technologies, is actively progressing. Formation of the device isolation region is an initial step in all manufacturing process steps, and determines the size of the active region and the process margin of the post-process step.
소자분리 기술로서 종래에는 국부적 산화(LOCal Oxidation of Silicon, 이하 LOCOS라 한다) 방법이 일반적으로 사용되어 왔다.As a device isolation technique, a local oxidation (LOCal Oxidation of Silicon, LOCOS) method has been generally used.
제1a도 내지 제1d도를 참조하여 종래의 전형적인 LOCOS 방법에 의한 필드산화막 형성방법을 설명한다.A field oxide film formation method by a typical LOCOS method will be described with reference to FIGS. 1A to 1D.
제1a도를 참조하면, 반도체 기판(10) 상에 패드산화막(12)을 형성한 다음, 상기 패드산화막(12) 상에 질화막(14)을 형성한다.Referring to FIG. 1A, a pad oxide film 12 is formed on a semiconductor substrate 10, and then a nitride film 14 is formed on the pad oxide film 12.
제1b도를 참조하면, 상기 질화막(14) 상에 포토레지스를 도포하고 패터닝하여, 포토레지스트 패턴(16)을 형성한다. 이어서, 상기 기판 전면에 채널스톱영역을 형성하기 위해 기판의 도전형과 동일한 도전형의 불순물을 이온주입 한다.Referring to FIG. 1B, a photoresist is applied and patterned on the nitride film 14 to form a photoresist pattern 16. Subsequently, in order to form a channel stop region on the entire surface of the substrate, impurities of the same conductivity type as that of the substrate are implanted.
제1c도를 참조하면, 상기 포토레지스트 패턴(16)을 식각마스크로 사용하여 상기 질화막(14)을 식각하고, 상기 포토레지스트 패턴(16)을 제거한 다음, 열산화공정을 진행하여 상기 기판의 소자분리영역내에 필드산화막(18)을 형성한다. 이때, 상기 필드산화막의 하부에는 채널스톱영역(20)이 형성 된다.Referring to FIG. 1C, the nitride layer 14 is etched using the photoresist pattern 16 as an etch mask, the photoresist pattern 16 is removed, and a thermal oxidation process is performed to perform the device of the substrate. A field oxide film 18 is formed in the isolation region. In this case, a channel stop region 20 is formed under the field oxide layer.
제1d도를 참조하면, 상기 질화막(14) 및 패드산화막(12)을 제거하여 소자분리 영역을 완성 한다.Referring to FIG. 1D, the device isolation region is completed by removing the nitride layer 14 and the pad oxide layer 12.
그러나, 잘 알려진 바와 같이 상기 LOCOS 방법에는 산화방지 마스크로 사용되는 질화막 하부의 패드산화막 측면으로 산소가 침투하여 질화막 하부의 실리콘이 산화되는 버즈 빅(bird's beak) 문제가 심각하다.However, as is well known, the LOCOS method has a serious problem of bird's beak, in which oxygen penetrates into the side of the pad oxide layer under the nitride layer, which is used as an anti-oxidation mask, to oxidize silicon under the nitride layer.
특히, 소자가 고집적화됨에 따라 액티브 셀의 폭과 액티브 셀 사이의 소자분리간격을 합친 셀 피치(제2도의 P 참조)가 매우 작아지고, 이에 따라 상기와 같은 종래의 LOCOS 기술에서는, 질화막 밑에서 양방향에서 형성된 버즈 빅이 서로 맞닿아 발생하는 버즈 빅 펀치 수루(punch through) 현상 즉, 질화막 하부의 패드산화막이 두꺼워지는 현상을 막을수가 없다. 이는 특히 세 방향에서 버즈 빅이 침투하는 액티브 셀의 끝쪽에서 더욱 심하게 나타난다.In particular, as the device becomes highly integrated, the cell pitch (see P in FIG. 2) that combines the width of the active cell and the device isolation interval between the active cells becomes very small, and accordingly, in the conventional LOCOS technique as described above, in both directions under the nitride film It is not possible to prevent a buzz big punch through phenomenon, in which the formed buzz big comes into contact with each other, ie, a pad oxide film under the nitride film becomes thick. This is especially true at the end of the active cell where Buzz Big penetrates in three directions.
이를 제2도 내지 제3c도를 참조하여 설명한다. 계속해서 소개되는 도면에 있어서, 상기 제1a도 내지 제1d도와 동일한 참조부호는 동일한 물질을 나타낸다.This will be described with reference to FIGS. 2 to 3C. In the drawings introduced subsequently, the same reference numerals as those in FIGS. 1A-1D denote the same materials.
제2도는 액티브 셀 배열 형태의 일 예를 도시한 평면도로서, 참조부호 22는 액티브 셀을 나타내고, 'p'는 셀 피치를 나타낸다.2 is a plan view showing an example of an active cell array form, in which reference numeral 22 denotes an active cell and 'p' denotes a cell pitch.
제3a도 내지 제3c도는 상기 제2도의 A-A', B-B', 및 C-C'선을 잘라본 단면도이다.3A to 3C are cross-sectional views taken along lines A-A ', B-B', and C-C 'of FIG. 2.
세 방향에서 버트 빅이 침투하는 액티브 셀의 끝쪽 A-A'의 단면을 도시한 제3a도를 참조하면, 버즈 빅 펀치 스루 현상에 의해 버즈 빅이 서로 맞닿아 질화막 하부의 패드산화막이 두꺼워진 것을 볼 수 있으며, 두 방향에서 버즈 빅이 침투하는 액티브 셀의 B-B' 단면을 도시한 제3b도를 참조하면, 버즈 빅 현상이 심하지 않고 양호하다. 한편, 제3c도를 참조하면, 상기 셀의 양쪽 끝에서 버즈 빅이 발생되어 있음을 알수 있다.Referring to FIG. 3a showing a cross-section of the A-A 'end of the active cell through which Bert Big penetrates in three directions, Buzz Big is contacted with each other by the Buzz Big Punch Through phenomenon, and the pad oxide film under the nitride film becomes thick. As can be seen, referring to FIG. 3B showing the BB 'cross section of the active cell in which the buzz big penetrates in both directions, the buzz big phenomenon is not severe and is good. Meanwhile, referring to FIG. 3C, it can be seen that buzz big is generated at both ends of the cell.
상기와 같이 버즈 빅 펀치 수루가 발생하는 경우에는 셀 영역의 한정이 거의 불가능하다. 뿐만 아니라, 특히 버즈 빅 펀치 스루 현상에 의해 두꺼워진 질화막 하부의 상기 패드 산화막을 제거하기 위해 과다한 에치 백을 진행하여야 하기 때문에 상기 패드산화막 이외의 필드산화막까지 과다하게 제거되어 소자의 특성을 열화시키거나 실제 소자분리를 불가능하게 하는 문제점이 있다.When the buzz big punch flood occurs as described above, it is almost impossible to limit the cell area. In addition, in order to remove the pad oxide film under the nitride film thickened by the buzz big punch through phenomenon, an excessive etch back must be performed to remove the field oxide film other than the pad oxide film, thereby deteriorating the characteristics of the device. There is a problem that makes the actual device isolation impossible.
따라서, 본 발명의 목적은 종래의 LOCOS 방법의 문제점을 제거하고 버즈 빅 펀치스루 현상을 이용하여 소자분리 및 셀 한정을 양호하게 실행하는 반도체 소자분리 방법을 제공하는데 있다.Accordingly, it is an object of the present invention to provide a semiconductor device isolation method which eliminates the problems of the conventional LOCOS method and performs device isolation and cell definition well by using the buzz big punch through phenomenon.
상기 본 발명의 목적을 달성하기 위하여 본 발명은,In order to achieve the above object of the present invention,
반도체 소자분리 방법에 있어서,In the semiconductor device separation method,
활성영역 상에 패터닝된 질화막 하부의 산화막 내에 보이드를 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 소자분리 방법을 제공한다.And forming a void in the oxide film under the nitride film patterned on the active region.
상기 목적을 달성하기 위하여 본 발명은 또한,In order to achieve the above object, the present invention also provides
반도체 소자분리 방법에 있어서,In the semiconductor device separation method,
반도체 기판 상에 패드산화막 및 질화막을 형성하는 단계 ;Forming a pad oxide film and a nitride film on the semiconductor substrate;
소자분리영역 위의 상기 질화막을 제거하여 상기 소자분리영역에 인접한 활성영역을 한정 하는 단계 ;Removing the nitride layer on the isolation region to define an active region adjacent to the isolation region;
상기 질화막 하부에 형성된 상기 패드산화막 일부를 식각하여 상기 질화막의 하부에 언더컷(undercut)을 형성하는 단계 ;Etching a portion of the pad oxide film formed under the nitride film to form an undercut under the nitride film;
노출된 상기 기판 상에 제1 산화막을 형성하는 단계 :Forming a first oxide film on the exposed substrate:
상기 질화막의 측벽에 다결정실리콘 스페이서를 형성하는 단계 ; 및Forming a polysilicon spacer on sidewalls of the nitride film; And
상기 소자분리영역내의 기판 및 상기 스페이서를 열산화시켜 상기 질화막 하부에 보이드(void)가 형성된 산화막을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 소자분리 방법을 제공한다.And thermally oxidizing the substrate and the spacer in the device isolation region to form an oxide film having a void formed under the nitride film.
본 발명의 바람직한 실시예에 의하면, 질화막 하부에 형성된 상기 언더컷에 다결정실리콘이 채워지도록 상기 다결정실리콘 스페이서를 형성한다. 또한, 상기 필드산화막은 950 ℃ 이상의 온도에서 형성하며, 상기 제1 산화막은, 예컨대 30 ~ l60 Å의 두께로 형성한다.According to a preferred embodiment of the present invention, the polysilicon spacer is formed so that the polysilicon is filled in the undercut formed under the nitride film. Further, the field oxide film is formed at a temperature of 950 ° C. or higher, and the first oxide film is formed to have a thickness of, for example, 30 to 60 mm / s.
본 발명은 펀치스루로 두꺼워진 산화막 내에 의도적으로 보이드를 형성함으로써 종래 LOCOS 방법의 전형적인 문제를 해결함과 동시에 안정적인 소자분리 및 셀 한정을 실현할 수 있다.The present invention intentionally forms voids in an oxide film thickened by punch-through, thereby solving typical problems of the conventional LOCOS method and at the same time realizing stable device isolation and cell confinement.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제4a도 내지 제4c도는 상기 제2도의 A-A', B-B', 및 C-C'선을 잘라본 단면도로서, 종래와 본 발명의 소자분리방법을 비교하기 위해 도시한다.4A to 4C are cross-sectional views taken along line A-A ', B-B', and C-C 'of FIG. 2, and are shown to compare the device isolation method of the prior art and the present invention.
제4a도 내지 제4c도에 있어서, 도면부호 50은 반도체 기판을, 60은 필드산화막을, 54는 질화막을, v는 보이드(void)를, b는 산화막의 혹(bump)을 나타낸다.4A to 4C, reference numeral 50 denotes a semiconductor substrate, 60 denotes a field oxide film, 54 denotes a nitride film, v denotes a void, and b denotes a bump of the oxide film.
세 방향에서 버즈 빅이 침투하는 액티브 셀의 끝쪽 A-A' 및 C-C'의 단면을 도시한 제4a도 및 제4c도를 참조하면, 버즈 빅 펀치 스루 현상에 의해 버즈 빅이 서로 맞닿아 있고, 질화막 하부의 두꺼워진 패드산화막 내부에 보이드(v)가 형성되어 있음을 볼 수 있다. 두 방향에서 버즈 빅이 침투하는 액티브 셀의 B-B' 단면을 도시한 제4b도를 참조하면 , 버즈 빅 현상이 심하지 않고 양호함을 알 수 있다.Referring to FIGS. 4A and 4C showing cross sections of the AA 'and C-C' ends of the active cell in which the buzz big penetrates in three directions, the buzz big contacts each other due to the buzz big punch through phenomenon. It can be seen that voids (v) are formed in the thickened pad oxide film under the nitride film. Referring to FIG. 4B showing the B-B 'cross section of the active cell in which the buzz big penetrates in both directions, it can be seen that the buzz big phenomenon is not severe and satisfactory.
종래에는, 버즈 빅 펀치스루에 의해 두꺼워진 산화막을 제거하기 위해 과도한 에치 백을 실시하여야 하고, 버즈 빅이 발생되지 않은 영역(B-B')에서의 산화막이 상기 과다한 에치 백에 의해 매우 얇아져서 소자의 특성을 열화시키는 문제점이 있었다. 그러나 본 발명에 의하면, 펀치스루가 일어나는 질화막 하부의 산화막 내에 보이드가 형성되어 질화막 하부의 실제 산화막 두께가 얇기 때문에 과다한 에치백 공정을 필요로 하지 않는다. 따라서, 종래와 같은 소자특성의 열화나 소자분리 특성의 감소등이 발생되지 않는다.Conventionally, excessive etch back has to be carried out to remove the oxide film thickened by the buzz big punch through, and the oxide film in the region B-B 'where no buzz big has been generated is very thin by the excessive etch back. There is a problem of deteriorating the characteristics of the device. However, according to the present invention, since voids are formed in the oxide film under the nitride film where punch-through occurs, and the actual oxide film thickness under the nitride film is thin, no excessive etch back process is required. Therefore, there is no deterioration in device characteristics or reduction in device isolation characteristics as in the prior art.
제5도는 본 발명에 의해 제조된 소자의 액티브 셀 상부에서 본 보이드의 형태를 도시한 평면도로서, 액티브 셀(22)의 양쪽 끝에 보이드(v)가 형성되어 있음을 볼 수 있다.5 is a plan view showing the shape of the void seen from above the active cell of the device manufactured by the present invention, and it can be seen that voids v are formed at both ends of the active cell 22.
제6a도 내지 제6g도는 본 발명의 소자분리방법에 의한 실시예를 도시한 공정 순서도이다.6A to 6G are process flowcharts showing an embodiment according to the device isolation method of the present invention.
제6a도는 반도체 기판(50) 상에 패드 산화막(52), 및 질화막(54)을 형성하는 공정을 도시한다.6A shows a process of forming the pad oxide film 52 and the nitride film 54 on the semiconductor substrate 50.
구체적으로, 반도체 기판(50) 상에 열산화방법으로 약 3000Å 정도의 패드산화막(52)을 성장시킨 후, 이어서 예컨대 LPCVD(Low Pressure Chemical Vapor Deposition)방법으로 질화막을 1500∼2500Å의 두께로 적층 형성한다.Specifically, after the pad oxide film 52 of about 3000 kPa is grown on the semiconductor substrate 50 by thermal oxidation, a nitride film is deposited to a thickness of 1500 to 2500 kPa by, for example, LPCVD (Low Pressure Chemical Vapor Deposition). do.
제6b도는 질화막(54)을 패터닝하는 공정을 도시한다6B shows a process of patterning the nitride film 54.
구체적으로, 질화막이 형성된 상기 결과물 상에 포토레지스트를 도포한 후 활성영역과 소자분리영역을 한정하기 위한 마스크패턴을 적용하여 포토레지스트 패턴(도시되지 않음)을 형성한다. 이어서, 상기 포토레지스트 패턴을 식각마스크로 사용하고 상기 질화막을 식각함으로써 소자분리영역 위의 상기 질화막을 제거하여 상기 소자분리영역에 인접한 활성영역을 한정한다.Specifically, a photoresist pattern (not shown) is formed by applying a photoresist on the resultant formed nitride film and then applying a mask pattern for defining an active region and a device isolation region. Subsequently, the nitride layer on the isolation region is removed by using the photoresist pattern as an etch mask and etching the nitride layer to define an active region adjacent to the isolation region.
제6c도는 질화막(54) 하부에 언더컷(undercut, c)을 형성하는 공정을 도시한다.6C shows a process of forming an undercut c under the nitride film 54.
구체적으로, 패터닝된 상기 질화막(54) 하부의 상기 패드산화막(52)의 양쪽 일부를 식각하여 질화막의 하부에 언더컷을 형성한다.Specifically, both portions of the pad oxide layer 52 under the patterned nitride layer 54 are etched to form an undercut under the nitride layer.
이때 식각공정은 습식식각을 이용하는 것이 바람직하며, 상기 질화막 하부의 공동(c)은 후속공정에서 패드산화막과 실리콘 기판과의 분리를 더욱 용이하게 하기 위해 형성한다.In this case, the etching process preferably uses wet etching, and the cavity (c) below the nitride film is formed to facilitate separation of the pad oxide film from the silicon substrate in a subsequent process.
제6d도는 제1 산화막(56)을 형성하는 공정을 도시한다.FIG. 6D shows a process of forming the first oxide film 56. FIG.
구체적으로, 공동(c)이 형성된 상기 결과물 상에 제1 산화막(56)을 상기 패드산화막보다 얇은, 예컨대 30 ~ 160Å의 두께로 형성한다.Specifically, the first oxide film 56 is formed on the resultant product in which the cavity (c) is formed to be thinner than the pad oxide film, for example, 30 to 160 kPa thick.
여기에서, 상기 제1 산화막(56)은 이후의 필드산화막 형성을 위한 열산화공정시 실리콘기판에 가해지는 스트레스에 의해 실리콘 기판 내부에 발생되는 결함(defect)을 방지하기 위해 형성한다.Here, the first oxide film 56 is formed to prevent defects generated in the silicon substrate by stress applied to the silicon substrate during the subsequent thermal oxidation process for forming the field oxide film.
제6e도는 다결정실리콘 스페이서(58)를 형성하는 공정을 도시한다.6E shows a process of forming the polysilicon spacers 58. As shown in FIG.
구체적으로, 제1 산화막(56)이 형성된 상기 결과물 전면에, 예컨대 다결정실리콘을 증착한 다음, 이방성식각하여 상기 질화막(54)의 측벽에 스페이서(58)를 형성한다.Specifically, for example, polysilicon is deposited on the entire surface of the resultant product on which the first oxide film 56 is formed, and then anisotropically etched to form spacers 58 on sidewalls of the nitride film 54.
이때, 상기 질화막(54) 하부의 공동을 상기 다결정실리콘이 채워지도록 상기 다결정실리콘 스페이서를 형성한다.In this case, the polysilicon spacer is formed to fill the cavity of the lower portion of the nitride film 54 with the polysilicon.
제6f도는 필드산화막(60)을 형성하는 공정을 도시한다.6F shows a process of forming the field oxide film 60. FIG.
구체적으로, 다결정실리콘 스페이서가 형성된 상기 결과물에 대해 산화공정을 진행하여 소자분리영역 상에 필드산화막(60)을 형성한다.Specifically, the field oxide film 60 is formed on the device isolation region by performing an oxidation process on the resultant product in which the polysilicon spacer is formed.
상기, 산화공정에 의해 다결정실리콘 스페이서 및 기판이 산화되는데, 이때 상기 질화막 측벽에 형성된 스페이서가 산화되어 산화막의 흑(bump, b)을 형성한다.The polysilicon spacer and the substrate are oxidized by the oxidation process. At this time, the spacer formed on the nitride film sidewalls is oxidized to form bumps (b) of the oxide film.
여기에서, 특히 상기 질화막(54) 측벽 및 질화막 하부 공동 내에 형성된 다결정실리콘이 산화되면서 발생하는 부피팽창에 의해 상기 질화막(54)은 위쪽으로의 힘을 받게 된다. 이와 같은 질화막을 들어올리려는 힘은 산화가 진행될수록 커지게된다. 한편, 고온, 예컨대 950 ~ l150 ℃ 의 온도에서 상기 산화공정을 진행하게 되면, 산소의 빠른 확산과 더불어 질화막 아래에서 버즈 빅 현상이 일어나게 되고, 산화가 더욱 더 진행됨에 따라 상기 질화막 하부에서 양방향의 버즈 빅이 서로 접촉하는 버즈 빅 펀치스루가 일어난다.Here, in particular, the nitride film 54 is forced upward by the volume expansion caused by oxidation of the polysilicon formed in the sidewall of the nitride film 54 and the lower cavity of the nitride film. The force to lift such a nitride film becomes larger as oxidation progresses. On the other hand, if the oxidation process is carried out at a high temperature, for example, 950 ~ l150 ℃, the rapid diffusion of oxygen and a buzz big phenomenon occurs under the nitride film, and as the oxidation proceeds further, the bidirectional buzz under the nitride film Buzz big punchthrough happens when Vic comes in contact with each other.
이때, 종래의 일반적인 경우에는 패드산화막을 통해 산소가 공급되어 질화막과 실리콘 기판 사이에 필드산화막이 형성되지만, 본 발명의 경우에는 다결정실리콘층 아래에 형성된 제1 산화막이 산소의 공급 경로(path)가 되고, 제1 산화막을 매우 얇게 형성하기 때문에 질화막과 기판 사이에는 산소가 공급되지 못한다. 즉, 산화가 진행됨에 따라 질화막은 위쪽으로 큰 힘을 받게 되고, 기판 실리콘과 패드 산화막의 결합력이 질화막을 들어올리려는 힘보다 약해 패드산화막과 실리콘 기판과의 결합이 떨어지게 된다. 보통의 경우에는 결합이 떨어지기 전에 산소가 공급되어 패드산화막 아래에 산화막이 형성되어 부피팽창을 통해 이를 메꾸어주지만, 본 발명의 경우에는 산소가 공급되지 못하므로 결합이 떨어진 부분을 메꾸어주지 못하게 된다. 이후 계속해서 산화막을 성장시키면 패드산화막과 실리콘기판이 떨어진 부분에 보이드(void, v)가 형성된다. 상기 보이드(v)는 산화를 진행함에 따라 더욱 커지며, 버즈 빅은 상기 보이드 아래로 형성된다.In this case, in the conventional case, oxygen is supplied through the pad oxide film to form a field oxide film between the nitride film and the silicon substrate. However, in the present invention, the first oxide film formed under the polysilicon layer has a supply path of oxygen. In addition, since the first oxide film is formed very thinly, oxygen cannot be supplied between the nitride film and the substrate. That is, as the oxidation proceeds, the nitride film receives a large force upwards, and the bonding force between the substrate silicon and the pad oxide film is weaker than the force to lift the nitride film, so that the bond between the pad oxide film and the silicon substrate falls. Normally, oxygen is supplied before the bond is dropped to form an oxide film under the pad oxide film, thereby filling it through volume expansion. However, in the present invention, oxygen is not supplied, and thus the bond is not filled. Subsequently, when the oxide film is continuously grown, voids (v) are formed in a portion where the pad oxide film and the silicon substrate are separated. The void v becomes larger as the oxidation proceeds, and a buzz big is formed below the void.
제6g도는 소자분리영역을 완성하는 공정을 도시한다.Figure 6g shows a process for completing the device isolation region.
구체적으로, 상기 질화막(54)을 제거하고 상기 질화막 하부의 보이드가 형성된 산화막을 에치백하여 소자분리영역(62)을 완성한다.Specifically, the device isolation region 62 is completed by removing the nitride film 54 and etching back the oxide film having the void formed under the nitride film.
본 발명은 펀치스루로 두꺼워진 패드 산화막 내에 의도적으로 보이드를 형성함으로써 종래 LOCOS 방법의 전형적인 문제를 해결함과 동시에 안정적인 소자분리 및 셀 한정을 실현할 수 있다.The present invention intentionally forms voids in a pad oxide film thickened by punch-through, thereby solving typical problems of the conventional LOCOS method and at the same time realizing stable device isolation and cell confinement.
본 발명은 상기 실시예에 한하지 않으며 당 분야에 있어서 통상의 지식을 가진자에 의해 다른 변형으로 유사하게 실시가능함은 명백하다.It is apparent that the present invention is not limited to the above embodiments and can be similarly implemented in other variations by those skilled in the art.
Claims (5)
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940040685A KR0141171B1 (en) | 1994-12-31 | 1994-12-31 | Semiconductor element isolation using void |
| DE69524992T DE69524992T2 (en) | 1994-06-08 | 1995-06-06 | Method of isolating parts of a semiconductor device |
| EP95303890A EP0687001B1 (en) | 1994-06-08 | 1995-06-06 | Device isolation method for a semiconductor device |
| US08/470,914 US5641705A (en) | 1994-06-08 | 1995-06-06 | Device isolation method of semiconductor device |
| CN95107354A CN1059517C (en) | 1994-06-08 | 1995-06-08 | Device isolation method of semiconductor device |
| JP16830195A JP3468920B2 (en) | 1994-06-08 | 1995-06-08 | Element isolation method for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940040685A KR0141171B1 (en) | 1994-12-31 | 1994-12-31 | Semiconductor element isolation using void |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026620A KR960026620A (en) | 1996-07-22 |
| KR0141171B1 true KR0141171B1 (en) | 1998-07-15 |
Family
ID=19406291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940040685A KR0141171B1 (en) | 1994-06-08 | 1994-12-31 | Semiconductor element isolation using void |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0141171B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505608B1 (en) * | 1998-06-24 | 2005-09-26 | 삼성전자주식회사 | Trench isolation structure for semiconductor device & manufacturing method thereof |
-
1994
- 1994-12-31 KR KR1019940040685A patent/KR0141171B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505608B1 (en) * | 1998-06-24 | 2005-09-26 | 삼성전자주식회사 | Trench isolation structure for semiconductor device & manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026620A (en) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0155874B1 (en) | Isolating method and planerizing method | |
| KR0147630B1 (en) | Insulating method of semiconductor device | |
| US5677232A (en) | Methods of fabricating combined field oxide/trench isolation regions | |
| KR19990088449A (en) | Shallow trench isolation filled with thermal oxide | |
| KR0141171B1 (en) | Semiconductor element isolation using void | |
| JP2722518B2 (en) | Method for manufacturing semiconductor device | |
| EP0687001B1 (en) | Device isolation method for a semiconductor device | |
| KR0176154B1 (en) | Isolation method of semiconductor device | |
| JP2001024055A (en) | Manufacture of semiconductor device | |
| KR19980068057A (en) | Trench element isolation | |
| KR0151040B1 (en) | Method of semiconductor device isolation | |
| KR940009576B1 (en) | Isolation method of semiconductor device | |
| KR0165488B1 (en) | Method for forming space n a semiconductor | |
| EP0716442B1 (en) | Integrated circuit fabrication utilizing LOCOS process | |
| KR100361763B1 (en) | Method for manufacturing isolation layer of semiconductor device | |
| US20040135199A1 (en) | Semiconductor devices and methods of forming a trench in a semiconductor device | |
| KR100202177B1 (en) | Method of forming an element isolation region in a semiconductor device | |
| KR100195227B1 (en) | Isolation method in semiconductor device | |
| KR100247280B1 (en) | Semiconductor device and manufacturing method | |
| KR100671155B1 (en) | Method for manufacturing an isolation layer in a semiconductor device | |
| KR0123730B1 (en) | Semiconductor device and its forming method | |
| KR100303438B1 (en) | Device isolation method of semiconductor device | |
| KR100207531B1 (en) | Isolation method for semiconductor device using nitrogen in-situ deoped poly-si spacer | |
| JPH0311544B2 (en) | ||
| KR100240271B1 (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030207 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |