KR0140919B1 - Frequency synthesizer in wireless communication - Google Patents

Frequency synthesizer in wireless communication

Info

Publication number
KR0140919B1
KR0140919B1 KR1019950014966A KR19950014966A KR0140919B1 KR 0140919 B1 KR0140919 B1 KR 0140919B1 KR 1019950014966 A KR1019950014966 A KR 1019950014966A KR 19950014966 A KR19950014966 A KR 19950014966A KR 0140919 B1 KR0140919 B1 KR 0140919B1
Authority
KR
South Korea
Prior art keywords
frequency
output
data
voltage
oscillator
Prior art date
Application number
KR1019950014966A
Other languages
Korean (ko)
Other versions
KR970004281A (en
Inventor
고원석
이규영
Original Assignee
정장호
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신주식회사 filed Critical 정장호
Priority to KR1019950014966A priority Critical patent/KR0140919B1/en
Publication of KR970004281A publication Critical patent/KR970004281A/en
Application granted granted Critical
Publication of KR0140919B1 publication Critical patent/KR0140919B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Abstract

본 발명은 무선통신에서의 주파수 합성기에 관한 것으로서, 종래기술에서의 주파수 편차가 크고 그에 따라서 록킹(Locking) 타임이 길어지고, 록킹의 정확성이 떨어지며, 하드웨어 구현시 제작상의 곤란한 문제점을 해결하기 위해 본 발명은 원하는 주파수를 출력하기 위해 고정된 기준 주파수와 전압제어발진기 전단으로 부터 궤환된 주파수와의 위상을 비교하는 위상비교수단과, 위상비교수단을 통해 비교된 주파수의 위상차에 상응한 전압을 전압제어발진기에 출력하는 적분필터링수단돠, 적분필터링수단으로 부터 출력된 전압을 디지탈 데이타로 변환하는 A/D변환수단과, A/D 변환수단에 의해 변환된 디지탈 데이타를 저장하는 저장수단과, 저장수단으로 부터 인출된 데이타를 위상비교수단에 입력하기 위한 주파수 데이타로 인터페이싱하는 인터페이스부와, 인터페이스부를 통해 인터페이싱된 주파수 데이타에 상응한 주파수를 결정하여 위상비교수단에 입력하는 디지탈 프로그래머블 발진수단을 구비한 것으로서, 마이크로 웨이브 PCM 무선통신장치에 적용할 수가 있는 것이다.The present invention relates to a frequency synthesizer in wireless communication, which has a large frequency deviation in the prior art, and thus, a long locking time, a low locking accuracy, and a solution for manufacturing difficulties in hardware implementation. The present invention provides a voltage control means for comparing a phase between a fixed reference frequency and a frequency returned from a front end of a voltage controlled oscillator to output a desired frequency, and a voltage corresponding to a phase difference between the frequencies compared through the phase comparison means. Integral filtering means for outputting to the oscillator, A / D conversion means for converting the voltage output from the integral filtering means into digital data, storage means for storing the digital data converted by the A / D conversion means, and storage means. Interface for interfacing the data drawn from the data into frequency data for input to the phase comparison means As a by determining a frequency corresponding to the frequency data via interfacing seubu and an interface unit comprising a programmable digital oscillator means for input to the phase comparison means, that will not be applied to PCM microwave radio communication device.

Description

무선통신에서의 주파수 합성기Frequency Synthesizer in Wireless Communication

제 1 도는 종래 기술에 따른 무선통신에서의 주파수 합성기의 블록 구성도.1 is a block diagram of a frequency synthesizer in wireless communication according to the prior art.

제 2 도는 본 발명에 따른 무선통신에서의 주파수 합성기의 블록 구성도.2 is a block diagram of a frequency synthesizer in wireless communication according to the present invention.

제 3 도는 종래 및 본 발명에 따른 주파수와 시간의 응답 특성 비교도.3 is a comparison of frequency and time response characteristics according to the prior art and the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

11 : 기준 발진기 12 : 위상비교부11: reference oscillator 12: phase comparison unit

13 : 적분 필터부 14 : A/D 변환부13: Integral filter part 14: A / D conversion part

15 : 저장부 16 : 인터페이스부15: storage unit 16: interface unit

17 : 디지탈 프로그래머블 발진기17: Digital Programmable Oscillator

본 발명은 무선통신에서의 주파수 합성기에 관한 것으로, 특히 주파수 합성기에서 전압제어발진기(VCO) 전단에 입력되는 선형적인 DC전압을 이용하여 특정 주파수에 정확하게 록킹(Locking)하기 위한 주파수 합성기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency synthesizer in wireless communication, and more particularly, to a frequency synthesizer for accurately locking to a specific frequency by using a linear DC voltage input to a front end of a voltage controlled oscillator (VCO) in a frequency synthesizer.

종래 무선통신에서의 주파수 합성기의 구성은, 제 1 도에 도시된 바와 같이, 고정된 기준 발진주파수를 출력하는 기준 발진기(1)와, 상기 기준 발진기(1)로 부터 발진된 입력주파수(IF)와 출력주파수(OF)가 궤환되어 소정비율로 분주된 발지주파수와의 위상을 비교하는 위상 비교부(2)와, 상기 위상비교부(2)의 비교에 의한 위상차에 상응하게 직류전압을 출력하는 적분필터부(3)와, 상기 적분필터부(3)를 통해 출력된 직류전압의 변화에 상응하게 출력주파수 (OF)를 발생하는 전압제어발진기(4)와, 상기 전압제어발진기(4)로 부터 출력된 출력주파수를 N 분주시켜 상기 위상비교부(2)에 입력하는 분할기(5)로 구성되어져 있다.In the conventional wireless communication, the frequency synthesizer includes a reference oscillator 1 for outputting a fixed reference oscillation frequency and an input frequency I F oscillated from the reference oscillator 1, as shown in FIG. ) And the output frequency (O F ) are fed back DC voltage corresponding to the phase difference by comparison between the phase comparison unit (2) and the phase comparison unit (2) comparing the phase between the oscillation frequency divided by a predetermined ratio An integrated filter unit 3 for outputting, a voltage controlled oscillator 4 for generating an output frequency O F corresponding to a change in the DC voltage output through the integrated filter unit 3, and the voltage controlled oscillator ( And a divider 5 which divides the output frequency output from 4) into N and inputs it to the phase comparator 2.

이와같이 구성된 종래 주파수 합성기의 동작을 설명하면, 고정된 기준 발진기(1)로 부터의 신호를 출력주파수(OF)로 만들기 위해 위상비교부(2)의 일측단에 입력하고, 상기 전압제어발진기(4)에서 출력된 주파수를 상기 분할기(5)를 이용하여 위상비교부(2)가 비교할 수 있도록 출력주파수(OF)와 같은 주파수로 분주시킨 후 위상비교부(2)의 타측단에 입력시킨다.Referring to the operation of the conventional frequency synthesizer configured as described above, the signal from the fixed reference oscillator 1 is input to one side of the phase comparator 2 to make the output frequency O F , and the voltage controlled oscillator ( The frequency output from 4) is divided at the same frequency as the output frequency O F so that the phase comparator 2 can be compared by using the divider 5 and then input to the other end of the phase comparator 2. .

이와같이 위상비교부(2)에 각각 입력된 주파수의 위상을 비교함으로써 상기 분할기(5)에서 분주된 전압제어발진기(4)로 부터의 출력주파수가 상기 기준 발진기(1)로 부터의 출력주파수 보다 클 때는 적분필터부(3)의 출력전압이 낮아지고, 또한 상기 분할기(5)에서 분주된 전압제어발진기(4)로 부터의 출력주파수가 상기 기준 발진기(1)로 부터의 출력 주파수 보다 작을 때는 적분필터부(3)의 출력전압은 높아진다.By comparing the phases of the frequencies respectively input to the phase comparator 2, the output frequency from the voltage controlled oscillator 4 divided by the divider 5 is larger than the output frequency from the reference oscillator 1. When the output voltage of the integrating filter unit 3 is lowered and when the output frequency from the voltage controlled oscillator 4 divided by the divider 5 is smaller than the output frequency from the reference oscillator 1. The output voltage of the filter part 3 becomes high.

이와같이 종래기술은 적분필터의 직류 출력전압에 따라 선형적으로 변화하는 전압제어발진기(4)로 부터 출력된 주파수의 성질을 이용하여 원하는 주파수가 되도록 상기 전압제어 발진기(4)의 출력단에 접속된 분할기(5)를 통해 위상비교부(2)에 상기 각각의 출력주파수가 입력되도록 페루프(Closed loop)를 형성한 것이다.As described above, the prior art divider is connected to the output terminal of the voltage controlled oscillator 4 so as to have a desired frequency by using the property of the frequency output from the voltage controlled oscillator 4 which varies linearly according to the DC output voltage of the integrating filter. A closed loop is formed to input the respective output frequencies to the phase comparator 2 through (5).

그러나, 이러한 종래기술은 전압제어발진기(4)의 출력주파수가 상기 분할기(5)를 통해 N 분주된 출력주파수보다 매우 높은데, 이는 전압제어발진기(4)로 부터 출력된 주파수에서의 1 ％ 오차가 위상비교부(2)에 입력되는 주파수에서의 1 ％ 오차 보다도 주파수 편차가 크고, 그에 따라 록킹 타임이 길어지므로 록킹 타임의 정확성이 떨어지는 문제점이 있었고, 또한 실제 하드웨어 구현시 고가의 인쇄회로기판(PCB)을 사용해야 하며, 패턴(Pattern)을 임피던스 특성에 따라 넓이를 다르게 해야 하는 제작상의 곤란함이 많은 문제점이 있었다.However, in this prior art, the output frequency of the voltage controlled oscillator 4 is much higher than the output frequency divided by N through the divider 5, which is a 1% error in the frequency output from the voltage controlled oscillator 4. The frequency deviation is larger than the 1% error in the frequency input to the phase comparator 2, and thus the locking time becomes longer, thereby reducing the accuracy of the locking time. In addition, an expensive printed circuit board (PCB) may be used in actual hardware implementation. ), And the pattern (Pattern) has a lot of difficulties in manufacturing to vary the width according to the impedance characteristics.

따라서, 본 발명은 상기 문제점들을 해결하기 위해 제작은 용이 및 제어의 디지탈화로 정확한 록킹(Locking)을 하기 위한 무선통신에서의 주파수 합성기를 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a frequency synthesizer in wireless communication for accurate locking with digitalization of ease and control to solve the above problems.

상기 목적을 달성하기 위한 본 발명의 기술적 수단은, 원하는 주파수를 출력하기 위해 고정된 기준 주파수와 전압제어발진기의 전단으로 부터 궤환된 주파수와의 위상을 비교하는 위상비교수단과, 상기 위상비교수단을 통해 비교된 주파수의 위상차에 상응한 전압을 상기 전압제어발진기에 출력하는 적분필터링수단과, 상기 적분필터링수단으로 부터 출력된 전압을 디지탈 데이타로 변환하는 A/D변환수단과, 상기 A/D 변환수단에 의해 변환된 디지탈 데이타를 저장하는 저장수단과, 상기 저장수단으로 부터 인출된 데이타를 상기 위상비교수단에 입력하기 위한 주파수 데이타로 인터페이싱하는 인터페이스부와, 상기 인터페이스부를 통해 인터페이싱된 주파수 데이타에 상응한 주파수를 결정하여 상기 위상비교수단에 입력하는 디지탈 프로그래머블 발진수단으로 구성된 것이다.Technical means of the present invention for achieving the above object is a phase comparison means for comparing the phase between the fixed reference frequency and the frequency returned from the front end of the voltage controlled oscillator to output the desired frequency, and the phase comparison means Integral filtering means for outputting a voltage corresponding to the phase difference of the compared frequencies to the voltage controlled oscillator, A / D conversion means for converting the voltage output from the integral filtering means into digital data, and the A / D conversion. Storage means for storing the digital data converted by the means, an interface portion for interfacing the data retrieved from the storage means into the frequency data for inputting into the phase comparing means, and corresponding frequency data interfaced through the interface portion. Digital programmable to determine one frequency and input to the phase comparison means It is composed of binary means.

이하, 본 발명을 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 구성은, 제 2 도어에 도시된 바와같이, 고정된 기준 발진주파수를 출력하는 기준 발진기(11)와, 상기 기준 발진기(1)로 부터 출력된 고정된 기준 주파수와 전압제어발진기(18)의 전단으로 부터 궤환된 주파수와의 위상을 비교하는 위상비교부(12)와, 상기 위상비교부(12)를 통해 비교된 주파수의 위상차에 상응한 전압을 상기 전압제어발진기(18)에 출력하는 적분필터부(13)와, 상기 적분필터부(13)로 부터 출력된 전압을 디지탈 데이타로 변환하는 A/D변환부(14)와, 상기 A/D 변환부(14)에 의해 변환된 디지탈 데이타를 저장하는 저장부(15)와, 상기 저장부(15)로 부터 인출된 데이타를 상기 위상비교부(12)에 입력하기 위한 주파수 데이타로 인터페이싱하는 인터페이스부(16)와, 상기 인터페이스부(16)를 통해 인터페이싱된 주파수 데이타에 상응한 주파수를 결정하여 상기 위상비교부(12)에 입력하는 디지탈 프로그래머블 발진기(Digital programmable Oscillator)(17)로 구성된 것이다.The configuration of the present invention, as shown in the second door, a reference oscillator 11 for outputting a fixed reference oscillation frequency, and a fixed reference frequency and voltage controlled oscillator 18 output from the reference oscillator 1 Outputs a voltage corresponding to the phase difference between the phase comparison unit 12 and the phase difference of the frequency compared through the phase comparison unit 12 to the voltage controlled oscillator 18 The integrated filter unit 13, the A / D converter 14 for converting the voltage output from the integrated filter unit 13 into digital data, and the A / D converter 14 A storage unit 15 for storing digital data, an interface unit 16 for interfacing the data extracted from the storage unit 15 into frequency data for inputting the phase comparator 12, and the interface unit. A frequency corresponding to the frequency data interfaced through (16) Appointed is configured with a digital programmable oscillator (Digital programmable Oscillator) (17) for input to the phase comparator 12.

이와같이 구성된 본 발명의 동작 및 작용 효과를 제 3 도를 참조하여 설명하면 다음과 같다.The operation and the effect of the present invention configured as described above will be described with reference to FIG.

먼저, 전압제어발진기(18)를 통해 사용자가 원하는 출력주파수(CF)를 결정하기 위해서는 기준 발진기(11)로 부터 출력된 고정된 기준 주파수와 디지탈 프로그래머블 발진기(17)의 출력주파수를 이용하여 만든다.First, in order to determine the output frequency C F desired by the user through the voltage controlled oscillator 18, a fixed reference frequency output from the reference oscillator 11 and the output frequency of the digital programmable oscillator 17 are made. .

즉, 상기 디지탈 프로그래머블 발진기(17)의 출력주파수는 전압제어발진기(18)의 전단에서 출력되는 직류전압에 따라 전압제어발진기(18)의 출력주파수가 선형적으로 변하는 직류전압을 A/D(Analog to Digtal) 변환부(14)를 통해 디지탈 데이타로 변환하여 테이블화한 후 저장부(15)의 어드레스로 사용하고, 전압제어발진기(18)에 입력되는 직류전압에 따라 변화하는 전압제어발진기(18)로 부터의 출력될 주파수를 롬(ROM)등으로 구성된 저장부(15)에 테이블(Table)화 한다.That is, the output frequency of the digital programmable oscillator 17 corresponds to a DC voltage in which the output frequency of the voltage controlled oscillator 18 is linearly changed according to the DC voltage output from the front end of the voltage controlled oscillator 18. to the digital data through the conversion unit 14, the table is converted into digital data and used as an address of the storage unit 15, and the voltage controlled oscillator 18 changes according to the DC voltage input to the voltage controlled oscillator 18. The frequency to be output from the table is tabled in a storage unit 15 including ROM.

그후, 상기 저장부(15)에 테이블화된 데이타를 이용하여 주파수에 데이타로 인터페이스부(16)를 통해 인터페이싱시킨 후 디지탈 프로그래머블 발진기(17)에 의해 그 데이타에 상응한 주파수를 출력한다.Thereafter, the data tabled in the storage unit 15 is used to interface the data through the interface unit 16 with the data at a frequency, and then the frequency corresponding to the data is output by the digital programmable oscillator 17.

이와같이 디지탈 프로그래머블 발진기(17)로 부터 출력된 주파수와 상기 기준 발진기(11)로 부터 출력된 주파수의 위상을 위상비교부(12)에 의해 비교하여 디지탈 프로그래머블 발진기(17)로 부터 출력된 주파수가 기준 발진기(11)로 부터 출력된 주파수보다 클 때는 그 전에 상태보다 전압제어발진기(18) 전단의 직류전압이 낮아져서 전압제어발진기(18)로 부터의 출력주파수는 그 이전의 상태보다 낮아진다.In this way, the frequency output from the digital programmable oscillator 17 is compared with the phase of the frequency output from the reference oscillator 11 by the phase comparator 12, and the frequency output from the digital programmable oscillator 17 is referred to. When the frequency output from the oscillator 11 is greater than the frequency before the voltage-controlled oscillator 18, the output frequency from the voltage-controlled oscillator 18 is lower than the previous state.

한편, 디지탈 프로그래머블 발진기(17)로 부터 출력된 주파수가 기준 발진기(11)로 부터 출력된 주파수보다 작을 때는 그 인전의 상태보다 전압제어발진기(18) 전단의 직류전압이 증가하여 전압제어발진기(18)의 출력주파수는 그 이전의 상태보다 높아진다.On the other hand, when the frequency output from the digital programmable oscillator 17 is less than the frequency output from the reference oscillator 11, the DC voltage in front of the voltage-controlled oscillator 18 is increased than the state before its operation so that the voltage-controlled oscillator 18 ) Output frequency is higher than the previous state.

이때, 디지탈 프로그래머블 발진기(17)의 출력주파수는 전압제어발진기(18) 전단의 직류전압에 해당하는 어드레스와 상기 직류전압에 따른 전압제어발진기(18)의출력주파수에 해당하는 저장부(15)의 출력데이타에 따라 변하게 된다.In this case, the output frequency of the digital programmable oscillator 17 is the address corresponding to the DC voltage in front of the voltage controlled oscillator 18 and the storage unit 15 corresponding to the output frequency of the voltage controlled oscillator 18 according to the DC voltage. It changes according to the output data.

이에따라, 제 3 도에 도시된 주파수 및 시간에 따른 응답특성도와 같이, 일정 주파수를 갖는 채널 A를 다른 일정 주파수를 갖는 채널 B(예 : CH 29에서 CH 30으로 이동, 또는 CH20에서 CH 19로 이동)로 변화시킬 때(점선 : 종래기술, 실선 : 본 발명), 채널 변화 후 안정화가 되는 시간이 종래에는 늦었지만 본 발명은 안정화가 되는 시간이 빨라진다.Accordingly, as shown in the frequency and time response characteristics shown in FIG. 3, channel A having a certain frequency is moved to channel B having another constant frequency (e.g., CH 29 to CH 30, or CH20 to CH 19). ), The stabilization time after the channel change is conventionally slow, but the stabilization time of the present invention is faster.

따라서, 본 발명은 마이크로 웨이브 펄스 코드 모듈레이션(PCM) 무선장치에 적용할 수 있다.Thus, the present invention is applicable to microwave pulse code modulation (PCM) radios.

이상과 같이 본 발명은 전압제어발진기로 부터 궤환된 출력주파수를 위상비교부에서 기준 주파수와 비교하기 위하여 고가의 분할기를 사용하여 주파수를 분할시키지 않으므로써 비용을 절감할 수가 있고, 전압제어발진기의 전단에서 직류전압을 이용하는 폐루프를 형성하기 때문에 제작이 용이하고, 전압제어발진기의 전단에서 직류전압을 이용하는 폐루프를 형성하기 때문에 제작이 용이하고, 록킹 타임을 줄일 수 있으면서도 제어를 디지탈화하여 특정 주파수에 정확하게 록킹 할 수 있는 효과가 있다.As described above, the present invention can reduce the cost by not dividing the frequency by using an expensive divider to compare the output frequency fed back from the voltage controlled oscillator with the reference frequency in the phase comparator, and the front end of the voltage controlled oscillator. It is easy to manufacture because it forms a closed loop using DC voltage at the front end, and it is easy to manufacture because it forms a closed loop using DC voltage at the front of the voltage controlled oscillator, and it is possible to reduce the locking time and to digitalize the control at a specific frequency. It has the effect of locking correctly.

Claims (1)

원하는 주파수를 출력하기 위해 고정된 기준 주파수와 전압제어발진기(18)의 전단으로 부터 궤환된 주파수와의 위상을 비교하는 위상비교수단과, 상기 위상비교수단을 통해 비교된 주파수의 위상차에 상응한 전압을 상기 전압제어발진기(18)에 출력하는 적분필터링수단과, 상기 적분필터링수단으로 부터 출력된 디지탈 데이타로 변환하는 A/D변환수단과, 상기 A/D변환수단에 의해 변환된 디지탈 데이타를 저장하는 저장수단과, 상기 저장수단으로 부터 인출된 데이타를 상기 위상비교수단에 입력하기 위한 주파수 데이타로 인터페이싱하는 인터페이스부(16)와, 상기 인터페이스부(16)를 통해 인터페이싱된 주파수 데이타에 상응한 주파수를 결정하여 상기 위상비교수단에 입력하는 디지탈 프로그래머블 발진수단으로 구성된 것을 특징으로 하는 무선통신에서의 주파수 합성기.A phase comparison means for comparing a phase between a fixed reference frequency and a frequency returned from the front end of the voltage controlled oscillator 18 to output a desired frequency, and a voltage corresponding to the phase difference of the frequencies compared through the phase comparison means. Integral filtering means for outputting the signal to the voltage controlled oscillator 18, A / D conversion means for converting the digital data output from the integral filtering means, and digital data converted by the A / D conversion means. An interface unit 16 for interfacing the data retrieved from the storage unit into frequency data for inputting the phase comparison means, and a frequency corresponding to the frequency data interfaced through the interface unit 16. Wireless programmable communication device comprising a digital programmable oscillation means for determining and inputting to the phase comparison means Frequency synthesizer at.
KR1019950014966A 1995-06-07 1995-06-07 Frequency synthesizer in wireless communication KR0140919B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950014966A KR0140919B1 (en) 1995-06-07 1995-06-07 Frequency synthesizer in wireless communication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950014966A KR0140919B1 (en) 1995-06-07 1995-06-07 Frequency synthesizer in wireless communication

Publications (2)

Publication Number Publication Date
KR970004281A KR970004281A (en) 1997-01-29
KR0140919B1 true KR0140919B1 (en) 1998-07-15

Family

ID=19416612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950014966A KR0140919B1 (en) 1995-06-07 1995-06-07 Frequency synthesizer in wireless communication

Country Status (1)

Country Link
KR (1) KR0140919B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727898B1 (en) * 2006-01-06 2007-06-14 삼성전자주식회사 Frequency synthesizing apparatus and method having injection-locked quadrature vco in rf transceiver

Also Published As

Publication number Publication date
KR970004281A (en) 1997-01-29

Similar Documents

Publication Publication Date Title
US5182528A (en) Frequency synthesizer having microcomputer supplying analog and digital control signals to VCO
KR100292965B1 (en) Frequency synthesizer with temperature compensation and frequency multiplication function and method for providing same
KR101035827B1 (en) Voltage-controlled oscillator presetting circuit
JP2806059B2 (en) Phase locked loop synthesizer
US4849714A (en) Signal generating apparatus
US20090201094A1 (en) Phase comparison circuit and pll synthesizer using the same
JPH11191735A (en) Pll synthesizer and its control method
US6661291B2 (en) Fractional and rapid response frequency synthesizer, and corresponding frequency synthesizing method
US5821789A (en) Fast switching phase-locked loop
US5574515A (en) Voltage controlled oscillator circuit and automatic fine tuning circuit for TV
US4972446A (en) Voltage controlled oscillator using dual modulus divider
KR0140919B1 (en) Frequency synthesizer in wireless communication
JPH11289270A (en) Receiver
US4450410A (en) Phase-lock loop control circuitry
EP0599505A1 (en) Tunable resonance circuit for a voltage controlled oscillator
US6121846A (en) Digital phase comparator without dead zone
JP2658886B2 (en) PLL frequency synthesizer
JPH1065525A (en) Pll circuit
KR19980026771A (en) Rapid-synchronous phase-locked loop circuit
KR200155562Y1 (en) Frequency synthesizer
JPH0758635A (en) Frequency synthesizer
JPH11274951A (en) Low power radio system
JPH08148994A (en) Digital pll circuit
JPH0818448A (en) Control circuit for phase locked loop system frequency synthesizer
JPH04368020A (en) Frequency synthesizer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee