KR0139890B1 - Method for manufacturing field oxide film of semiconductor device - Google Patents
Method for manufacturing field oxide film of semiconductor device Download PDFInfo
- Publication number
- KR0139890B1 KR0139890B1 KR1019940034570A KR19940034570A KR0139890B1 KR 0139890 B1 KR0139890 B1 KR 0139890B1 KR 1019940034570 A KR1019940034570 A KR 1019940034570A KR 19940034570 A KR19940034570 A KR 19940034570A KR 0139890 B1 KR0139890 B1 KR 0139890B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- amorphous silicon
- oxide film
- polysilicon
- field oxide
- Prior art date
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체 소자의 필드 산화막을 제조방법이 개시된다.The present invention discloses a method for producing a field oxide film of a semiconductor device.
본 발명은 아몰포스 실리콘막을 2층으로 형성한 후 열처리공정에 의해 그레인 사이즈가 큰 2층의 폴리실리콘막으로 형성시켜 버퍼드 폴리실리콘막을 형성하고, 이 2층 구조의 버퍼드 폴리실리콘막을 이용하여 필드 산화막을 제조한다.According to the present invention, the amorphous silicon film is formed into two layers, and then a heat treatment process is performed to form a two-layer polysilicon film having a large grain size to form a buffered polysilicon film, and using the buffered polysilicon film having a two-layer structure. A field oxide film is produced.
따라서, 필드 산화막 성장후 버퍼드 폴리실리콘막 제거시 액티브 영역의 실리콘 기판의 손상을 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있다.Accordingly, damage to the silicon substrate in the active region can be prevented when the buffered polysilicon film is removed after the field oxide film growth, and the reliability of the device can be improved.
Description
제1a 내지 1f도는 종래 반도체 소자의 필드 산화막 제조 단계를 도시한 소자의 단면도.1A to 1F are cross-sectional views of devices showing field oxide film fabrication steps of conventional semiconductor devices.
제2a 내지 2f도는 본 발명에 의한 반도체 소자의 필드 산화막 제조 단계를 도시한 소자의 단면도.2A to 2F are cross-sectional views of devices showing the field oxide film fabrication steps of the semiconductor device according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 실리콘 기판 12 : 패드 산화막11 silicon substrate 12 pad oxide film
13A : 제1아몰포스 실리콘막 14A : 제2아몰포스 실리콘막13A: First Amorphous Silicon Film 14A: Second Amorphous Silicon Film
13 : 제1폴리실리콘막 14 : 제2폴리실리콘막13: first polysilicon film 14: second polysilicon film
15 : 질화막 16 : 필드 산화막15 nitride film 16: field oxide film
17 : 자연 산화막 100 : 버퍼드 폴리실리콘막17: natural oxide film 100: buffered polysilicon film
본 발명은 반도체 소자의 필드 산화막을 제조하는 방법에 관한 것으로, 특히 PB L(Poly Buffered LOCOS)방식으로 필드 산화막을 제조할 때, 아몰포스 실리콘막(amorphous silicon film)을 2층으로 형성한 후 열처리 공정에 의해 그레인 사이즈(grain size)가 큰 2층의 폴리실리콘막으로 형성시켜 필드 산화막 형성시 이용되는 버퍼드(buffered) 폴리실리콘막을 형성하므로써, 필드 산화막 성장후 버퍼드 폴리실리콘막 제거시 액티브 영역(active region)의 실리콘 기판의 손상을 방지할 수 있는 반도체 소자의 필드 산화막 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a field oxide film of a semiconductor device. In particular, when a field oxide film is manufactured by a PB L (Poly Buffered LOCOS) method, an amorphous silicon film is formed into two layers and then heat treated. By forming a two-layer polysilicon film having a large grain size by a process to form a buffered polysilicon film used for forming a field oxide film, the active region when removing the buffered polysilicon film after growing a field oxide film A method of manufacturing a field oxide film of a semiconductor device capable of preventing damage to a silicon substrate in an active region.
DRAM을 비롯한 반도체 소자가 고집적화 되어감에 따라 셀 면적은 급격하게 축소되고, 이에 따라 소자분리 형성기술도 여러측면으로 발전해 왔다. 그중의 한 방법으로 PBL방식을 이용한 필드 산화막 제조방법은 예상되는 버즈 비크(bird's beak)를 최소화 할 수 있다는 측면에서 널리 이용되고 있는 공정기술 중의 하나이다. 그런데 BPL방식은 이러한 장점이 있는 반면에 단점 또한 가지고 있다. BPL방식의 단점중의 하나를 첨부된 제1a 내지 1f도를 참조하여 설명하면 다음과 같다.As semiconductor devices, including DRAM, have been highly integrated, the cell area has been drastically reduced, and device isolation forming technology has been developed in various aspects. As one of the methods, the field oxide film production method using the PBL method is one of the process technologies widely used in terms of minimizing the expected bird's beak. The BPL method has these advantages, but it also has its disadvantages. One of the disadvantages of the BPL method will be described with reference to the attached drawings 1a to 1f.
제1a 내지 1f도는 종래 반도체 소자의 필드 산화막 제조 단계를 도시한 소자의 단면도이다.1A to 1F are cross-sectional views of a device showing a field oxide film fabrication step of a conventional semiconductor device.
제1a도는 실리콘 기판(1)상에 패드 산화막(2), 버퍼드 폴리실리콘막(3) 및 질화막(4)을 순차적으로 형성한 상태를 도시한 것이다.FIG. 1A shows a state in which the pad oxide film 2, the buffered polysilicon film 3, and the nitride film 4 are sequentially formed on the silicon substrate 1.
패드 산화막(2)은 통상 열산화공정으로 100Å 내지 200Å의 두께로 형성되고, 버퍼드 폴리실리콘막(3)은 300Å 내지 600Å의 두께로 형성되며, 질화막(4)은 산화 마스크로 1500Å 내지 2000Å의 두께로 형성된다.The pad oxide film 2 is usually formed in a thickness of 100 kPa to 200 kPa by a thermal oxidation process, the buffered polysilicon film 3 is formed in a thickness of 300 kPa to 600 kPa, and the nitride film 4 is 1500 kPa to 2000 kPa of an oxide mask. It is formed in thickness.
제1b도는 소자분리 마스크를 이용하여, 필드영역(B)의 질화막(4)을 제거하고, 계속해서 버퍼드 폴리실리콘막(3)의 노출된 부분을 어느정도 심각한 상태를 도시한 것이다.FIG. 1B shows the nitride film 4 in the field region B, using the device isolation mask, and subsequently shows a somewhat serious condition of the exposed portion of the buffered polysilicon film 3.
제1c도는 고온 산화공정을 실시하여 필드영역(B)에 필드 산화막(5)을 성장시킨 상태를 도시한 것이다.FIG. 1C shows a state in which the field oxide film 5 is grown in the field region B by performing a high temperature oxidation process.
제1d 내지 1f도는 질화막(4)과 버퍼드 폴리실리콘막(3)을 제거하는 공정동안에 실리콘 기판(1)의 표면손상을 설명하기 위해 액티브 영역(A)을 확대 도시한 것이다.1D to 1F show an enlarged view of the active region A to explain the surface damage of the silicon substrate 1 during the process of removing the nitride film 4 and the buffered polysilicon film 3.
질화막(4)을 제거한 후에 버퍼드 폴리실리콘막(3)의 표면에 자연 산화막(6)이 생성된 상태를 제1d도에 도시하고 있다. 그런데 폴리실리콘막은 두께가 너무 얇으면 증착되는 막의 불균일성으로 인하여 폴리 그레인 사이즈(poly grain size, 4A)가 작은 부분이나 보이드(void)가 발생되거나 또는 필드산화막 형성시 발생되는 스트레스에 의해 필름내에서 취약한 그레인 바운더리를 갖는 부분들이 발생된다. 이러한 상태하에서 자연 산화막(6)을 제거하는 공정을 실시할 경우 제1e도에 도시된 바와같이 그레인 사이즈(4A)가 작은 부분과 보이드가 있는 부분의 패드 산화막(2)이 제거되어져 그 부분을 통하여 실리콘 기판(1)이 노출되어진다. 이후 버퍼드 폴리실리콘막(3)을 제거하는 공정을 실시하게 되는데, 이때 패드 산화막(2)이 제거된 부분과 얇아진 부분의 실리콘 기판(1)이 식각되어 제1f도에 도시된 바와같이 액티브 영역(A)의 실리콘 기판(1)이 손상(C)을 입게되고, 이로인하여 액티브 영역(A)의 실리콘 기판(1)상에 형성되는 트렌지스터와 같은 소자에 영향을 미쳐 소자의 신뢰성을 저하시키게 된다.The state in which the natural oxide film 6 is formed on the surface of the buffered polysilicon film 3 after the nitride film 4 is removed is shown in FIG. 1D. However, the polysilicon film is vulnerable in the film due to the unevenness of the deposited film if the thickness is too thin, due to the small portion or void of the poly grain size (4A), or the stress generated when the field oxide film is formed. Portions with grain boundaries are generated. In such a state, when the step of removing the native oxide film 6 is performed, as shown in FIG. 1E, the pad oxide film 2 in the portion having the small grain size 4A and the portion having the void is removed, and through the portion. The silicon substrate 1 is exposed. Thereafter, a process of removing the buffered polysilicon film 3 is performed. At this time, the silicon substrate 1 of the portion where the pad oxide film 2 is removed and the thinned portion is etched to form an active region as shown in FIG. 1f. The silicon substrate 1 of (A) is damaged (C), thereby affecting a device such as a transistor formed on the silicon substrate 1 of the active region A, thereby lowering the reliability of the device. .
따라서, 본 발명은 아몰포스 실리콘막을 2층으로 형성한 후 열처리 공정에 의해 그레인 사이즈가 큰 2층의 폴리실리콘막으로 형성시켜 필드 산화막 형성시 이용되는 버퍼드 폴리실리콘막을 형성하므로써, 상기한 문제점이 실리콘 기판의 손상을 방지할 수 있는 반도체 소자의 필드 산화막 제조방법을 제공함에 그 목적이 있다.Accordingly, the present invention is formed by forming a two-layered amorphous silicon film and then forming a two-layer polysilicon film having a large grain size by a heat treatment process to form a buffered polysilicon film for use in forming a field oxide film. It is an object of the present invention to provide a method for manufacturing a field oxide film of a semiconductor device capable of preventing damage to a silicon substrate.
이러한 목적을 달성하기 위한 본 발명의 필드 산화막 제조방법은 실리콘 기판상에 패드 산화막을 형성하는 단계와, 상기 패드 산화막상에 제1 및 2 아몰포스 실리콘막을 순차적으로 형성한 후 상기 제1 및 2 아몰포스 실리콘막을 열처리공정으로 그레인 사이즈가 콘 폴리실리콘이 되게 하여 제1 및 2 폴리실리콘막으로 된 버퍼드 폴리실리콘막을 형성하는 단계와, 상기 제1 및 2 폴리실리콘막으로 된 버퍼드 폴리실리콘막상에 질화막을 형성하는 단계와, 소자분리 마스크를 이용하여 상기 질화막을 제거한 후 고온 산화공정, 질화막과 버퍼드 폴리실리콘막 제거공정을 순차적으로 실시하여 필드 산화막을 형성하는 단계로 이루어지는 것을 특징으로 한다.The field oxide film manufacturing method of the present invention for achieving the above object comprises the steps of forming a pad oxide film on a silicon substrate, and sequentially forming the first and second amorphous silicon films on the pad oxide film; Forming a buffered polysilicon film of the first and second polysilicon films by causing the grain size of the silicon polysilicon to be cone polysilicon by a heat-treating process; and on the buffered polysilicon film of the first and second polysilicon films Forming a nitride film, and removing the nitride film using a device isolation mask, and then performing a high temperature oxidation process, a nitride film and a buffered polysilicon film removing step sequentially to form a field oxide film.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1a내지 2f도는 본 발명에 의한 반도체 소자의 필드 산화막 제조 단계를 도시한 소자의 단면도이다.1A to 2F are cross-sectional views of a device showing the field oxide film fabrication step of the semiconductor device according to the present invention.
제2a도는 실리콘 기판(11)상에 패드 산화막(12), 제1아몰포스 실리콘막(13a) 및 제2아몰포스 실리콘막(14a)을 순차적으로 형성한 상태를 도시한 것이다.FIG. 2A shows a state in which the pad oxide film 12, the first amorphous silicon film 13a, and the second amorphous silicon film 14a are sequentially formed on the silicon substrate 11.
패드 산화막(12)은 열산화공정으로 100Å 내지 200Å의 두께로 형성된다. 상기 제1 및 2 아몰포스 실리콘막(13a 및 14a)은 형성하고자 하는 버퍼드 폴리실리콘막이 된다. 상기 제1 아몰포스 실리콘막(13a)은 450℃ 내지 600℃의 온도에서 Si2H6개스 분위기로 상기 버퍼드 폴리실리콘막의 전체두께의 약 30% 내지 70% 정도의 두께로 형성되고, 상기 제2아몰포스 실리콘막(14a)은 상기 형성된 제1아몰포스 실리콘막(13a)을 진공 분위기 또는 대기중에 노출시킨후, 450℃ 내지 600℃의 온도에서 Si2H6개스 분위기로 상기 버퍼드 폴리실리콘막의 나머지 두께로 형성된다. 바람직하게는, 상기 버퍼드 폴리실리콘막의 두께가 300Å 내지 600Å인 경우, 상기 제1 및 2 아몰포스 실리콘막(13a 및 14a) 각각의 두께는 상기 버퍼드 폴리실리콘막의 전체 두께의 50%인 150Å 내지 300Å으로 형성한다.The pad oxide film 12 is formed to a thickness of 100 kPa to 200 kPa by a thermal oxidation process. The first and second amorphous silicon films 13a and 14a may be buffered polysilicon films to be formed. The first amorphous silicon film 13a is formed to a thickness of about 30% to 70% of the total thickness of the buffered polysilicon film in a Si 2 H 6 gas atmosphere at a temperature of 450 ℃ to 600 ℃, The 2 amorphous silicon film 14a exposes the formed first amorphous silicon film 13a in a vacuum atmosphere or air, and then buffers the polysilicon in a Si 2 H 6 gas atmosphere at a temperature of 450 ° C. to 600 ° C. To the remaining thickness of the film. Preferably, when the thickness of the buffered polysilicon film is 300 kPa to 600 kPa, the thickness of each of the first and second amorphous silicon films 13a and 14a is 50 kPa to 50% of the total thickness of the buffered polysilicon film. Form 300 Å.
상기한 공정과 같이 제1 및 2아몰포스 실리콘막(13a 및 14a)을 형성할 경우, 상기 제1아몰포스 실리콘막(13a)과 제2아몰포스 실리콘막(14a)이 접촉되는 계면에서 미세구조가 어긋나게 형성되며, 상기 제2아몰포스 실리콘막(14a)의 상부 표면의 거칠어짐이 개선된다.When the first and second amorphous silicon films 13a and 14a are formed in the same manner as described above, the microstructure is formed at the interface between the first amorphous silicon film 13a and the second amorphous silicon film 14a. Is formed to be offset, and roughness of the upper surface of the second amorphous silicon film 14a is improved.
제2b도는 상기 제1 및 2아몰포스 실리콘막(13a 및 14a)을 600℃ 내지 700℃의 온도로 열처리하여 그레인 사이즈가 큰 폴리실리콘이 되게 하여 제1 및 2 폴리실리콘막(13 및 14)으로 된 버퍼드 폴리실리콘막(100)을 형성하고, 이후 버퍼드 폴리실리콘막(100)상에 1500Å 내지 2000Å의 두께로 질화막(15)을 형성한 후, 소자분리 마스크를 이용하여 필드영역(B)의 질화막(15)을 제거하고, 계속해서 제1 및 2 폴리실리콘막(13 및 14)으로된 버퍼드 폴리실리콘막(100)의 노출된 부분을 어느정도 식각한 상태를 도시한 것이다.2b shows the first and second amorphous silicon films 13a and 14a at a temperature of 600 ° C. to 700 ° C. to form polysilicon having a large grain size and thus to the first and second polysilicon films 13 and 14. After forming the buffered polysilicon film 100, and then forming the nitride film 15 on the buffered polysilicon film 100 to a thickness of 1500 ~ 2000Å, the field region (B) using an element isolation mask The nitride film 15 is removed, and the exposed portion of the buffered polysilicon film 100 made of the first and second polysilicon films 13 and 14 is etched to some extent.
상기 열처리 공정을 실시하지 않고 상기 질화막(15) 형성을 위한 증착온도에 의해 상기 제1 및 2 아몰포스 실리콘막(13a 내지 14a)을 고상 결정성장시켜 상기 제1 및 2 폴리실리콘막(13 및 14)이 되게할 수 있다.The first and second polysilicon films 13 and 14 are grown by solid phase crystal growth of the first and second amorphous silicon films 13a to 14a by the deposition temperature for forming the nitride film 15 without performing the heat treatment process. ).
상기 열처리 또는 질화막 형성을 위한 증착온도에 의해 고상 성장된 결정의 크기는 1㎛ 내지 5㎛정도의 큰 결정이 된다. 이로 인하여, 제1 및 2 폴리실리콘막(13 및 14)이 접촉되는 계면에서 그레인 바운더리(grain boundary)가 어긋나게 형성되며, 제2 폴리실리콘막(14)의 상부 표면의 거칠어짐이 개선된다.The size of the crystal grown in solid state by the deposition temperature for forming the heat treatment or nitride film becomes a large crystal having a size of about 1 μm to about 5 μm. As a result, grain boundaries are shifted at the interface where the first and second polysilicon films 13 and 14 are in contact with each other, and the roughness of the upper surface of the second polysilicon film 14 is improved.
제2c도는 고온 산화공정을 실시하여 필드영역(B)에 필드 산화막(16)을 성장시킨 상태를 도시한 것이다.FIG. 2C shows a state in which the field oxide film 16 is grown in the field region B by performing a high temperature oxidation process.
제2d 내지 2f도는 질화막(15)과 버퍼드 폴리실리콘막(100)을 제거하는 공정단계를 전술한 제1d 내지 1f도와 비교하기 위해 액티브 영역(A)을 확대 도시한 것이다.2d to 2f are enlarged views of the active region A in order to compare the process steps of removing the nitride film 15 and the buffered polysilicon film 100 with the above-mentioned 1d to 1f degrees.
질화막(15)을 제거한 후에 버퍼드 폴리실리콘막(100)의 표면에 자연 산화막(17)이 생성된 상태를 제2d도에 도시하고 있다. 제2d도에 도시된 바와같이 제1 및 2 폴리실리콘막(13 및 14)이 접촉되는 계면에서 그레인 바운더리(grain boundary)가 어긋나게 형성되며, 제2 폴리실리콘막(14)의 상부 표면의 거칠어짐이 개선된다. 이러한 상태하에서 자연 산화막(17)을 제거하는 공정을 실시한 상태가 제2e도에 도시된다. 이후 버퍼드 폴리실리콘막(100)을 제거하는 공정을 실시한 상태가 제2f도에 도시된다.The state in which the natural oxide film 17 is formed on the surface of the buffered polysilicon film 100 after removing the nitride film 15 is shown in FIG. 2D. As shown in FIG. 2D, grain boundaries are formed to be displaced at the interface between the first and second polysilicon films 13 and 14, and the top surface of the second polysilicon film 14 is roughened. This is improved. The state which performed the process of removing the natural oxide film 17 under such a state is shown by FIG. 2E. A state in which the process of removing the buffered polysilicon film 100 is then performed is shown in FIG. 2F.
상술한 바와같이 본 발명에 의하면, 아몰포스 실리콘막을 2층으로 형성한 후 열처리공정에 의해 그레인 사이즈가 큰 2층의 폴리실리콘막으로 형성시켜 필드 산화막 형성시 이용되는 버퍼드 폴리실리콘막을 형성하므로써, 필드 산화막 성장후 버퍼드 폴리실리콘막 제거시 액티브 영역의 실리콘 기판의 손상을 방지할 수 있어 소자의 신뢰성을 향상시킬 수 있다.As described above, according to the present invention, by forming an amorphous silicon film in two layers and then forming a two-layer polysilicon film having a large grain size by a heat treatment process to form a buffered polysilicon film used for forming a field oxide film, When the buffered polysilicon film is removed after the growth of the field oxide film, damage to the silicon substrate in the active region can be prevented, thereby improving the reliability of the device.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940034570A KR0139890B1 (en) | 1994-12-16 | 1994-12-16 | Method for manufacturing field oxide film of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940034570A KR0139890B1 (en) | 1994-12-16 | 1994-12-16 | Method for manufacturing field oxide film of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR0139890B1 true KR0139890B1 (en) | 1999-04-15 |
Family
ID=19401796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940034570A KR0139890B1 (en) | 1994-12-16 | 1994-12-16 | Method for manufacturing field oxide film of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0139890B1 (en) |
-
1994
- 1994-12-16 KR KR1019940034570A patent/KR0139890B1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3273636B2 (en) | Integrated circuit and manufacturing method thereof | |
| JPS61131467A (en) | Separation of semiconductor element on silicon substrate | |
| US5700733A (en) | Semiconductor processing methods of forming field oxide regions on a semiconductor substrate | |
| US5926721A (en) | Isolation method for semiconductor device using selective epitaxial growth | |
| US6083808A (en) | Method for forming a trench isolation in a semiconductor device | |
| US5972777A (en) | Method of forming isolation by nitrogen implant to reduce bird's beak | |
| US5397732A (en) | PBLOCOS with sandwiched thin silicon nitride layer | |
| JPH06163532A (en) | Method for isolation of semiconductor element | |
| US5110756A (en) | Method of semiconductor integrated circuit manufacturing which includes processing for reducing defect density | |
| JP2589209B2 (en) | Method of forming element isolation region of semiconductor device | |
| JPH11505075A (en) | Method for forming ultra-thin gate oxide | |
| JPH1174265A (en) | Formation of insulation structure body and semiconductor structure | |
| KR0139890B1 (en) | Method for manufacturing field oxide film of semiconductor device | |
| JPH1070117A (en) | Method for forming field oxide film | |
| JPH09326391A (en) | Manufacture of element isolation oxide film | |
| US5726091A (en) | Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer | |
| US5966621A (en) | Semiconductor processing method of forming field isolation oxide relative to a semiconductor substrate | |
| KR0123734B1 (en) | Forming method of isolation region | |
| JP2558289B2 (en) | Method of forming altered layer | |
| JPH1154499A (en) | Fabrication of semiconductor device | |
| KR0176102B1 (en) | Method for forming locus isolation of semiconductor device | |
| JPH06163531A (en) | Formation of element isolation region in semiconductor | |
| JPH05190658A (en) | Manufacture of dielectric-isolation type wafer | |
| KR0144027B1 (en) | Method of forming field oxide layer | |
| KR100223758B1 (en) | Method of forming a device isolation film of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060220 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |