KR0139372B1 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- KR0139372B1 KR0139372B1 KR1019940037639A KR19940037639A KR0139372B1 KR 0139372 B1 KR0139372 B1 KR 0139372B1 KR 1019940037639 A KR1019940037639 A KR 1019940037639A KR 19940037639 A KR19940037639 A KR 19940037639A KR 0139372 B1 KR0139372 B1 KR 0139372B1
- Authority
- KR
- South Korea
- Prior art keywords
- slit
- induction electrode
- film
- electrostatic protection
- protection device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Abstract
본 발명은 스파크간극의 원리를 이용하여 정전기를 방전시키는 반도체장치의 정전기 보호소자에 관한 것으로, 실리콘기판 상의 필드산화막과, 상기 필드산화막 위에 놓인 방전전극고, 소정폭의 슬릿이 임의의 형상으로 형성되어 있는 유도전극과, 상기 방전전극과 유도전극 사이에 위치하고 상기 유도전극에 형성되어 있는 슬릿에 대응하여 소정영역이 언더컷되어 이루어진 중공부를 포함하는 절연막과, 상기 유도전극 위에 보호막이 구비된 것을 특지으로 하며, 상기 본 발명에 의하면 종래의 정전기 보호소자와는 달리 본딩패드에 하나의 정전기 보호소자 만을 사용하여 정전기 보호소자 형성에 따른 반도체장치의 점유면적을 최소화할 수 있으며, 내부회로소자의 전기적인 간섭에 무관하게 상시 사용할 수 있는 장점이 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrostatic protection device of a semiconductor device that discharges static electricity by using the principle of spark gap, wherein a field oxide film on a silicon substrate, a discharge electrode placed on the field oxide film, and a slit of a predetermined width are formed in an arbitrary shape. An insulating film including an induction electrode, a hollow portion disposed between the discharge electrode and the induction electrode and having a predetermined area undercut in correspondence with a slit formed in the induction electrode, and a protective film on the induction electrode. According to the present invention, unlike the conventional electrostatic protection device, by using only one electrostatic protection device on the bonding pad, it is possible to minimize the occupied area of the semiconductor device due to the formation of the electrostatic protection device, the electrical interference of the internal circuit device There is an advantage that can be used at any time regardless.
Description
제 1도는 종래의 정전기 보호회로의 일예,1 is an example of a conventional static electricity protection circuit,
제 2도는 종래의 정전기 보호회로의 다른예,2 is another example of the conventional static electricity protection circuit,
제 3도는 본 발명의 일예에 따른 정전기 보호소자의 평면도,3 is a plan view of an electrostatic protection device according to an embodiment of the present invention;
제 4도는 제 3도의 A-A'선을 따른 정전기 보호소자의 단면구성도,4 is a cross-sectional configuration of the electrostatic protection device along the line AA ′ of FIG. 3,
제 5a 도 내지 제 5d 도는 본 발명의 일 실시예에 따른 정전기 보호소자의 제조공전순서 단면도이다.5A through 5D are cross-sectional views illustrating a manufacturing process of the electrostatic protection device according to the exemplary embodiment of the present invention.
본 발명은 반도체장치의 정전기 보호소자에 관한 것으로, 보다 상세하게는 스파크간극의 원리를 이용하여 정전기를 방전시키는 정전기 보호소자에 관한 것이다.The present invention relates to an electrostatic protection device of a semiconductor device, and more particularly to an electrostatic protection device for discharging static electricity using the principle of spark gap.
일반적으로 정전기에 의해 발생되는 전류량은 매우 크며, 이로인한 과전류는 순간적으로 실리콘의 접합부위에 치명적인 손상을 가하여 반도체 장치를 파괴하는 요인이 되고 있다. 이러한 정전기롤 부터 반도체장치의 내부회로를 정전기로 부터 보호하기 위한 종래의 정전기 보호회로의 일 실시예인 제 1도에서와 같이 2개의 다이오드(D11, D12)와 저항기(R11)의 쌍이 본딩패드(11)에 접속되어 이루어지는 것이 일반적인 경우이며, 또, 제 2도에 나타낸 바와 같이 두꺼운 산화막을 이용한 트랜지스터(thick-oxide transistor ; TQ1)와 저항기(R21)를 본딩패드(21)에 연결하여 이루어진 종래의 또다른 정전기 보호회로는 기생 커패시턴스 값이 작으므로, CDM(Charge Device Mode)과 같이 작은 상승시간이 요구되는 장치에서 정전기 보호소자로서 유용하게 이용되기도 한다.In general, the amount of current generated by static electricity is very large, and the overcurrent caused by this causes instantaneous damage to the junction of the silicon, which causes the semiconductor device to be destroyed. A pair of two diodes D11 and D12 and a resistor R11 is bonded to the pad 11 as shown in FIG. 1, which is an embodiment of the conventional static electricity protection circuit for protecting the internal circuit of the semiconductor device from the static electricity roll. Is connected to a bonding pad 21 by connecting a thick-oxide transistor (TQ1) and a resistor (R21) to the bonding pad 21 as shown in FIG. Since other electrostatic protection circuits have a small parasitic capacitance value, they may be useful as an electrostatic protection device in devices requiring a small rise time such as a charge device mode (CDM).
그러나, 제 1도의 정전기 보호뢰로는 기생 커패시턴스가 크기 때문에 CDM과 같이 작은 상승시간이 요구되는 장치에서는 정전기 입력이 효과적으로 보호될 수 없을 쁜만아니라, 내부 집적회로의 동작속도에도 악영향을 미치게 되며, 제 2도의 정전기 보호회로는 트랜지스터(TQ1)가 높은 문턱전압(VTH; 15V 이상)을 가지게 되므로, 정전기 펄스에 의해 내부회로가 손상을 받을 위험성이 크며, 정전기 펄스에 대해서 내성이 우수한 정전기 보호회로를 구현하기 어려운 문제가 있다.However, due to the large parasitic capacitance of the electrostatic protection of FIG. The electrostatic protection circuit of 2 degrees has a high threshold voltage (V TH ; 15V or more) of the transistor TQ1, so there is a high risk of damage to the internal circuit by the electrostatic pulse, and an electrostatic protection circuit having excellent resistance to the electrostatic pulse is provided. There is a problem that is difficult to implement.
또, 본댕패드에 접속된 전정기 보호회로에는 실리콘기판에 고농도 및 저농도의 불순물영역을 형성하여 이루어진 p+/n-또는 n+/p-와 같은 접합 다이오드가 이용되며, 이와 같은 다이오드를 반도체장치 상에 구현하기 위해서는 방전면적을 크게하기 위하여 큰 설계면적이 요구되나, 최근에는 반도체장치의 고밀도, 다기능화로 인하여 반도체장치에 다수개의 본딩패드를 형성시킬 필요가 있고, 이를 위해서 본딩패드 간의 설계치법이 점차 축소되는 추세에 있으므로, 상기한 바의 다이오드를 구비하여 이루어지는 정전기 보호회로를 고집적 반도체장치에 구현하는 데에는 큰 제약이 따르며, 반도체장치에 입력된 정전기로 인한 과전류가 본딩패드를 통해서 실리콘으로 흐를때 본딩패드와 실리콘과의 접합계면에서 줄 열(joule heating)이 발생되게 되며, 이때 순간적인 발열에 의해서 본딩패드의 형성물질, 예컨대 알루미늄이 실리콘 내로 용착되어 금속필라멘트를 형성하게 되는데, 이 금속필라멘트는 다른 금속배선 또는 전극과의 전기적인 단락을 유발시키는 문제가 있다.In addition, a pruning diode such as p + / n - or n + / p - formed by forming an impurity region having a high concentration and a low concentration on a silicon substrate is used for the electrostatic protection circuit connected to the bond pad. In order to realize a large discharge area, a large design area is required. However, in recent years, due to the high density and multifunctionality of semiconductor devices, it is necessary to form a plurality of bonding pads in the semiconductor device. Since there is a tendency to be reduced, the implementation of the electrostatic protection circuit comprising a diode as described above in a highly integrated semiconductor device is a big constraint, when the overcurrent due to static electricity input to the semiconductor device flows into the silicon through the bonding pad Joule heating is generated at the interface between the pad and the silicon, When forming materials, such as aluminum of bonding pad by instantaneous heat generation is welded into the silicon there is formed a metal filament, the metal filament has a problem that causes an electrical short circuit between the other metal wires or electrodes.
본 발명은 상기한 종래기술의 문제점을 해결하기 위한 것으로, 반도체장치의 점유면적을 최소화하며, 내부회로소자의 전기적인 간섭에 무관하게 사용할 수 있는 정전기 보호소자를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and has an object to provide an electrostatic protection device that can be used irrespective of electrical interference of internal circuit elements while minimizing the occupied area of a semiconductor device.
또, 본 발명의 다른 목적은 상기한 바의 정전기 보호소자의 제조방법을 제공하는데 있다.Another object of the present invention is to provide a method of manufacturing the electrostatic protection device as described above.
상기한 목적을 달성하기 위한 본 발명에 따른 정전기 보호소자의 특징은, 실리콘기판 상의 필드산화막과, 상기 필드산화막 위에 놓인 방전전극과, 소정폭의 슬릿이 임의의 형상으로 형성되어 있는 유도전극과, 상기 방전전그과 유도전극 사이에 위치하고 상기 유도전극에 형성되어 있는 슬릿에 대응하여 소정영역인 언더컷(under-cut)되어 이루어진 중공부를 포함하는 절연막과, 상기 유도전극 위에 놓여있는 보호막으로 구성된 점에 있다.The electrostatic protection device according to the present invention for achieving the above object is a field oxide film on a silicon substrate, a discharge electrode placed on the field oxide film, an induction electrode in which a slit of a predetermined width is formed in an arbitrary shape; An insulating film including a hollow portion disposed between the discharge electrode and the induction electrode and formed under-cut in a predetermined area corresponding to a slit formed in the induction electrode, and a protective film lying on the induction electrode. .
상기 다른 목적을 달성하기 위한 본 발명에 따른 정전기 보호소자 제조방법의 특징은, 실리콘기판 상에 필드산화막을 형성하는 단계, 상기 필드산화막 위에 방전전극을 형성하는 단계, 상기 방전전극 위에 절연막을 형성시키는 단계, 상기 절연막 위에 유도전극을 형성하는 단계, 상기 유도전극에 소정폭의 슬릿을 임의의 형상으로 형성시키는 단계, 상기 슬릿을 통해 절연막의 소정부위를 언더컷시키는 단계, 및 상기 결과물 전면에 보호막을 형성하는 단계를 구비하여 이루어진 점에 있다.Features of the method for manufacturing an electrostatic protection device according to the present invention for achieving the other object, forming a field oxide film on a silicon substrate, forming a discharge electrode on the field oxide film, forming an insulating film on the discharge electrode Forming an induction electrode on the insulating film, forming a slit of a predetermined width in the induction electrode in an arbitrary shape, undercutting a predetermined portion of the insulating film through the slit, and forming a protective film on the entire surface of the resultant It is in the point made with the steps.
이하, 첨부도면을 참조하여 본 발명의 정전기 보호소자 및 그 제조방법을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the electrostatic protection device and its manufacturing method of the present invention.
제 3도는 본 발명의 일실시예에 따른 정전기 보호소자의 평면구조이고, 제 4도는 제 3도에 나타낸 A-A'선에 따른 본 발명의 정전기 보호소자의 수직단면구조 및 내부결선 상태를 나타낸 도면이다.3 is a planar structure of an electrostatic protection device according to an embodiment of the present invention, and FIG. 4 shows a vertical cross-sectional structure and an internal connection state of the electrostatic protection device of the present invention according to line A-A 'shown in FIG. Drawing.
본 발명에 따른 정전기 보호소자의 특징은, 실리콘기판(41)의 소정영역에 필드산화막(42)이 형성되어 있고, 상기 필드산화막(42) 위에는 방전전극(43)이 금속(알루미늄, 구리) 또는 폴리실리콘을 사용하여 형성되어서 금속 배선을 통해 반도체장치에 집적된 회로내의 접지단과 연결되며, 알루미늄 또는 구리를 이용하여 소정폭의 슬릿이 임의의 형상으로 유도전극(45)이 형성되어서 반도체장치의 본딩패드에 금속배선에 접속되어 있으며, 상기 방전전극(43)과 유도전극(4%) 사이에 절연막(44)이 개재되어서 상기 유도전극(45)에 형성되어 있는 슬릿(제 3도의 31)에 대응하여 소정영역이 언더컷되어 이루어진 중공부(46)를 포함하고 있으며, 정전기 보호소자를 외부환경으로 부터 보호하기 위한 보호막(47)이 상기 유도전극(45) 위에 놓여서 구성되어 있다.The electrostatic protection device according to the present invention is characterized in that the field oxide film 42 is formed in a predetermined region of the silicon substrate 41, and the discharge electrode 43 is formed of metal (aluminum, copper) or on the field oxide film 42. It is formed using polysilicon and is connected to the ground terminal in the circuit integrated in the semiconductor device through the metal wiring, and the induction electrode 45 is formed in any shape with a slit of a predetermined width using aluminum or copper to bond the semiconductor device. The pad is connected to the metal wiring, and the insulating film 44 is interposed between the discharge electrode 43 and the induction electrode (4%) to correspond to the slit (31 in FIG. 3) formed in the induction electrode 45. And a hollow portion 46 formed by undercutting a predetermined area, and a protective film 47 for protecting an electrostatic protection device from an external environment is disposed on the induction electrode 45.
상기 구성에 있어서, 절연막(44)은 통상 PSG(phosphosilicate glass)를 사용하나, 열산화에 의한 산화막을 사용가능하며, 두께는 10000Å 이상을 유지하는 것이 좋다. 또, 상기 유도전극(45)의 슬릿(31)을 통한 절연막(44)의 언더컷 길이는 최대 1㎛를 초과하지 않게 조절하는 것이 바람직하며, 상기 슬릿의 형상은 스파크간극을 유지하는 한 어떠한 형태로도 설계가능하며, 상기 슬릿의 폭은 상부의 보호막이 형성될 때, 중공부(46) 내부가 채워지지 않게 충분히 고려하여 결정되어야 한다. 또한, 상기 보호막(47)은 PSG와 질화막(Si3N4)이 혼용된 혼합막으로 구성된다.In the above configuration, the insulating film 44 generally uses PSG (phosphosilicate glass), but an oxide film by thermal oxidation can be used, and the thickness is preferably maintained at 10000 GPa or more. In addition, the undercut length of the insulating film 44 through the slit 31 of the induction electrode 45 is preferably adjusted not to exceed a maximum of 1㎛, the shape of the slit in any form as long as to maintain the spark gap It is also possible to design the width of the slit should be determined with sufficient consideration so that the inside of the hollow portion 46 is not filled when the upper protective film is formed. In addition, the protective film 47 is composed of a mixed film in which PSG and nitride film (Si 3 N 4 ) are mixed.
이와 같이 구성된 정전기 보호소자에 의하면, 상기 유도전극에 소정의 폭과 임의의 형상으로 형성된 슬릿과, 상기 슬릿에 대응하여 절연막(44)의 소정부위가 언더컷되어 형성된 중공부(46)를 스파크간극으로 하여 유도전극(45)에 유도된 정전기는 순간적인 스파크에 의해 방전전극(43)을 통해서 방전되도록 되어 있다.According to the electrostatic protection device configured as described above, a slit formed in a predetermined width and an arbitrary shape in the induction electrode, and a hollow portion 46 formed by undercutting a predetermined portion of the insulating film 44 corresponding to the slit as a spark gap. Thus, the static electricity induced in the induction electrode 45 is discharged through the discharge electrode 43 by the instant spark.
상기한 구성의 본 발명에 따른 정전기 보호소자의 제조방법을 제 5a도 내지 제 5d도의 제조공전순서도를 참조하여 살펴보기로 한다.The manufacturing method of the electrostatic protection device according to the present invention having the above-described configuration will be described with reference to the manufacturing process flow chart of FIGS. 5A to 5D.
먼저, 제 5a도를 보면, 실리콘기판(51) 상의 소정영역에 필드산화막(52)을 형성한 다음, 상기 필드산화막(52) 위에 금속(알루미늄 또는 구리) 또는 폴리실리콘을 소정의 두께로 증착하여 방전전극(53)를 형성하고, 계속해서 상기 방전전극(53) 위에 적어도 1000Å 이상의 두께로 PSG, 또는 산화막을 적측하여 절연막(54)을 형성시킨다. 한편, 상기 절연막을 형성하는데 있어서 상기 열거한 재질이외에도 반도체제조공정에서 사용가능한 모든 절연물질이 사용될 수 있다.First, referring to FIG. 5A, a field oxide film 52 is formed in a predetermined region on a silicon substrate 51, and then metal (aluminum or copper) or polysilicon is deposited on the field oxide film 52 to a predetermined thickness. The discharge electrode 53 is formed, and then the insulating film 54 is formed by depositing PSG or an oxide film on the discharge electrode 53 to a thickness of at least 1000 GPa or more. Meanwhile, in forming the insulating film, all insulating materials usable in the semiconductor manufacturing process may be used in addition to the materials listed above.
이어서, 제 5b도를 참조하여 보면, 상기 절연막(54) 위에 알루미늄 또는 구리를 적층하여 유도전극(55)을 형성한 다음, 감광막(도시되지 않음)을 도포하고 사진공정을 통해 슬릿 형성영역의 상기 감광막을 패터닝한 후, 상기 감광막패턴을 식각마스크로 이용하여 이방성식각시켜 상기 유도전극(55)에 슬릿(56)을 형성시키며, 이때, 상기 슬릿(56)의 형상은 스파크간극의 원리가 유지되는 한 어떠한 형태로도(원형, 또는 사각형, 등)설계 및 제조가 가능하며, 상기 슬릿(56)의 폭은 후속의 보호막이 형성될 때, 절연막에 형성된 중공부의 내부가 채워지지 않도록 충분히 고려하여 결정되어야 한다. 또한, 상기한 바의 방전전극(53)이나 유도전극(55)을 형성하는데 있어서, 상기에 열거한 재질이외에도 반도체제조공정에서 사용가능한 모든 도전물질이 사용될 수 있다.Subsequently, referring to FIG. 5B, an induction electrode 55 is formed by stacking aluminum or copper on the insulating film 54, and then applying a photoresist film (not shown) and applying the photo process to the slit forming region. After the photoresist is patterned, the photoresist pattern is anisotropically etched using an etch mask to form a slit 56 in the induction electrode 55, wherein the shape of the slit 56 maintains the principle of the spark gap. Any shape (round or square, etc.) can be designed and manufactured, and the width of the slit 56 is determined by sufficiently considering that the inside of the hollow part formed in the insulating film is not filled when a subsequent protective film is formed. Should be. In addition, in forming the discharge electrode 53 or the induction electrode 55 as described above, all conductive materials usable in the semiconductor manufacturing process may be used in addition to the materials listed above.
계속해서, 제 5c도를 살펴보면, 상기 감광막패턴(도시되지 않음)을 식각마스크로 습십식각하게 되면 상기 유도전극(5%)의 슬릿(56)을 통해서 하부막인 절연막(54)의 소정부위가 언더컷되어 스파크간극으로 이용되는 중공부(57)가 형성되어 진다. 여기서, 상기 유도전극(55)의 슬릿(56)을 통한 절연막(54)가 형성되어 진다. 여기서, 상기 유도전극(55)의 슬릿(56)을 통한 절연막(54)의 언더컷 길이는 최대 1㎛를 초과하지 않게 조절되는 것이 바람직하다.Subsequently, referring to FIG. 5C, when the photoresist pattern (not shown) is wet-etched with an etch mask, a predetermined portion of the insulating layer 54 which is a lower layer is formed through the slit 56 of the induction electrode (5%). The hollow part 57 which is undercut and used as a spark gap is formed. Here, the insulating film 54 through the slit 56 of the induction electrode 55 is formed. Here, it is preferable that the undercut length of the insulating film 54 through the slit 56 of the induction electrode 55 is adjusted not to exceed a maximum of 1 μm.
마지막으로, 제 5d도를 보면, 상기 결과물 상부에 PSG와 질화막을 혼합 증착하여 정전기 보호소자를 보호하기 위한 보호막(58)을 형성시킨다.Finally, in FIG. 5d, the protective film 58 for protecting the electrostatic protection device is formed by mixing and depositing the PSG and the nitride film on the resultant.
이상과 같은 본 발명에 의하면, 종래의 정전기 보호소자와는 달리(종래에는 공급전원과 접지단에 두개의 정전기 보호소자를 이용하여 양방향으로 구성됨), 본딩패드에 하나의 정전기 보호소자 만을 사용하여 정전기 보호소자 형성에 따른 반도체장치의 점유면적을 최소화할 수 있으며, 내부회로소자의 전기적인 간섭에 무관하게 상시 사용할 수 있는 장점이 있다.According to the present invention as described above, unlike the conventional electrostatic protection device (conventionally configured in both directions using two electrostatic protection devices in the power supply and the ground terminal), by using only one electrostatic protection device for the bonding pad electrostatic The area occupied by the semiconductor device according to the protection element can be minimized, and there is an advantage that it can be used all the time regardless of the electrical interference of the internal circuit elements.
Claims (18)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940037639A KR0139372B1 (en) | 1994-12-28 | 1994-12-28 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940037639A KR0139372B1 (en) | 1994-12-28 | 1994-12-28 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026735A KR960026735A (en) | 1996-07-22 |
| KR0139372B1 true KR0139372B1 (en) | 1998-06-01 |
Family
ID=19404074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940037639A KR0139372B1 (en) | 1994-12-28 | 1994-12-28 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0139372B1 (en) |
-
1994
- 1994-12-28 KR KR1019940037639A patent/KR0139372B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026735A (en) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5597758A (en) | Method for forming an electrostatic discharge protection device | |
| KR20000070442A (en) | Semiconductor water fabrication of die-bottom contacts for electronic devices | |
| EP0361439A2 (en) | Trimming resistor element for microelectronic circuit | |
| JP2007520074A (en) | Integrated circuit chip with electrostatic discharge protection device | |
| EP0011443B1 (en) | Semiconductor integrated circuit device | |
| JPS6271275A (en) | Semiconductor integrated circuit | |
| US5559362A (en) | Semiconductor device having double metal connection layers connected to each other and to the substrate in the scribe line area | |
| JPH08167694A (en) | Protection circuit for semiconductor device | |
| KR0139372B1 (en) | Semiconductor device | |
| US11769705B2 (en) | Chip component and method of manufacturing the same | |
| US4646122A (en) | Semiconductor device with floating remote gate turn-off means | |
| JPH08181219A (en) | Semiconductor integrated circuit device | |
| EP0198468B1 (en) | Protective device for integrated circuit | |
| EP1190450A2 (en) | Electrostatic discharge protection of integrated circuits | |
| JP2537161B2 (en) | MOS semiconductor device | |
| JPH01295440A (en) | Semiconductor device | |
| JP4149643B2 (en) | Manufacturing method of semiconductor device | |
| JPH06139915A (en) | Protective device for overvoltage and overcurrent | |
| JPH0629471A (en) | Semiconductor device | |
| EP0203231A1 (en) | Transient absorption semiconductor device comprising at least one zenerdiode | |
| JPH06350032A (en) | Wiring structure of semiconductor device | |
| JPH039627B2 (en) | ||
| JPS58202573A (en) | Semiconductor integrated circuit device | |
| JPS61179576A (en) | Semiconductor integrated circuit device | |
| JPS5968946A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090303 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |