KR0138715B1 - Ring oscillator - Google Patents
Ring oscillatorInfo
- Publication number
- KR0138715B1 KR0138715B1 KR1019940021189A KR19940021189A KR0138715B1 KR 0138715 B1 KR0138715 B1 KR 0138715B1 KR 1019940021189 A KR1019940021189 A KR 1019940021189A KR 19940021189 A KR19940021189 A KR 19940021189A KR 0138715 B1 KR0138715 B1 KR 0138715B1
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- supply voltage
- ring oscillator
- voltage source
- voltage
- Prior art date
Links
Landscapes
- Dram (AREA)
Abstract
본 발명은 메모리 소자의 링 발진기(ring oscillator)에 관한 것으로, 제1전원전압원(Vcc)의 변동에 따라 그 값이 결정되는 감지신호를 사용하여 상기 발진기에 공급되는 제2전원전압(Vss)을 일정한 전위차로 조절함으로써, 상기 제1전원전압(Vcc)에 따라 변하는 상기 발진기의 주기가 낮은 전원전압에서는 빨라지고, 높은 전원전압에서는 늦어지도록 하는 링 발진기에 관한 것이다.The present invention relates to a ring oscillator of a memory device, wherein the second power supply voltage Vss is supplied to the oscillator using a detection signal whose value is determined according to a change in the first power supply voltage source Vcc. The present invention relates to a ring oscillator in which the period of the oscillator that changes according to the first power supply voltage Vcc is accelerated at a low power supply voltage and slowed at a high power supply voltage by adjusting to a constant potential difference.
Description
제1도는 종래의 링 발진기의 한 예를 도시한 회로도.1 is a circuit diagram showing an example of a conventional ring oscillator.
제2도는 전원전압의 변화에 따른 제1도의 출력의 크기와 주기의 변화를 도시한 그래프도.FIG. 2 is a graph showing changes in magnitude and period of the output of FIG. 1 according to a change in power supply voltage. FIG.
제3도는 본 발명의 실시예에 따른 링 발진기를 도시한 회로도.3 is a circuit diagram illustrating a ring oscillator according to an embodiment of the present invention.
제4도는 전원전압의 변화에 따른 제3도의 출력 크기의 변화를 도시한 그래프도.4 is a graph showing a change in output size of FIG. 3 according to a change in power supply voltage.
제5도는 본 발명에 사용된 기준전위를 발생하기 위한 회로도.5 is a circuit diagram for generating a reference potential used in the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
11:링 발진기12:구동전압 제어수단11: ring oscillator 12: driving voltage control means
본 발명은 메모리 소자의 링 발진기(ring oscillator)에 관한 것으로, 특히 제1전원전압원(Vcc)의 변동에 따라 그 값이 결정되는 감지신호를 사용하여 링 발진기에 공급되는 제2전원전압원(Vss)을 일정한 전위차로 조절함으로써, 제1전원전압원(Vcc)에 따라 변하는 링 발진기의 주기가 낮은 전원전압에서는 빨라지고, 높은 전원전압에서는 늦어지도록 하는 링 발진기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ring oscillator of a memory device, and in particular, a second power supply voltage source (Vss) supplied to a ring oscillator using a detection signal whose value is determined according to a change in the first power supply voltage source (Vcc). By adjusting the voltage to a constant potential difference, the cycle of the ring oscillator that changes according to the first power source voltage source (Vcc) becomes faster at low power supply voltage and slower at high power supply voltage.
제1(a)도에 도시된 바와 같이, 통상의 링 발진기(11)는 홀수 개의 반전 게이트(INV1~INVi)로 구성된다.As shown in FIG. 1 (a), the conventional ring oscillator 11 is composed of an odd number of inverting gates INV1 to INVi.
이러한 구성의 종래 링 발진기(11)는 반전 게이트(INV1~INVi)를 이용하여 신호를 지연시킨 다음, 이를 반전 게이트(INVi+1)를 통해 출력하는 동시에 다시 초기 입력단인 반전 게이트(INV1)의 입력노드로 노드(N1)의 신호를 피드백(feedback)시켜 이전의 신호와 로직상태가 다른 신호를 다시 노드(N1)의 신호를 출력하는 동작을 반복함으로써, 출력단(OSC)에 일정한 주기를 갖는 펄스 신호를 출력하게 된다.The conventional ring oscillator 11 having such a configuration delays a signal by using the inverting gates INV1 to INVi, and then outputs it through the inverting gate INVi + 1 and again inputs the inverting gate INV1 which is an initial input terminal. By feeding back the signal of the node N1 to the node and repeating the operation of outputting the signal of the node N1 again with a signal having a different logic state from the previous signal, a pulse signal having a constant period at the output terminal OSC. Will print
상기의 과정으로 생성된 펄스 신호(OSC)의 주기(T)와 크기는 반전 게이트(INV1 내지 INVi)의 크기와 전원전압(Vcc)의 크기에 따라 변화되며, 비록 반전 게이트의 크기가 일정하더라도 제1전원전압원(Vcc)의 크기가 변화하면 반전 게이트의 동작 속도가 변화하기 때문에 출력되는 펄스 신호(OSC)의 주기(T)는 심하게 변화되고 그 크기 또한 일정하지 않게 된다.The period T and the magnitude of the pulse signal OSC generated by the above process are changed depending on the magnitude of the inversion gates INV1 to INVi and the magnitude of the power supply voltage Vcc, even though the magnitude of the inversion gate is constant. Since the operating speed of the inverting gate changes when the size of the one power source voltage Vcc changes, the period T of the output pulse signal OSC is severely changed and its size is also not constant.
제1(b)도는 상기 제1(a)도의 링 발전기(11)의 등가회로를 나타낸 것으로, 상기 제1a도의 반전게이트가 CMOS트랜지스터로 이루어져 있다.FIG. 1 (b) shows an equivalent circuit of the ring generator 11 of FIG. 1 (a), in which the inverted gate of FIG. 1a consists of a CMOS transistor.
그 동작을 살펴보면, 노드(N1)의 전압이 로우라 하면 PMOS트랜지스터(MP1)의 채널폭이 커져서 전압이 증가하고, 상기 NMOS트랜지스터(MN1)의 채널폭이 작아져서 전압이 증가하여 상기 노드(N2)의 전압이 하이로 반전된다. 상기 노드(N2)의 전압이 하이이므로 PMOS트랜지스터(MP2)의 채널폭이 작아져서 전압이 감소하고, NMOS트랜지스터(MN2)의 채널폭이 커져서 전압이 감소하여 노드(N3)의 전압이 다시 로우로 반전된다.In operation, when the voltage of the node N1 is low, the channel width of the PMOS transistor MP1 is increased to increase the voltage, and the channel width of the NMOS transistor MN1 is reduced to increase the voltage, thereby increasing the voltage. ) Is reversed to high. Since the voltage of the node N2 is high, the channel width of the PMOS transistor MP2 is reduced to decrease the voltage, and the channel width of the NMOS transistor MN2 is increased to decrease the voltage so that the voltage of the node N3 is brought low again. Is reversed.
상기 CMOS로 이루어진 반전게이트가 홀수개이므로 노드(N4)의 전압은 하이가 되어 다시 노드(N1)로 출력하는 동작을 반복함으로써, 출력단에 일정한 주기를 갖는 펄스신호를 출력하게 된다.Since the inversion gate made of CMOS is an odd number, the voltage of the node N4 becomes high, and the operation of outputting it to the node N1 is repeated, thereby outputting a pulse signal having a predetermined period to the output terminal.
제2(a)도는 상기 제1도의 동작 파형도로서, 제1전원전압원(Vcc)의 크기가 변함에 따라 링 발진기의 출력(OSC)의크기가 제1전원전압원(Vcc)의 크기에 비례해서 변화하는 것을 도시한 것이다.FIG. 2 (a) is an operation waveform diagram of FIG. 1, wherein the size of the output OSC of the ring oscillator is proportional to the size of the first power voltage source Vcc as the size of the first power source voltage Vcc changes. It is shown to change.
제2(b)도에서는 상기 제1도의 링 발진기(11)의 출력(OSC)의 주기(T)가 제1전원전압원(Vcc)의 크기에 반비례해서 변화하는 것을 도시한 것이다.FIG. 2 (b) shows that the period T of the output OSC of the ring oscillator 11 of FIG. 1 changes in inverse proportion to the size of the first power source voltage source Vcc.
상기 링 발진기(11)는 제1전원전압원(Vcc)이 감소하게 되면 트랜지스터의 전류구동력이 떨어지기 때문에 상기 링 발진기(11)의 주기가 늦어지게 되고 펌핑회로 자체도 전류 구동력이 떨어져 충분한 펌핑효과를 얻을 수 없게 된다.Since the ring oscillator 11 reduces the current driving power of the transistor when the first power source voltage Vcc is reduced, the cycle of the ring oscillator 11 is delayed, and the pumping circuit itself has a sufficient pumping effect due to the low current driving force. You won't get it.
반대로 제1전원전압(Vcc)이 증가하게 되면 상기 링 발진기(11)의 주기가 빨라지고 펌핑회로 자체의 전류 구동력도 크게 되어 펌핑효과가 너무 커져서 노이즈 문제 등이 발생하게 된다.On the contrary, when the first power supply voltage Vcc is increased, the cycle of the ring oscillator 11 is increased, and the current driving force of the pumping circuit itself is also increased, so that the pumping effect is too large, resulting in noise problems.
따라서 본 발명에서는 전원전압(Vcc)의 크기에 비례하는 주기를 갖는 링 발진기를 구동시킴으로써, 종래 기술에서와 같은 문제가 발생하지 않도록 하는데에 그 목적이 있다.Therefore, in the present invention, by driving a ring oscillator having a period proportional to the magnitude of the power supply voltage (Vcc), the object is to prevent the problem as in the prior art.
상기한 목적을 달성하기 우해 본 발명의 바람직한 실시예에 따르면, 제1전원전압원에 공통접속되고 서로 순환루프를 이루도록 접속된 홀수개의 CMOS인버터들로 이루어진 링 발진기에 있어서, 상기 제1전원전압원의 변동을 감지한 제1감지신호에 의해 상기 제1전원전압원에 반비례하는 제2전원전압원의 전류를 상기 CMOS인버터들로 공급하는 구동전압 제어수단을 포함한 링 발진기가 제공된다.According to a preferred embodiment of the present invention for achieving the above object, in the ring oscillator consisting of an odd number of CMOS inverters commonly connected to a first power source voltage and connected to form a circulating loop, the variation of the first power source voltage source A ring oscillator including driving voltage control means for supplying the current of the second power supply voltage source in inverse proportion to the first power supply voltage source to the CMOS inverters by detecting the first detection signal.
제3도는 본 발명의 실시예에 따른 링 발진기를 도시한 회로도로서, 제1도의 구성과 차이점이라면 제1전원전압원(Vcc)의 변동에 감지한 제1감지신호(V2)에 의해 상기 제2전원전압원(Vcc)에 반비례하는 제2전원전압원(Vss)의 전류를 CMOS인버터들로 공급하는 구동전압 제어수단(12)이 추가로 구비된다는 것이다.FIG. 3 is a circuit diagram illustrating a ring oscillator according to an exemplary embodiment of the present invention. If the configuration of FIG. 3 is different from the configuration of FIG. 1, the second power source may be detected by the first detection signal V2 detected by a change in the first power source voltage source Vcc. The driving voltage control means 12 for supplying the current of the second power supply voltage source Vss inversely proportional to the voltage source Vcc to the CMOS inverters is further provided.
여기서, 상기 구동전압 제어수단(12)은 기준전위(V1)와 노드(N5) 사이에 접속되어 제1감지신호(V2)에 의해 게이트-소오스전압(VGS)이 제어되는 PMOS트랜지스터(Q1)와, 상기 노드(N5)와 제2전원전압원(Vss) 사이에 접속되어 하나의 고정저항 역할을 하는 NMOS트랜지스터(Q2)와, 상기 노드(N6)에 걸리는 전압에 의해 제어되고 링 발진기(21)의 제2전원전압원(Vss)을 조절하는 NMOS트랜지스터(Q3)로 구성된다.Here, the driving voltage control means 12 is connected between the reference potential V1 and the node N5 so that the gate-source voltage V GS is controlled by the first sensing signal V2. And an NMOS transistor Q2 connected between the node N5 and the second power supply voltage source Vss to serve as a fixed resistance, and controlled by a voltage applied to the node N6 and a ring oscillator 21. NMOS transistor Q3 for regulating the second power supply voltage source Vss.
그 동작을 살펴보면, 상기 기준전위(V1) 및 제1감지신호(V2)는 제1전원전압원(Vcc)을 분압하는 전압 분압기(제5도 참조)에 의해 출력되는 신호로서, 상기 제1감지신호(V2)가 증가하면 상기 PMOS트랜지스터(Q1)의 채널폭이 작아져서 상기 PMOS트랜지스터(Q1)에 흐르는 전류가 감소하게 되어 상기 노드(N5) 및 노드(N6)의 전압이 낮아지고, 상기 NMOS트랜지스터(Q3)의 게이트에 걸리는 전압이 감소하여 채널폭이 작아짐으로써 상기 링 발진기(21)에 흐르는 전류와 동일한 전류인 상기 NMOS트랜지스터(Q3)에 흐르는 전류가 감소하여 상기 링 발진기(21)의 주기가 커지게 된다.Referring to the operation, the reference potential V1 and the first sense signal V2 are signals output by a voltage divider (see FIG. 5) for dividing a first power source voltage source Vcc, and the first sense signal. When V2 increases, the channel width of the PMOS transistor Q1 is decreased, so that the current flowing through the PMOS transistor Q1 is decreased, so that the voltages of the nodes N5 and N6 are lowered, and the NMOS transistor is decreased. As the voltage across the gate of Q3 decreases to decrease the channel width, the current flowing through the NMOS transistor Q3, which is the same as the current flowing through the ring oscillator 21, decreases, so that the period of the ring oscillator 21 is decreased. It becomes bigger.
그리고, 상기 제1감지신호(V2)가 감소하면 상기 PMOS트랜지스터(Q1)의 채널폭이 커져서 상기 노드(N5) 및 노드(N6)의 전압이 증가하고, 상기 NMOS트랜지스터(Q3)의 게이트에 걸리는 전압이 증가하여 채널폭이 커짐으로써 상기 링 발진기(21)에 흐르는 전류와 동일한 전류인 NMOS트랜지스터(Q3)에 흐르는 전류가 증가하여 상기 링 발진기(21)의 주기가 작아지게 된다.When the first sensing signal V2 decreases, the channel width of the PMOS transistor Q1 increases, so that the voltage of the node N5 and the node N6 increases, and the gate of the NMOS transistor Q3 is applied. As the voltage increases to increase the channel width, the current flowing through the NMOS transistor Q3, which is the same as the current flowing through the ring oscillator 21, increases, thereby decreasing the period of the ring oscillator 21.
제4도는 전원전압의 변화에 따른 제3도의 출력의 크기를 도시한 그래프도로서, 메모리의 동작범위내에서 기준전위(V1)의 기울기가 제1감지신호(V2)의 전위의 기울기보다 작고 절대값은 크게 함으로써, 상기 제3도의 PMOS트랜지스터(Q1)의 게이트-소오스전압(VGS)이 전원전압에 반비례하게 되고, 이에 따라 PMOS트랜지스터(Q1)에 공급되는 전류(i1) 또한 반비례하게 된다.4 is a graph showing the magnitude of the output of FIG. 3 according to the change in the power supply voltage. The slope of the reference potential V1 is smaller than the slope of the potential of the first detection signal V2 within the operating range of the memory. By increasing the value, the gate-source voltage V GS of the PMOS transistor Q1 of FIG. 3 becomes inversely proportional to the power supply voltage, and thus the current i 1 supplied to the PMOS transistor Q1 is also inversely proportional. .
제5a도는 본 발명에 사용된 기준전위(V1)를 발생시키기 위한 전압 분압기로서, 제1전원전압원(Vcc)과 제2전원전압원(Vss) 사이에 상호 직렬로 접속되고 상호간의 접속노드(N8)로 기준전위(V1)를 출력하게 되는 복수의 저항(R1,R2)으로 구성된다.5A is a voltage divider for generating the reference potential V1 used in the present invention, which is connected in series between a first power source voltage source Vcc and a second power source voltage source Vss, and is connected to each other. It consists of a plurality of resistors (R1, R2) to output the reference potential (V1).
동 도면에 따른 전압 분압기의 경우, 저항(R1) 및 저항(R2)의 비를 조절함으로써{(R2/R1+R2)Vcc} 전위(V1)의 전원전압에 대한 기울기를 조절할 수 있다.In the case of the voltage divider according to the same figure, it is possible to adjust the slope of the potential V1 with respect to the power supply voltage by adjusting the ratio of the resistor R1 and the resistor R2 {(R2 / R1 + R2) Vcc}.
제5b도는 본 발명에 사용된 제1감지신호(V2)를 발생시키기 위한 전압 분압기로서, 제1전원전압원(Vcc)과 제2전원전압원(Vss) 사이에 상호 직렬로 접속된 다수의 다이오드 접속된 NMOS트랜지스터(M1~Mn) 및 저항(R3)으로 구성되고, 상기 NMOS트랜지스터(Mn)과 저항(R3) 사이의 노드(N9)가 상기 제1감지신호(V2)를 출력하는 출력단이 된다.5b is a voltage divider for generating the first sense signal V2 used in the present invention, wherein a plurality of diodes connected in series between a first power source voltage source Vcc and a second power source voltage source Vss are connected. The node N9 between the NMOS transistor Mn and the resistor R3 is an output terminal for outputting the first sensing signal V2. The NMOS transistors M1 to Mn and the resistor R3 are configured.
동 도면에 따른 전압 분압기의 경우, 저항(R3)을 충분히 크게 하여 큰 기울기를 얻을 수 있다(V2=Vcc-nVTN).In the case of the voltage divider according to the drawing, a large slope can be obtained by sufficiently increasing the resistance R3 (V2 = Vcc-nV TN ).
이상에서 설명한 본 발명의 링 발진기를 사용하게 되면, 전원전압에 따라 변화하는 링 발진기의 주기를 낮은 전원전압일 경우에는 빨라지게 하고, 높은 전원전압일 경우에는 늦어지도록 조절함으로써 효율적인 펌핑(pumping)을 할 수 있다.When the ring oscillator of the present invention described above is used, an efficient pumping is performed by adjusting the cycle of the ring oscillator that changes according to the power supply voltage to be low when the power supply voltage is low and to be slow when the power supply voltage is high. can do.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940021189A KR0138715B1 (en) | 1994-08-26 | 1994-08-26 | Ring oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940021189A KR0138715B1 (en) | 1994-08-26 | 1994-08-26 | Ring oscillator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR0138715B1 true KR0138715B1 (en) | 1998-06-01 |
Family
ID=19391221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940021189A KR0138715B1 (en) | 1994-08-26 | 1994-08-26 | Ring oscillator |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0138715B1 (en) |
-
1994
- 1994-08-26 KR KR1019940021189A patent/KR0138715B1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5345195A (en) | Low power Vcc and temperature independent oscillator | |
| KR100383769B1 (en) | Pumping voltage regulation circuit | |
| US5175451A (en) | Biasing circuit for sense amplifier | |
| KR100735752B1 (en) | Swing limiter | |
| KR100273210B1 (en) | Substrate voltage generating circuit detecting data input/output | |
| KR19990066047A (en) | Overdriving Control Circuit | |
| JP2885177B2 (en) | Power supply monitor circuit | |
| JPH06204823A (en) | Compensation circuit and method for compensating delay | |
| KR100484257B1 (en) | Differential amplification type input buffer in semiconductor device | |
| US5994937A (en) | Temperature and power supply adjusted address transition detector | |
| KR0138715B1 (en) | Ring oscillator | |
| JP3561716B1 (en) | Constant voltage circuit | |
| KR100847765B1 (en) | Delay circuit | |
| KR100965082B1 (en) | Regulation circuit | |
| KR100279077B1 (en) | Vpp generator of semiconductor device | |
| US20050128019A1 (en) | Refresh oscillator | |
| KR0171952B1 (en) | Internal voltage level compensation circuit | |
| KR950012703A (en) | Data input buffer of semiconductor memory device | |
| KR100295066B1 (en) | Data output device for semiconductor memory device | |
| KR20060059283A (en) | Oscillator of semiconductor device | |
| KR0168774B1 (en) | Equalizing pulse generator | |
| KR100472728B1 (en) | Address transition detection circuit of semiconductor device | |
| KR950003391B1 (en) | High voltage generating circuit with ring oscillator and high voltage sensing circuit | |
| KR0167236B1 (en) | Power source voltage level sensing circuit | |
| KR0177398B1 (en) | Delay circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |