KR0135925Y1 - Circuit for generating control signal of sled motor for optical disk player - Google Patents
Circuit for generating control signal of sled motor for optical disk player Download PDFInfo
- Publication number
- KR0135925Y1 KR0135925Y1 KR2019960005090U KR19960005090U KR0135925Y1 KR 0135925 Y1 KR0135925 Y1 KR 0135925Y1 KR 2019960005090 U KR2019960005090 U KR 2019960005090U KR 19960005090 U KR19960005090 U KR 19960005090U KR 0135925 Y1 KR0135925 Y1 KR 0135925Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- phase difference
- generating
- circuit
- generation circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
Landscapes
- Rotational Drive Of Disk (AREA)
Abstract
광자기 디스크 플레이어의 슬레드 모터 제어신호 발생회로에 관한 것으로, 특히 광자기 디스크의 슬레드 모터(Sled Motor)를 고속으로 제어하기 위한 n채배FG(Frequency Generator)신호를 발생하는 회로에 관한 것이다. 상기의 회로는, 슬레드 모터의 회전속도에 대응하여 위상이 서로 상이한 제1, 제2, 제3 및 제4위상차신호 0°, 90°, 180°, 270°들을 발생하는 홀센서와, 상기 제1위상차신호 및 제3위상차신호간의 위상비교신호와 상기 제2위상차신호 및 제4위상차신호간의 위상비교신호를 배타적 논리합하여 2채배된 FG신호를 발생하는 제1채배신호 발생회로와, 상기 제1채배신호 발생회로으로부터 출력되는 2채배된 FG신호와 π/4의 위상차를 갖는 또다른 2채배된 FG신호를 발생하는 제2채배신호 발생회로와, 상기 제1 및 제2채배신호 발생회로으로 부터 각각 출력되는 2채배된 FG신호들의 위상차를 검출하여 4채배된 FG신호를 발생하는 회로를 포함하여 구성된다.The present invention relates to a circuit for generating a sled motor control signal of a magneto-optical disk player, and more particularly to a circuit for generating an n-fold FG (Frequency Generator) signal for controlling a sled motor of a magneto-optical disk at high speed. The circuit may include a Hall sensor for generating first, second, third and fourth phase difference signals 0 °, 90 °, 180 °, and 270 ° different in phase from each other in response to a rotational speed of the sled motor; A first multiplication signal generation circuit for generating a doubled FG signal by performing an exclusive logical sum of a phase comparison signal between a first phase difference signal and a third phase difference signal and a phase comparison signal between the second phase difference signal and the fourth phase difference signal; A second doubling signal generating circuit for generating another doubling FG signal having a phase difference of π / 4 and a doubled FG signal output from the one doubling signal generating circuit, and the first and second doubling signal generating circuits And detecting a phase difference between the two-folded FG signals outputted from each other to generate four-folded FG signals.
Description
제1도는 종래의 광자기 디스크 플레이어의 슬레드 모터 제어신호 발생회로를 나타내는 도면.1 is a diagram showing a sled motor control signal generation circuit of a conventional magneto-optical disc player.
제2도는 제1도에 도시된 회로의 동작을 설명하기 위한 동작 타이밍도.2 is an operation timing diagram for explaining the operation of the circuit shown in FIG.
제3도는 본 고안에 따른 광자기 디스크 플레이어의 슬레드 모터 제어신호 발생회로를 도시한 도면.3 is a view showing a sled motor control signal generation circuit of a magneto-optical disk player according to the present invention.
제4도는 제2도에 도시된 회로의 동작을 설명하기 위한 동작 타이밍도.4 is an operation timing diagram for explaining the operation of the circuit shown in FIG.
본 고안은 광자기 디스크 플레이어의 슬레드 모터 제어신호 발생회로에 관한것으로, 특히 광자기 디스크의 슬레드 모터(Sled Motor)를 고속으로 제어하기 위한 n채배 FG(Frequency Generator)신호를 발생하는 회로에 관한 것이다.The present invention relates to a sled motor control signal generating circuit of a magneto-optical disk player, and more particularly, to a circuit for generating an n-fold FG (Frequency Generator) signal for controlling the sled motor of a magneto-optical disk at high speed. It is about.
광자기 디스크에 기록된 정보를 신속하게 읽어내기 위해서는 광픽업 유니트를 이송시키는 슬레드 모터를 정확하고 빠르게 제어하여야 한다. 즉, 슬레드 모터를 구동하는 드라이버를 신속, 정확히 제어하여야 한다. 최근 광자기 디스크 플레이어의 급속한 발달로 4배속 및 8배속의 기기들이 출시되고 있으며, 이들의 억세스 속도에 대응하여 슬레드 모터를 고속으로 제어할 것이 요구된다.In order to read the information recorded on the magneto-optical disk quickly, the sled motor for transporting the optical pickup unit must be accurately and quickly controlled. That is, the driver driving the sled motor must be controlled quickly and accurately. Recently, due to the rapid development of the magneto-optical disc player, devices of 4x and 8x speeds have been released, and it is required to control the sled motor at high speed in response to their access speed.
상기와 같이 슬레드 모터를 고속으로 제어하기 위해서는 슬레드 모터 드라이버를 정확하고 빠른 속도로 제어하여야 한다. 상기와 같이 슬레드 모터 드라인버를 신속 정확하게 제어하기 위해서는 슬레드 모터의 회전를 감지하는 홀센서(Hall sensor)로부터 출력되는 위상차신호를 이용하여 FG신호를 발생 시켜야 한다. 상기 FG신호는 1개의 FG신호당(1펄스당) 픽업 유니트가 얼마의 트랙(track)을 이동 하였는가를 알기위한 지표로서 이용된다. 따라서, 트랙 이동의 탐색 속도와 해상도를 높이려면 상기 FG신호를 채배가 필수적으로 요구되어 진다. 즉, 상기 홀센서로부터 출력되는 위상차신호에 대응되어 발생된 FG신호를 이용하여 기록 정보를 고속으로 탐색하기 위해서는 상기 FG신호를 채배하여 슬레드 모터드라이버를 고속으로 제어하여야 한다.As described above, in order to control the sled motor at a high speed, the sled motor driver must be controlled at an accurate and high speed. In order to quickly and accurately control the sled motor drawer as described above, the FG signal should be generated by using a phase difference signal output from a Hall sensor for detecting rotation of the sled motor. The FG signal is used as an index for knowing how much track the pickup unit has moved per one FG signal (per pulse). Therefore, in order to increase the search speed and resolution of the track movement, the FG signal is essentially required. That is, in order to search the recording information at high speed by using the FG signal generated in response to the phase difference signal output from the hall sensor, the sled motor driver must be controlled at high speed by taking out the FG signal.
제1도는 종래의 광자기 디스크 플레이어의 슬레드 모터 제어신호 발생회로를 나타내는 도면이다. 이의 구성은, 슬레드 모터(도시하지 않았음)의 회전를 감지하여 이에 대응하는 제1, 제2, 제3 및 제4위상차신호를 발생하는 홀센서 12와, 상기 홀센서 12로부터 출력되는 제1 및 제3위상차신호의 위상차를 비교하여 펄스형태의 재1비교신호를 출력하는 제1비교기 14와, 상기 홀센서 12로부터 출력되는 제2 및 제4위상차신호의 위상차를 비교하여 펄스형태의 제2비교신호를 출력하는 제2비교기 16와, 상기 제1 및 제2비교기 14, 16들로부터 각각 출력되는 제1 및 제2비교신호를 배타적 논리합하여 2채배된 FG신호를 발생하는 제1배타적 논리합게이트(이하 XOR1이라 칭함) 18와, 상기 XOR 18로부터 출력되는 2채배된 FG신호를 소정지연하여 출력하는 지연회로 20 및 상기 XOR 18의 출력과 상기 지연된 신호를 배타적 논리합하여 4채배된 FG신호를 발생하는 제2배타적 논리합 게이트(이하 XOR2라함) 22으로 구성되어 있다. 상기에서 제1위상차신호는 0°의 위상을 갖는 신호이며, 제2위상차신호는 90°의 위상을 갖는 신호이고, 제3위상차신호는 180°의 위상을 갖는 신호이다. 그리고, 제4위상차신호는 270°의 위상을 갖는 신호이다.1 is a diagram showing a sled motor control signal generation circuit of a conventional magneto-optical disc player. The configuration includes a Hall sensor 12 that detects rotation of a sled motor (not shown) and generates first, second, third, and fourth phase difference signals corresponding thereto, and a first output from the Hall sensor 12. And comparing the phase difference between the third phase difference signal and outputting a first comparative signal in the form of a pulse, and comparing the phase difference between the second and fourth phase difference signals output from the hall sensor 12, and comparing the phase difference between the third phase difference signal and the second phase in the form of a pulse. A first exclusive logical sum gate for generating a doubled FG signal by exclusively ORing the second comparator 16 outputting the comparison signal and the first and second comparison signals output from the first and second comparators 14 and 16, respectively. (Hereinafter referred to as XOR1) 18, a delay circuit 20 for delaying and outputting the doubled FG signal outputted from the XOR 18 and the output of the XOR 18 and the delayed signal are exclusively ORed to generate a quadrupled FG signal. Second exclusive OR Bit (hereinafter referred to Abraham XOR2) is composed of 22. The first phase difference signal is a signal having a phase of 0 °, the second phase difference signal is a signal having a phase of 90 °, and the third phase difference signal is a signal having a phase of 180 °. The fourth phase difference signal is a signal having a phase of 270 degrees.
제2도는 제1도에 도시된 회로의 동작을 설명하기 위한 동작 타이밍도이다.FIG. 2 is an operation timing diagram for explaining the operation of the circuit shown in FIG.
상기 제2도에 도시된 동작 타이밍도를 참조하여 제1도의 구성에 따른 FG신호의 채배 동작을 설명한다.Referring to the operation timing diagram shown in FIG. 2, the sampling operation of the FG signal according to the configuration of FIG.
솔래드 모터(도시하지 않았음)의 회전에 의해 홀센서 12로부터 제2도 a, b, c, d와 같은 제1, 제2, 제3, 제4위상차신호 0°, 90°, 180°, 270°들이 각각 출력된다. 이때, 상기 제1위상차신호 0 및 제3위상차신호 180°는 제1비교기 14의 입력단자들로 공급되며, 제2위상차신호 90°및 제4위상차신호 270°는 제2비교기 16의 입력단자로 공급된다.The first, second, third, and fourth phase difference signals 0 °, 90 °, and 180 ° as shown in FIGS. 2, a, b, c, and d from the Hall sensor 12 due to the rotation of the solar motor (not shown). , 270 ° are output respectively. At this time, the first phase difference signal 0 and the third phase difference signal 180 ° are supplied to the input terminals of the first comparator 14, and the second phase difference signal 90 ° and the fourth phase difference signal 270 ° are the input terminals of the second comparator 16. Supplied.
상기 제1비교기 14는 상기 제1위상차신호 0°와 제3위상차신호 180°의 레벨을 비교하여 제2도 e와 같은 제1비교신호를 발생한다. 그리고, 제2비교기 16는 상기 제2위상차신호 90°와 제4위상차신호 270°의 레벨을 비교하여 제2도 f와같은 제2비교신호를 발생한다. 이때, 상기 제1비교신호와 제2비교신호들 각각은 XOR1의 두 입력단자로 입력되어 배타적으로 부논리합되어 제2도 g와 같이 2채배된 FG신호로서 출력된다.The first comparator 14 compares the level of the first phase difference signal 0 ° and the third phase difference signal 180 ° to generate a first comparison signal as shown in FIG. In addition, the second comparator 16 compares the level of the second phase difference signal 90 ° and the fourth phase difference signal 270 ° to generate a second comparison signal as shown in FIG. In this case, each of the first comparison signal and the second comparison signal is input to two input terminals of XOR1 and is exclusively negatively logic and output as a doubled FG signal as shown in FIG.
상기와 같이 2채배된 FG신호는 저항과 캐패시터로 구성된 지연회로 20에 공급됨과 동시에 XOR2 22의 일측 입력단자로 공급된다. 상기 지연회로 20은 제2도 G와 같은 2배채 FG신호를 제2도 h와 같이 소정 지연하여 XOR2 22의 또다른 입력단자로 공급한다. 따라서, XOR2 22는 제2도 g와 같은 2채배된 FG신호와 제2도 h와 같이 지연된 2배채 FG신호의 위상차를 배타적 논리합에 의해 검출하여 두신호의 레벨이 상호 배타적일때 제2도 i와 같이 4채배된 FG신호를 발생한다.The doubled FG signal as described above is supplied to a delay circuit 20 composed of a resistor and a capacitor and simultaneously supplied to one input terminal of the XOR2 22. The delay circuit 20 supplies a double FG signal as shown in FIG. 2G to another input terminal of XOR2 22 with a predetermined delay as shown in FIG. Accordingly, XOR2 22 detects the phase difference between the doubled FG signal as shown in FIG. 2 g and the delayed double FG signal as shown in FIG. 2 h by an exclusive OR, and when the levels of the two signals are mutually exclusive, It generates 4 times FG signal.
상기 제2도 i와 같이 발생된 4채배된 FG신호는 광자기 디스크 플레이어의 동작을 재어하는 마이컴 혹은 마이크로 프로세서(도시하지 않았음)으로 제공되어 트랙의 이송을 제어하는 신호로서 이용된다.The quadruple FG signal generated as shown in FIG. 2 is provided to a microcomputer or microprocessor (not shown) that controls the operation of the magneto-optical disc player and used as a signal for controlling the transport of the track.
그러나, 상기 제1도와 같은 종래의 FG신호 채배회로는 두개의 비교기와 하나의 배타적 논리합 게이트에 의해 2채배된 FG신호를 발생하고, 저항과 캐패시터등의 소자로 이루어진 지연기의 출력폭 상기 2채배된 FG신호의 위상차를 검출하여 4채배된 신호를 발생함으로써 다음과 같은 문제점이 발생하였다. 첫째로, 2채배된 FG신호의 애지(Edge)부분만을 검출하여 4채배된 FG신호를 발생하므로써 에지를 검출하는 마이크로 프로세서를 갖지 않는 광자기 디스크 플레이어가 아닌 경우에는 별도의 인터페이스가 필요로 하게되는 문제가 있었다. 두번째로, 저항 및 캐패시터에 의한 지연회로를 이용하므로서 슬레드 모터의 회전수에 따라 FG신호의 에러가 발생할 확율이 매우 높은 문제점을 가지게된다. 예를 들면, 지연회로내의 RC시정수가 고정된 상태에서 스레드 모터의 회전속도가 심하게 변동되면, 그 주파수에서 홀센서로부터 출력되는 위상차신호의 파형 일그러짐이 발생하여 FG신호에 에러를 발생시키게 된다. 또한, 저항과 캐패시터 등을 포함하는 지연회로를 집적화가 용이하지 않은 문제가 있었다.However, the conventional FG signal shunt circuit as shown in FIG. 1 generates a doubled FG signal by two comparators and one exclusive OR gate, and the output width of the delay unit composed of elements such as resistors and capacitors. The following problems occurred by detecting the phase difference between the FG signals and generating the quadrupled signals. Firstly, if the magneto-optical disc player does not have a microprocessor that detects edges by detecting only the edge portion of the doubled FG signal and generates the four doubled FG signal, a separate interface is required. There was a problem. Secondly, there is a very high probability that an error of the FG signal occurs depending on the number of revolutions of the sled motor by using a delay circuit by a resistor and a capacitor. For example, if the rotation speed of the threaded motor is severely changed while the RC time constant in the delay circuit is fixed, waveform distortion of the phase difference signal output from the hall sensor occurs at that frequency, causing an error in the FG signal. In addition, there is a problem in that it is not easy to integrate a delay circuit including a resistor, a capacitor, and the like.
따라서, 본 고안의 목적은 슬레드 모터의 회전속도를 감지하는 홀센서로부터의 위상차신호들을 이용하여 n채배된 FG신호를 안정적으로 발생하는 광자기 디스크 플레이어의 슬레드 모터 제어신호 발생회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a sled motor control signal generation circuit of a magneto-optical disk player that stably generates n-folded FG signals using phase difference signals from a Hall sensor for detecting the rotational speed of the sled motor. have.
본 고안의 다른 목적은 슬래드 모터의 회전속도를 감지하는 홀센서로부터의 위상차신호들을 이용하여 50:50의 듀티를 갖는 n채배 FG신호를 발생하는 슬레드모터 제어신호을 발생함에 있다.Another object of the present invention is to generate a sled motor control signal for generating an n-fold FG signal having a 50:50 duty by using phase difference signals from a Hall sensor for detecting a rotational speed of a slad motor.
상기한 목적들을 달성하기 위한 본 고안은 슬레드 모터의 회전속도에 대응하여 위상이 서로 상이한 제1, 제2, 제3 및 제4위상차신호 0°, 90°, 150°,270°등을 발생하는 홀센서를 가지는 광자기 디스크 플레이어의 슬레드 모터 제어신호 발생회로에 있어서, 상기 제1위상차신호 및 제3위상차신호간의 위상비교신호와 상기 제2위상차신호 및 제4위상차신호간의 위상비교신호를 배타적 논리합하여 2채배된 FG신호를 발생하는 제1채배신호 발생회로와, 상기 제1채배신호 발생회로으로부터 출력되는 2채배된 FG신호와 π/4의 위상차를 갖는 또다른 2채배된 FG신호를 발생하는 제2채배신호 발생회로와, 상기 제1 및 제2채배신호 발생회로으로부터 각각 출력되는 2채배된 FG신호들의 위상차를 검출하여 4채배된 FG신호를 발생하는 회로를 포함하여 구성됨을 특징으로 한다.The present invention for achieving the above objects generates the first, second, third and fourth phase difference signals 0 °, 90 °, 150 °, 270 ° and the like which are different in phase from the rotational speed of the sled motor. A sled motor control signal generation circuit of a magneto-optical disc player having a Hall sensor, the phase comparison signal between the first phase difference signal and the third phase difference signal and the phase comparison signal between the second phase difference signal and the fourth phase difference signal. A first multiplication signal generating circuit for generating a double multiplied FG signal by an exclusive logical sum, and another double multiplication FG signal having a phase difference of π / 4 with a double multiplied FG signal output from the first multiplication signal generating circuit. And a circuit for generating a quadruple FG signal by detecting a phase difference between the second quadrature signal generating circuit and a second quadrature FG signal output from the first and second multiplication signal generating circuits, respectively. do .
이하 본 고안에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 본 고안의 실시예에 관한 도면에서 전술한 도면상의 구성요소와 실질적으로 동일한 구성과 기능을 가진 것들에는 그것들과 동일한 참조부호를 사용할것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the drawings of the embodiments of the present invention, those having substantially the same configuration and function as those of the above-described components will use the same reference numerals.
제3도는 본 고안에 따른 광자기 디스크 플레이어의 슬레드 모터 제어신호 발생회로를 도시한 도면이다. 이의 구성은, 홀센서로부터 출력되는 제1, 제2, 위상차신호 0°, 90°을 비교하여 재3비교신호를 출력하는 제3비교기 24와, 제1, 제4, 위상차신호 0°, 270°를 비교하여 제4비교신호를 출력하는 제4비교기 28와, 상기 제3, 제4비교신호간의 위상차를 검출하여 제2의 2채배된 FG신호를 발생하는 XOR3으로 구성된 제2채배신호 발생회로가 전술한 제1도의 XOR1 18의 출력노드와 XOR2의 또다른 입력단자의 사이에 더 부가되어 구성된다. 이때, 상기 XOR2의 일측 입력단자는 XOR1 18의 출력단자에 접속되며, 또다른 입력단자는 XOR3의 출력단자에 접속되어 있다.3 is a diagram illustrating a sled motor control signal generation circuit of the magneto-optical disk player according to the present invention. Its configuration includes a third comparator 24 which compares the first, second and phase difference signals 0 ° and 90 ° output from the hall sensor and outputs a third comparison signal, and the first, fourth and phase difference signals 0 ° and 270. A second comparator signal generation circuit comprising a fourth comparator 28 for comparing the degrees and outputting a fourth comparator signal and XOR 3 for detecting a phase difference between the third and fourth comparator signals to generate a second doubled FG signal; Is further added between the output node of XOR1 18 in FIG. 1 and another input terminal of XOR2. At this time, one input terminal of the XOR2 is connected to the output terminal of the XOR1 18, another input terminal is connected to the output terminal of the XOR3.
상기 제2도와 같이 구성된 회로의 구성은 설명의 편이를 도모하고저 4채배된 FG신호를 발생하는 관계를 도시한 것임을 밝힌다.The configuration of the circuit configured as shown in FIG. 2 shows a relationship for facilitating explanation and generating a low four-fold FG signal.
제4도는 제2도에 도시된 회로의 동작을 설명하기 위한 동작 타이밍도이다. 제4도의 도면중, 0°, 180°, 90°, 270°로 표기된 파형들은 제1도에서 설명된 홀센서 12로부터 출력되는 위상차신호들이며, A 내지 G로 표시된 타이밍들은 제3도의 각부의 동작 파형도들이다.4 is an operation timing diagram for explaining the operation of the circuit shown in FIG. In the figure of FIG. 4, waveforms denoted by 0 °, 180 °, 90 °, and 270 ° are phase difference signals output from the Hall sensor 12 described in FIG. 1, and timings indicated by A to G are operations of the respective parts of FIG. Waveform diagrams.
이하 본 고안에 따라 제3도와 같이 구성된 실시예의 동작을 상세히 설명한다.Hereinafter, the operation of the embodiment configured as shown in FIG. 3 according to the present invention will be described in detail.
지금, 슬레드 모터(도시하지 않았음)이 회전되어 홀센서로부터 제4도에 도시되어진 제1, 제2, 제3 및 제4위상차신호 0°, 90°, 180°, 270°들이 발생되면, 제1, 제2비교기 14, 16 및 XOR1 18으로 구성된 제1채배신호 발생회로는 제4도 E와 같이 2채배된 FG신호를 발생한다. 이와 같은 동작에 의해 발생된 2채배 FG신호 E는 XOR2의 일측 입력단자로 공급된다.Now, when the sled motor (not shown) is rotated to generate the first, second, third and fourth phase difference signals 0 °, 90 °, 180 °, and 270 ° shown in FIG. 4 from the Hall sensor. , The first and second comparators 14, 16, and XOR1 18 generate a doubled FG signal as shown in FIG. The 2-fold FG signal E generated by this operation is supplied to one input terminal of XOR2.
한편, 제3, 제4비교기 24, 26과 XOR3 28으로 구성된 제2채배신호 발생회로는 상기 제4도 E와 같은 2채배 FG신호의 주기에 π/4위상차를 갖는 또다른 2채배 FG신호를 발생하여 XOR2 22의 또다른 입력단자로 공급한다. 상기와 같이 동작되는 제2채배신호 발생회로의 동작은 다음과 같다.On the other hand, the second multiplex signal generation circuit composed of the third and fourth comparators 24, 26 and XOR3 28 generates another two-fold FG signal having a π / 4 phase difference in the period of the two-fold FG signal as shown in FIG. And supply it to another input terminal of XOR2 22. The operation of the second cultivation signal generating circuit operated as described above is as follows.
제4도와 같은 위상차신호들중 제1위상차신호 0°와 제2위상차신호 90°가 제3비교기 24로 입력되면, 상기 제3비교기 24는 입력되는 두 위상차신호의 위상을 비교하여 제4도 C와 같은 제3비교신호를 발생한다. 그리고, 제4비교기 26은 제1위상차신호 0°와 제2위상차신호 270°를 비교하여 제4도 D와 같은 제4비교신호를 발생한다. 이때, 상기 제4도 C와 D와 같은 제3, 제4비교신호들은 XOR3 28의 두입력단자로 입력되어져 위상비교된다.When the first phase difference signal 0 ° and the second phase difference signal 90 ° are input to the third comparator 24 among the phase difference signals as shown in FIG. 4, the third comparator 24 compares the phases of the two phase difference signals, and FIG. A third comparison signal such as In addition, the fourth comparator 26 compares the first phase difference signal 0 ° with the second phase difference signal 270 ° to generate a fourth comparison signal as shown in FIG. 4D. At this time, the third and fourth comparison signals such as the fourth and fourth comparison signals C and D are input to the two input terminals of XOR3 28 and compared with each other.
따라서, 상기 XOR3 28은 상기 제3, 제4비교신호들을 배타적 논리합의 동작에 의해 상기 두신호간의 위상차에 의한 제2의 2채배된 FG신호를 제4도 F와 같이 발생하게 된다. 이때, 상기 XOR3 28으로부터 발생된 제2의 2채배 FG신호는 전술한 제1의 2채배 FG신호의 위상보다 약 π/4위상차를 갖게된다.Accordingly, the XOR3 28 generates the second doubled FG signal by the phase difference between the two signals by the exclusive OR of the third and fourth comparison signals as shown in FIG. At this time, the second two-fold FG signal generated from the XOR3 28 has a phase difference of about π / 4 than the phase of the first two-fold FG signal.
상기 XOR1 18으로부터 제4도 E와 같이 출력되는 제1의 2채배 FG신호와 XOR3 28로부터 출력되는 재2의 2채배 FG신호를 두 입력단자로 입력하는 XOR2는 상기 두신호를 배타적 논리합하여 두신호간의 위상차를 검출한다. 상기와 같이 검출된 XOR2 22의 출력은 4채배된 FG신호이며, 듀티비는 50:50을 갖는다. 상기와 같이 발생된 4채배 FG신호는 슬레드 모터의 회전속도를 제어하는 마이크로 프로세서로 제공된다. 이때, 상기 4채배 FG신호의 듀티비는 50:50을 가지므로서 에지 혹은 레벨검출하는 마이크로 프로세서에 공용할 수 있게된다.XOR2 inputting the first two-fold FG signal outputted from XOR1 18 as shown in FIG. 4E and the two-fold FG signal outputted from XOR3 28 with two input terminals is an exclusive OR of the two signals. Detects the phase difference between them. The output of XOR2 22 detected as described above is a 4-fold FG signal, and the duty ratio has 50:50. The four-fold FG signal generated as described above is provided to a microprocessor that controls the rotation speed of the sled motor. At this time, since the duty ratio of the 4-fold FG signal is 50:50, it can be shared by the microprocessor for edge or level detection.
본 발명의 실시예에서는 설명의 편이를 위해 4채배된 FG신호의 발생관계에 대하여 설명하였으나, n(여기서, n은 2보다 큰 정수)채배된 FG를 발생하는 경우, 홀센서로부터 출력되는 다수의 위상 신호를 적절히 조합하여 발생시킬 수 있음에 유의 바란다.In the embodiment of the present invention, for the sake of simplicity, the generation relationship of the four-folded FG signal has been described. However, when n (where n is an integer greater than 2) is generated, the multiplexed FG signals are output from the hall sensor. Note that the phase signal can be generated by combining appropriately.
상술한 바와 같이 본 고안은 광자기 디스크 플레이어에서 슬레드 모터 제어를 위한 홀센서로부터의 N상의 위상차신호에 따라 n채배된 신호를 발생하므로서 4배속, 8배속의 디스크 플레이어에 사용될 수 있고, RC지연회로등을 최종의 출력단에 접속하면 8채배 FG신호를 용이하게 발생할 수 있다.As described above, the present invention can be used for 4x and 8x disk players by generating n times the signal according to the phase difference signal of N phase from the Hall sensor for controlling the sled motor in the magneto-optical disk player. When a circuit or the like is connected to the final output terminal, an eight-fold FG signal can be easily generated.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019960005090U KR0135925Y1 (en) | 1996-03-18 | 1996-03-18 | Circuit for generating control signal of sled motor for optical disk player |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019960005090U KR0135925Y1 (en) | 1996-03-18 | 1996-03-18 | Circuit for generating control signal of sled motor for optical disk player |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970055899U KR970055899U (en) | 1997-10-13 |
KR0135925Y1 true KR0135925Y1 (en) | 1999-04-15 |
Family
ID=19452078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019960005090U KR0135925Y1 (en) | 1996-03-18 | 1996-03-18 | Circuit for generating control signal of sled motor for optical disk player |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0135925Y1 (en) |
-
1996
- 1996-03-18 KR KR2019960005090U patent/KR0135925Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970055899U (en) | 1997-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4769613A (en) | Digitalized amplitude detection circuit for analog input signal | |
KR0135925Y1 (en) | Circuit for generating control signal of sled motor for optical disk player | |
CA1107354A (en) | Frequency-voltage converter | |
US4418304A (en) | Circuit for controlling rotation of motor | |
US5396109A (en) | Bit clock regenerating circuit and data regenerating method | |
JP2678115B2 (en) | Timer circuit | |
JP2667216B2 (en) | Drive circuit for brushless motor | |
KR920008698A (en) | Capstan Servo | |
JPH0731869B2 (en) | Disk rotation drive | |
US4357566A (en) | Transducer system with velocity signal generation | |
US4543620A (en) | Code generating apparatus | |
KR0185917B1 (en) | Capstan motor speed control device | |
JP3302864B2 (en) | Motor rotation speed detection circuit | |
JP2908097B2 (en) | Floppy disk device | |
JPS62252563A (en) | Magnetic recording and reproducing device | |
KR0113780Y1 (en) | Spindle motor control circuit | |
KR0177991B1 (en) | A commutating triggering circuit of sensorless bldc motor | |
KR0154386B1 (en) | Control signal generating device of a spindle motor in optical disk player | |
JP3293322B2 (en) | Ultrasonic motor drive | |
JP2940406B2 (en) | Phase comparison circuit and PLL circuit | |
JPH0145848B2 (en) | ||
KR0164773B1 (en) | The circuit for stabilizing feed field on track movement | |
KR200142713Y1 (en) | Off-set automatic controlling apparatus of optical disk tracking servo system | |
JPH0315287A (en) | Servo circuit | |
KR970012565A (en) | Servo Loop Gain Control Circuit of Optical Disc Player |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20051028 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |