KR0135836B1 - 적응형 데이타 슬라이서 - Google Patents

적응형 데이타 슬라이서

Info

Publication number
KR0135836B1
KR0135836B1 KR1019940024012A KR19940024012A KR0135836B1 KR 0135836 B1 KR0135836 B1 KR 0135836B1 KR 1019940024012 A KR1019940024012 A KR 1019940024012A KR 19940024012 A KR19940024012 A KR 19940024012A KR 0135836 B1 KR0135836 B1 KR 0135836B1
Authority
KR
South Korea
Prior art keywords
output signal
clipping
value
comparing
signal
Prior art date
Application number
KR1019940024012A
Other languages
English (en)
Other versions
KR960011668A (ko
Inventor
이성원
김제원
오영화
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940024012A priority Critical patent/KR0135836B1/ko
Publication of KR960011668A publication Critical patent/KR960011668A/ko
Application granted granted Critical
Publication of KR0135836B1 publication Critical patent/KR0135836B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/025Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/065Binary decisions

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Analogue/Digital Conversion (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

본 발명은 적응형 데이타 슬라이서를 공개한다. 그 회로는 입력되는 신호를 클램핑하기 위한 클램핑 수단, 상기 클램핑 수단의 출력신호를 디지탈 신호로 변환하기 위한 아날로그/디지탈 변환수단, 상기 아날로그/디지탈 변환수단의 출력신호의 상부와 하부를 제1, 제2레벨로 클리핑하기 위한 클리핑 수단, 상기 클리핑 수단의 출력신호와 제1, 2, 3 기준신호들과 비교하여 제1, 2, 3, 4값을 발생하기 위한 비교수단, 상기 제1, 2, 3, 4값을 입력하여 클리핑 레벨을 결정하여 상기 클리핑 수단에 입력하기 위한 클리핑 레벨 결정수단, 상기 클리핑 수단의 출력신호의 제1상태를 유지하는 기간 또는 제2상태를 유지하는 기간을 확인하여 그 중간값에서 데이타를 샘플링하는 위상 검출수단, 및 상기 위상 검출수단의 출력신호에 응답하여 상기 비교수단의 출력신호를 2래치하여 출력하기 위한 래치수단으로 구성되어 있다. 따라서, 신뢰성 있는 데이타 슬라이서 동작을 수행할 수 있다.

Description

적응형 데이타 슬라이서
제1도는 종래의 데이타 슬라이서의 블럭도이다.
제2A-F도는 제1도에 나타낸 데이타 슬라이서의 각 부 출력파형을 나타내는 것이다.
제3도는 본 발명의 디지탈 형 적응형 데이타 슬라이서의 블럭도이다.
제4도는 본 발명의 아날로그 형 적응형 데이타 슬라이서의 블럭도이다.
제5도는 본 발명의 적응형 데이타 슬라이서의 일실시예의 클리핑 회로의 회로도이다.
제6A, B도는 제5도에 나타낸 클리핑 회로의 입·출력파형을 나타내는 것이다.
제7도는 본 발명의 적응형 데이타 슬라이서의 일실시예의 비교회로의 회로도이다.
제8도는 본 발명의 적응형 데이타 슬라이서의 일실시예의 클리핑 레벨 결정회로의 회로도이다.
제9도는 본 발명의 적응형 데이타 슬라이서의 일실시예의 위상 검출회로의 회로도이다.
본 발명은 데이타 슬라이서(slicer)에 관한 것으로, 특히 적응형 데이타 슬라이서에 관한 것이다.
제1도는 종래의 데이타 슬라이서의 블럭도이다.
제1도에 있어서, 데이타 슬라이서는 클램프 회로(10), 적분회로(20), 위상 검출회로(30), 비교회로(40) 및 래치(50)으로 구성되어 있다.
제2A-F도는 제1도에 나타낸 데이타 슬라이서의 각 부 출력 파형을 나타내는 것으로, 제2A-F도를 이용하여 제1도에 나타낸 데이타 슬라이서의 동작을 설명하면 다음과 같다.
먼저, 클램프 회로(10)는 제2A도에 나타낸 것과 같은 입력신호를 입력하여 제2B도에 나타낸 것과 같이 정렬한 후 출력한다. 적분회로(20)는 제2B도에 나타낸 것과 같은 파형을 입력하여 적분하여 평균 중심 레벨을 산출하여 제2C도에 나타낸 것과 같은 파형을 출력한다. 비교회로(40)는 제2B도에 나타낸 파형과 제2C도에 나타낸 파형을 입력하여 비교하여 정렬된 입력신호가 평균 중심 레벨보다 크면, 하이레벨의 값을 출력하고, 작으면, 로우레벨의 값을 출력한다. 이와 같이 하여 제2D도에 나타낸 것과 같은 파형을 출력하게 된다. 위상 검출회로(30)는 제2B도에 나타낸 것과 같은 파형을 입력하여 제2B도에 나타낸 파형의 상승 엣지에 데이타의 중심이 위치하도록 하여 제2E도에 나타낸 것과 같은 파형을 출력한다. 즉, 위상 검출회로(30)는 데이타가 기본신호에 변조된 위상을 찾아 데이타의 값이 안정된 시간에 샘플링하도록 한다. 래치(50)는 비교회로(40)의 출력신호인 제2D도에 나타낸 파형을 입력하여 제2F도에 나타낸 것과 같은 파형을 출력하게 된다.
이와 같은 종래의 구성에서는 입력 데이타의 최대값의 레벨이 작거나, 고스트(ghost)현상 등으로 데이타의 파형이 변형된 경우는 데이타 슬라이서의 동작의 신뢰성이 떨어진다.
따라서, 본 발명의 목적은 멀티-레벨 데이타 슬라이싱(multi-level data slicin g)과 데이타 클리핑(data clipping)을 이용하여 신뢰성 있게 동작할 수 있는 적응형 데이타 슬라이서를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 적응형 데이타 슬라이서는 입력되는 신호를 클램핑하기 위한 클램핑 수단, 상기 클램핑 수단의 출력신호를 디지탈 신호로 변환하기 위한 아날로그/디지탈 변환수단, 상기 아날로그/디지탈 변환수단의 출력신호의 상부와 하부를 제1, 제2레벨로 클리핑하기 위한 클리핑 수단, 상기 클리핑 수단의 출력신호와 제1, 2, 3 기준신호들과 비교하여 제1, 2, 3, 4값을 발생하기 위한 비교수단, 상기 제1, 2, 3, 4값을 입력하여 클리핑 레벨을 결정하여 상기 클리핑 수단에 입력하기 위한 클리핑 레벨 결정수단, 상기 클리핑 수단의 출력신호의 제1상태를 유지하는 기간 또는 제2상태를 유지하는 기간을 확인하여 그 중간값에서 데이타를 샘플링하는 위상 검출수단, 및 상기 위상 검출수단의 출력신호에 응답하여 상기 비교수단의 출력신호를 래치하여 출력하기 위한 래치수단을 구비한 것을 특징으로 한다.
또한, 입력되는 신호를 클램핑하기 위한 클램핑 수단, 상기 클램핑 수단의 출력신호의 상부와 하부를 제1, 제2레벨로 클리핑하기 위한 클리핑 수단, 상기 클리핑 수단의 출력신호를 풀 스윙의 신호로 정규화하기 위한 자동 이득 제어수단, 상기 자동 이득 제어수단의 출력신호와 제1, 2, 3 기준신호들과 비교하여 제1, 2, 3, 4값을 발생하기 위한 비교수단, 상기 제1, 2, 3, 4값을 입력하여 클리핑 레벨을 결정하여 상기 클리핑 수단에 입력하기 위한 클리핑 레벨 결정수단, 상기 클리핑 수단의 출력신호의 제1레벨을 유지하는 기간 또는 제2레벨을 유지하는 기간을 확인하여 그 중간값에서 데이타를 샘플링하는 위상 검출수단 및 상기 위상 검출수단의 출력신호에 응답하여 상기 비교수단의 출력신호를 래치하여 출력하기 위한 래치수단을 구비한 것을 특징으로 한다.
첨부된 도면을 참고로 하여 본 발명의 적응형 데이타 슬라이서를 설명하면 다음과 같다.
제3도는 본 발명의 디지탈 형 적응형 데이타 슬라이서의 블럭도이다.
제3도에 있어서, 디지탈 형 적응형 데이타 슬라이서는 클램프 회로(100), 아날로그/디지탈 변환기(110), 클리핑 회로(120), 위상 검출 회로(130), 비교회로(140), 클리핑 레벨 결정회로(150) 및 래치(160)으로 구성되어 있다.
제4도는 본 발명의 아날로그 형 적응형 데이타 슬라이서의 블럭도이다.
제4도에 있어서, 아날로그 형 적응형 데이타 슬라이서는 클램프 회로(200), 클리핑 회로(210), 자동 이득 제어회로(220), 위상 검출회로(230), 비교회로(240), 클리핑 레벨 결정회로(250) 및 래치(260)으로 구성되어 있다.
제5도는 본 발명의 적응형 데이타 슬라이서의 일실시예의 클리핑 회로의 회로도이다.
제5도에 있어서, 클리핑 회로는 비교회로(300, 310), 멀티플렉서(320, 330)으로 구성되어 있다.
제5도에 나타낸 클리핑 회로는 X가 A값보다 크거나 같으면 비교회로(300)의 출력신호가 하이레벨이 되어 멀티플렉서(320)가 비교회로(300)의 하이레벨의 출력신호에 응답하여 A값을 출력하고, X가 A값보다 작으면, 비교회로(300)의 출력신호가 로우레벨이 되어 멀티플렉서(320)가 비교회로(300)의 로우레벨의 출력신호에 응답하여 X값을 출력한다. 또한, X가 B값보다 작으면 비교회로(310)의 출력신호가 하이레벨이 되어 멀티플렉서(330)이 비교회로(310)의 하이레벨의 출력신호에 응답하여 B값을 출력하고, X가 B보다 크거나 같으면 비교회로(310)의 출력신호가 로우레벨이 되어 멀티플렉서(330)은 비교회로(310)의 로우레벨의 출력신호에 응답하여 멀티플렉서(320)의 출력신호를 출력하게 된다.
제6A, B도는 제5도에 나타낸 클리핑 회로의 입·출력파형도를 나타내는 것으로, 제6A도는 입력파형을 제6B도는 출력파형을 나타내는 것이다.
제7도는 본 발명의 적응형 데이타 슬라이서의 일실시예의 비교회로의 회로도이다.
제7도에 있어서, 비교회로는 비교회로(400, 410, 420) 및 인버터(420)으로 구성되어 있다.
상기 구성의 동작을 설명하면 다음과 같다.
비교회로(400)는 입력 신호(X)가 기준신호(ref0)보다 크거나 같으면 하이레벨의 값(HH)을 출력한다. 비교회로(410)은 입력 신호(X)가 기준신호(ref1)보다 크거나 같으면 하이레벨의 값(H)를 출력한다. 인버터(430)은 비교회로(410)의 출력신호를 반전하여 신호(L)를 출력한다. 비교회로(420)은 기준신호(ref2)가 입력신호(X)보다 크면 하이레벨의 신호(LL)를 출력한다.
제8도는 본 발명의 적응형 데이타 슬라이서의 일실시예의 클리핑 레벨 결정회로의 회로도이다.
제8도에 있어서, 클리핑 회로는 AND게이트(500, 510), 업/다운 카운터(510, 520), 가산기(540) 및 나눗셈기(550)으로 구성되어 있다.
상기 구성의 동작을 설명하면 다음과 같다.
AND게이트(500)는 비교 회로의 출력신호(HH, H)를 논리곱 한다. AND게이트(520)는 비교 회로의 출력신호(LL, L)를 논리곱 한다. 업/다운 카운터(510)은 AND게이트(500)의 출력신호를 클럭신호로 하여 업 또는 다운 카운트하여 기준신호(ref0)를 출력한다. 업/다운 카운터(530)는 AND게이트(520)의 출력신호를 클럭신호로 하여 업 또는 다운 카운트하여 기준신호(ref2)를 출력한다. 가산기(540)는 업/다운 카운터(510, 530)의 출력신호(ref0, ref2)를 가산하여 출력한다. 나눗셈기(550)는 상기 가산기(540)의 출력신호를 2로 나누어 기준신호(ref1)을 출력한다.
제9도는 본 발명의 적응형 데이타 슬라이서의 일 실시예의 위상 검출회로의 회로도이다.
제9도에 있어서, 위상 검출회로는 AND게이트(600), 카운터(610), 나눗셈기(620), 래치(630), 카운터(640) 및 비교기(650)으로 구성되어 있다.
상기 구성의 동작을 설명하면 다음과 같다.
AND게이트(600)는 비교 회로의 출력신호(H)와 신호(H)보다 빠른 주파수의 기준 클럭신호를 입력하여 논리곱한다. 카운터(610)는 비교회로의 출력신호(H)에 응답하여 카운터를 인에이블하고 AND게이트(600)의 출력신호에 응답하여 카운팅한다. 나눗셈기(620)는 카운터(610)의 출력신호를 2로 나누어 출력한다. 래치(630)는 비교회로의 출력신호(H)에 응답하여 나눗셈기(620)의 출력신호를 래치하여 출력한다. 카운터(640)는 출력신호(H)의 상승 엣지에서 리세트 되고, 기준클럭신호에 응답하여 카운팅한다. 비교기(650)는 래치(640)와 카운터(650)의 출력신호가 동일한 경우에 하이레벨의 신호를 출력한다.
제3, 4도에 나타낸 본 발명의 적응형 데이타 슬라이서의 동작을 제5, 7, 8, 9도에 나타낸 회로를 이용하여 설명하면 다음과 같다.
먼저, 클램프 회로(100)를 통하여 입력신호를 정렬한다. 그 후 아날로그/디지탈 변환기(110)를 통하여 아날로그 입력신호를 디지탈 신호로 변환한다. 아날로그 형 적응형 데이타 슬라이서에서는 아날로그/디지탈 변환기(110)가 필요없다. 클리핑 회로(120)는 변환된 디지탈 데이타를 입력하여 상부신호와 하부신호를 제거한다. 아날로그 형 적응형 데이타 슬라이서에서는 클리핑 회로(120)를 통과한 신호를 자동 이득 제어회로(220)를 통하여 풀 스윙(full swing)의 신호로 정규화 하게 된다. (비교회로(140)는 위상 검출회로(130)는 클리핑 회로(120)의 상부와 하부가 제거된 신호를 입력하여 기준신호(ref0, ref1, fef2)와 비교한다. 이때, 기준신호들은 fef0 ref1 fef2의 조건을 만족하면, ref1 = (ref0 +ref2) / 2의 값을 가진다. 아날로그 형 적응형 데이타 슬라이서는 ref0, ref1, ref2가 고정된 DC값을 가지며, 디지탈 형 적응형 데이타 슬라이서는 ref0, ref1, ref2는 비교결과에 따라서 변화하는 값이다.
비교회로(140)에서는 입력 신호(X)를 3개의 기준신호(ref0, ref1, ref2)와 비교하여 입력 신호(X)가 기준신호(ref0)보다 크거나 같으면 신호(HH)를 출력하고, 입력 신호(X)가 기준신호(ref1)보다 작으면 신호(L)을 출력하고, 입력 신호(X)가 기준신호(ref2)보다 작으면 신호(LL)을 각각 하이레벨로 한다. 비교회로(140)에서 전달된 신호들(HH, H, L, LL)의 값은 클리핑 레벨 결정회로(150)에서 일정기간 카운팅하여 신호(HH)의 수가 신호(H)의 수보다 일정값이상 적으면 상부 클리핑 레벨을 낮추고, 신호(HH)의 수가 신호(H)의 수와 같거나 일정한 값이내 이면 상부 클리핑 레벨을 높인다. 또한, 신호(LL)의 수가 신호(L)의 수보다 일정한 값이상 적으면 하부 클리핑 레벨을 높이고, 신호(LL)의 수와 신호(L)의 수가 같거나 일정값이내이면 하부 클리핑 레벨을 낮춘다.
위상 검출회로(130)는 기준신호(ref1)과 클리핑 된 신호의 비교값, 즉 신호(H)(또는, 신호(L)의 값에서 하이레벨을 유지하는 기간 또는 로우레벨을 유지하는 기간과 시간을 확인하여 그 중간값에서 데이타를 샘플링한다.
이와 같은 동작을 반복적으로 수행하여 클리핑 회로(120)을 통과한 데이타는 레벨이 안정된 상태가 되며 이의 중간 레벨을 취하여 안정된 데이타 슬라이서 동작을 수행할 수 있다.
제4도에 나타낸 아날로그 형 적응형 데이타 슬라이서의 위상 검출회로(230), 비교회로(240), 클리핑 레벨 결정회로(250)의 동작은 제3도에 나타낸 디지탈 형 적응형 데이타 슬라이서의 위상 검출회로(130), 비교회로(140), 클리핑 레벨 결정회로(150)과 동일하게 동작한다.
따라서, 본 발명의 적응형 데이타 슬라이서는 비교회로의 비교 레벨을 멀티 레벨로 하고 클리핑 회로의 클리핑 레벨을 적응적으로 변환하여 안정된 데이타 슬라이서의 동작을 수행할 수가 있다.

Claims (10)

  1. 입력되는 신호를 클램핑하기 위한 클램핑 수단 ; 상기 클램핑 수단의 출력신호를 디지탈 신호로 변환하기 위한 아날로그/디지탈 변환수단 ; 상기 아날로그/디지탈 변환수단의 출력신호의 상부와 하부를 제1, 제2레벨로 클리핑하기 위한 클리핑수단 ; 상기 클리핑수단의 출력신호와 제1, 2, 3기준신호들과 비교하여 제1, 2, 3, 4값을 발생하기 위한 비교수단 ; 상기 제1, 2, 3, 4값을 입력하여 클리핑 레벨을 결정하여 상기 클리핑수단에 입력하기 위한 클리핑 레벨 결정수단 ; 상기 클리핑 수단의 출력신호의 제1상태를 유지하는 기간 또는 제2상태를 유지하는 기간을 확인하여 그 중간값에서 데이타를 샘플링하는 위상 검출수단 ; 및 상기 위상 검출수단의 출력신호에 응답하여 상기 비교수단의 출력신호를 래치하여 출력하기 위한 래치수단을 구비한 것을 특징으로 하는 디지탈 형 적응형 데이타 슬라이서.
  2. 제1항에 있어서, 상기 클리핑 수단은 상기 아날로그 디지탈 변환수단의 출력신호와 상기 제1레벨 값을 입력하여 상기 아날로그 디지탈 변환수단의 출력신호가 상기 제1레벨 값보다 크거나 같은지를 비교하기 위한 제1비교수단 ; 상기 아날로그 디지탈 변환수단의 출력신호와 상기 제2레벨 값을 입력하여 상기 아날로그 디지탈 변환수단의 출력신호가 상기 제2레벨 값보다 작은지를 비교하기 위한 제2비교수단 ; 상기 제1비교수단의 출력신호에 응답하여 상기 제1레벨 값을 출력하고 상기 제1비교수단의 반전된 출력신호에 응답하여 상기 아날로그 디지탈 변환수단의 출력신호를 출력하는 제1선택수단 ; 및 상기 제2비교수단의 출력신호에 응답하여 상기 제2레벨 값을 출력하고 상기 제2비교수단의 반전된 출력신호에 응답하여 상기 제1선택수단의 출력신호를 출력하는 제2선택수단을 구비한 것을 특징으로 하는 디지탈 형 적응형 데이타 슬라이서.
  3. 제1항에 있어서, 상기 비교수단은 상기 클리핑 수단의 출력신호와 상기 제1기준전압을 비교하여 상기 클리핑 수단의 출력신호가 상기 제1기준전압보다 크거나 같은 경우 상기 제1값을 발생하기 위한 제3비교수단 ; 상기 클리핑 수단의 출력신호와 상기 제2기준전압을 비교하여 상기 클리핑 수단의 출력신호가 상기 제2기준전압보다 크거나 같은 경우 상기 제2값을 발생하기 위한 제4비교수단 ; 상기 제4비교수단의 출력신호를 반전하여 상기 제3값을 발생하기 위한 반전수단 ; 상기 클리핑 수단의 출력신호와 상기 제3기준전압을 비교하여 상기 제3기준전압이 상기 클리핑 수단의 출력신호보다 큰 경우 상기 제4값을 발생하기 위한 제5비교수단을 구비한 것을 특징으로 하는 디지탈 형 적응형 데이타 슬라이서.
  4. 제1항에 있어서, 상기 클리핑 레벨 결정수단은 상기 제1값과 상기 제2값을 논리곱하기 위한 제1논리곱 게이트 ; 상기 제3값과 상기 제4값을 논리곱하기 위한 제2논리곱 게이트 ; 상기 제1논리곱 게이트의 출력신호에 응답하여 업/다운 카운팅하여 상기 제1기준신호를 발생하기 위한 제1계수수단 ; 상기 제2논리곱 게이트의 출력신호에 응답하여 업/다운 카운팅하여 상기 제3기준신호를 발생하기 위한 제2계수수단 ; 상기 제1, 제2계수수단의 출력신호를 가산하기 위한 가산수단 ; 상기 가산수단의 출력신호의 평균값을 계산하여 상기 제2기준신호를 발생하기 위한 제1나눗셈 수단을 구비한 것을 특징으로 하는 디지탈 형 적응형 데이타 슬라이서.
  5. 제1항에 있어서, 상기 위상 검출수단은 상기 제1값과 기준 클럭신호를 입력하여 논리곱하기 위한 제3논리곱 게이트 ; 상기 제1값에 의해서 인에이블되고 상기 제3논리곱 게이트의 출력신호를 클럭신호로 카운팅하기 위한 제3계수수단 ; 상기 제3계수수단의 출력신호의 평균값을 구하기 위한 제2나눗셈 수단 ; 상기 제1값을 클럭신호로 하여 상기 제2나눗셈 수단의 출력신호를 래치하여 출력하기 위한 래치를 구비한 것을 특징으로 하는 디지탈 형 적응형 데이타 슬라이서.
  6. 입력되는 신호를 클램핑하기 위한 클램핑 수단 ; 상기 클램핑 수단의 출력신호의 상부와 하부를 제1, 제2레벨로 클리핑하기 위한 클리핑수단 ; 상기 클리핑 수단의 출력신호를 풀 스윙의 신호로 정규화하기 위한 자동 이득 제어수단 ; 상기 자동 이득 제어수단의 출력신호와 제1, 2, 3기준신호들과 비교하여 제1, 2, 3, 4값을 발생하기 위한 비교수단 ; 상기 제1, 2, 3, 4값을 입력하여 클리핑 레벨을 결정하여 상기 클리핑 수단에 입력하기 위한 클리핑 레벨 결정수단 ; 상기 클리핑 수단의 출력신호의 제1레벨을 유지하는 기간 또는 제2레벨을 유지하는 기간을 확인하여 그 중간값에서 데이타를 샘플링하는 위상 검출수단 ; 및 상기 위상 검출수단의 출력신호에 응답하여 상기 비교수단의 출력신호를 래치하여 출력하기 위한 래치수단을 구비한 것을 특징으로 하는 아날로그 형 적응형 데이타 슬라이서.
  7. 제6항에 있어서, 상기 클리핑 수단은 상기 클리핑 수단의 출력신호와 상기 제1레벨 값을 입력하여 상기 클램핑 수단의 출력신호가 상기 제1레벨 값보다 크거나 같은지를 비교하기 위한 제1비교수단 ; 상기 클램핑 수단의 출력신호와 상기 제2레벨 값을 입력하여 상기 클램핑 수단의 출력신호가 상기 제2레벨 값보다 작은지를 비교하기 위한 제2비교수단 ; 상기 제1비교수단의 출력신호에 응답하여 상기 제1레벨 값을 출력하고 상기 제1비교수단의 반전된 출력신호에 응답하여 상기 클램핑 수단의 출력신호를 출력하는 제1선택수단 ; 및 상기 제2비교수단의 출력신호에 응답하여 상기 제2레벨 값을 출력하고 상기 제2비교수단의 반전된 출력신호에 응답하여 상기 제1선택수단의 출력신호를 출력하는 제2선택수단을 구비한 것을 특징으로 하는 아날로그 형 적응형 데이타 슬라이서.
  8. 제6항에 있어서, 상기 비교수단은 상기 클리핑 수단의 출력신호와 상기 제1기준전압을 비교하여 상기 클리핑 수단의 출력신호가 상기 제1기준전압보다 크거나 같은 경우 상기 제1값을 발생하기 위한 제3비교수단 ; 상기 클리핑 수단의 출력신호와 상기 제2기준전압을 비교하여 상기 클리핑 수단의 출력신호가 상기 제2기준전압보다 크거나 같은 경우 상기 제2값을 발생하기 위한 제4비교수단 ; 상기 제4비교수단의 출력신호를 반전하여 상기 제3값을 발생하기 위한 반전수단 ; 상기 클리핑 수단의 출력신호와 상기 제3기준전압을 비교하여 상기 제3기준전압이 상기 클리핑 수단의 출력신호보다 큰 경우 상기 제4값을 발생하기 위한 제5비교수단을 구비한 것을 특징으로 하는 아날로그 형 적응형 데이타 슬라이서.
  9. 제6항에 있어서, 상기 클리핑 레벨 결정수단은 상기 제1값과 상기 제2값을 논리곱하기 위한 제1논리곱 게이트 ; 상기 제3값과 상기 제4값을 논리곱하기 위한 제2논리곱 게이트 ; 상기 제1논리곱 게이트의 출력신호에 응답하여 업/다운 카운팅하여 상기 제1기준신호를 발생하기 위한 제1계수수단 ; 상기 제2논리곱 게이트의 출력신호에 응답하여 업/다운 카운팅하여 상기 제3기준신호를 발생하기 위한 제2계수수단 ; 상기 제1, 제2계수수단의 출력신호를 가산하기 위한 가산수단 ; 상기 가산수단의 출력신호의 평균값을 계산하여 상기 제2기준신호를 발생하기 위한 제1나눗셈 수단을 구비한 것을 특징으로 하는 아날로그 형 적응형 데이타 슬라이서.
  10. 제6항에 있어서, 상기 위상 검출수단은 상기 제1값과 기준 클럭신호를 입력하여 논리곱하기 위한 제3논리곱 게이트 ; 상기 제1값에 의해서 인에이블되고 상기 제3논리곱 게이트의 출력신호를 클럭신호로 카운팅하기 위한 제3계수수단 ; 상기 제3계수수단의 출력신호의 평균값을 구하기 위한 제2나눗셈 수단 ; 상기 제1값을 클럭신호로 하여 상기 제2나눗셈 수단의 출력신호를 래치하여 출력하기 위한 래치를 구비한 것을 특징으로 하는 아날로그 형 적응형 데이타 슬라이서.
KR1019940024012A 1994-09-23 1994-09-23 적응형 데이타 슬라이서 KR0135836B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940024012A KR0135836B1 (ko) 1994-09-23 1994-09-23 적응형 데이타 슬라이서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940024012A KR0135836B1 (ko) 1994-09-23 1994-09-23 적응형 데이타 슬라이서

Publications (2)

Publication Number Publication Date
KR960011668A KR960011668A (ko) 1996-04-20
KR0135836B1 true KR0135836B1 (ko) 1998-06-15

Family

ID=19393344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940024012A KR0135836B1 (ko) 1994-09-23 1994-09-23 적응형 데이타 슬라이서

Country Status (1)

Country Link
KR (1) KR0135836B1 (ko)

Also Published As

Publication number Publication date
KR960011668A (ko) 1996-04-20

Similar Documents

Publication Publication Date Title
EP1560034B1 (en) A method and apparatus to measure and display data dependent eye diagrams
US4353032A (en) Glitch detector
US5006851A (en) Analog-to-digital converting system
US9568889B1 (en) Time to digital converter with high resolution
GB1587664A (en) Electrical output peak detecting apparatus
US3961271A (en) Pulse width and amplitude screening circuit
GB2319915A (en) Analogue to digital converter system
US20020021776A1 (en) Jitter detecting apparatus and phase locked loop using the detected jitter
US4634966A (en) Binary processing of sound spectrum
KR0135836B1 (ko) 적응형 데이타 슬라이서
KR950005025A (ko) 데이타 분리회로
KR950004134A (ko) 광디스크시스템의 포커싱 제어장치
US4683437A (en) Frequency subtractor
US4611165A (en) Pulse RF frequency measurement apparatus
KR100417549B1 (ko) 클럭신호발생장치및클럭신호발생방법
US20040124929A1 (en) Frequency detector detecting variation in frequency difference between data signal and clock signal
KR970010875B1 (ko) 클러터 경계 검출에 의한 일정 오경보율 검파기
Tadokoro et al. A dual-tone multifrequency receiver using synchronous additions and subtractions
JP2011252738A (ja) パルス計測用信号処理装置
US20050128918A1 (en) Method for determining characteristics of signal and apparatus using the same
US5180931A (en) Sampling method and circuit
KR100299247B1 (ko) 펄스신호분석장치
US5574459A (en) Device for the detection and characterizing of radar pulses
US7031412B2 (en) Digital signal processing apparatus
US5831455A (en) Polarity detector

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061221

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee