KR0133730B1 - 링 쿼드에 있어서 쇼트키-배리어 다이오드 용 빔리드 - Google Patents

링 쿼드에 있어서 쇼트키-배리어 다이오드 용 빔리드

Info

Publication number
KR0133730B1
KR0133730B1 KR1019900701572A KR900701572A KR0133730B1 KR 0133730 B1 KR0133730 B1 KR 0133730B1 KR 1019900701572 A KR1019900701572 A KR 1019900701572A KR 900701572 A KR900701572 A KR 900701572A KR 0133730 B1 KR0133730 B1 KR 0133730B1
Authority
KR
South Korea
Prior art keywords
diode
block
layer
mesa
metal
Prior art date
Application number
KR1019900701572A
Other languages
English (en)
Other versions
KR900702576A (ko
Inventor
존 가레드 리챠드
Original Assignee
Pulse Microwave M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pulse Microwave M filed Critical Pulse Microwave M
Publication of KR900702576A publication Critical patent/KR900702576A/ko
Application granted granted Critical
Publication of KR0133730B1 publication Critical patent/KR0133730B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용없음.

Description

[발명의 명칭]
링 쿼드에 있어서 쇼트키-배리어 다이오드 용 빔리드
[도면의 간단한 설명]
본 발명은 실시예에 의해 예시되고 첨부된 도면에 국한되지는 않으며, 동일한 참조번호는 유사한 소자를 나타낸다.
제1도는 네개의 다이오드로 구성되는 링 쿼드의 전기회로도이다.
제2도는 종래 기술에 의한 링 쿼드의 평면도이다.
제3도는 제2도에 나타낸 종래기술에 의한 링 쿼드의 측단면도이다.
제4도는 제2도에 나타낸 종래기술에 의한 링 쿼드의 밑면도이다.
제5도는 제2도에 나타낸 종래기술에 의한 링 쿼드의 투시도이다.
제6도는 리드의 숫자가 적은 링 쿼드의 평면도이다.
제7도는 제6도에 나타낸 링 쿼드의 측단면도이다.
제8도는 하나의 링 쿼드에 들어가는 네개의 다이오드중 한 모듈을 아래에서 본 그림이다.
제9도는 소수 리드를 갖는 링 쿼드의 패키지의 평면도이다.
제10도는 링 쿼드의 하단면도이다.
제11도는 소수 리드 패키지를 갖는 것이 아닌 링 쿼드의 투시도이다.
제12도는 제조중인 링 쿼드 단면의 측단면도이다.
제13도는 제조중인 링 쿼드의 평면도이다.
[발명의 상세한 설명]
[발명의 분야]
본 발명은 다이오드를 포함하는 밸런스드 믹서 분야에 관한 것으로서, 특히 본 발명은 네 개의 다이오드로 구성되는 링 쿼드에 관한 것이다.
[발명의 배경]
링 쿼드는 더블밸런스드 믹서에 사용될 수 있다. 밸런스가 잘 잡혀 있을수록 효율이 좋기 때문에 밸런스는 밸런스는 링 쿼드에 있어서 중요한 특성이 된다. 밸런스가 좋다는 것은 링 쿼드에 들어있는 각 다이오드에 관계되는 캐퍼시턴스와 인덕턴스가 거의 같다는 것을 의미한다.
종래 기술에 의한 링 커드에선, 네 개의 다이오드가 링의 형태로 상호연결되어 있었다. 외부 전기배선도 네개의 도선으로 되어 있었다. 이러한 종래의 형태는 높은 캐퍼시턴스와 인덕턴스, 그리고 나쁜 밸런스 특성을 보였다.
전선 대신에 빔 형태의 리드를 연결에 사용한 링 쿼드도 있었다. 이런 빔 형태의 리드는 링 쿼드의 상단에 놓여서, 링 쿼드를 구성하는 각각의 다이오드들의 캐소드와 애노드를 연결하도록 되어 있었다. 또한, 빔 형태의 리드는 외부회로와 연결하기 위해 사용할 수 있도록 플라잉 리드로도 사용되었다. 이러한 플라잉 빔 리드는 다이오드 블럭들에 의해서 구조적으로 지지되었다. 그리고 이들 네개의 다이오드 블럭들은 글래스층에 의해 서로 함께 붙여져서 고정되어 있었다.
위에서 다룬 링 쿼드의 상단에 플라잉 빔 리드를 갖춘 종래의 링 쿼드는 몇가지 단점을 갖고 있다. 빔 리드들의 부적절한 접속으로 캐퍼시턴스, 인덕턴스, 밸런스 상에 문제가 생길 수 있는 것이다. 링 쿼드 다이오드에 사용되는 빔들은 패키징시에 항상 제자리에 붙지는 않는다. 상대적으로 긴 빔 리드는 구부러지기가 쉽고, 이렇게 구부러진 빔 리드는 캐퍼시턴스, 인더턴스, 밸런스 상에 문제를 야기시킨다. 능동 저항에도 문제가 생길 수 있다.
더우기, 네개의 다이오드 블럭들을 붙이기 위해 상대적으로 얇은 글래스의 층이 사용되었기 때문에 종래 기술에 의한 링 쿼드는 깨지기가 쉬웠으며, 플라잉 빔 리드는 링 쿼드의 상단에 상대적으로 큰 레버 아암을 형성했다.
종래 기술이 갖는 더 큰 결점은, 결선이 다이오드들의 하단에는 없고, 상단에만 이루어져서, 다이오드에서 발생되는 열이 각 다이오드의 전체 표면을 통해서 3차원적으로 방출되지 못하여 방열이 억압된다는 점이다. 다시 말해서, 종래 기술에 의한 링 쿼드에서는 각 다이오드의 전체에 걸쳐서 방열이 되지 못하고, 부분을 통해서 방열이 이루어진다는 것이다.
종래 기술에 의한 링 쿼드의 또 다른 결점은, 배선이 다이오드들의 상단으로만 지나고, 캐소드와 애노드가 상대적으로 가까이 위치하기 때문에, 심지어 정상 조건에서 조차, 펄스 천이에 따라서, 캐소드와 애노드의 접합부분(topography)에 다다르거나, 이를 건너뛰는 탄소의 자취를 남길 수 있다는 사실이다. 그런 탄소 흔적은 종래 기술에 의한 캐소드/애노드 접합부분(topography)을 파괴할 수 있다. 이미 아는 바와 같이, 링 쿼드는 믹서에 사용되고, 믹서는 측대파와 변조에 사용되므로, 그런 펄스 천이는 드문 일이 아니다.
종래 기술의 또 다른 결점은, 각 링 쿼드의 애노드와 캐소드를 연결하는 리드와 각 링 쿼드의 플라잉 빔 리드들이 모두 각 링 쿼드의 상단에 위치하기 때문에, 3차원 공간 상에서 8개의 다이오드로 구성되는 효율이 좋은 이중 더블-밸런스드 믹서를 구성하는 것이 어렵다는 것이다.
[발명의 요약]
공지의 링 쿼드의 제약들에서도 볼 수 있는 바와 같이, 본 발명의 목적은 낮은 캐퍼시턴스 낮은 인덕턴스, 그리고 좋은 밸런스를 갖는 링 쿼드를 제공하는데 있다.
본 발명의 또 다른 목적은 보다 덜 깨지기 쉽고, 잘 구부러지지 않는 링 쿼드를 제공하는데 있다.
본 발명의 또 다른 목적은 좋은 방열 특성을 갖는 링 쿼드를 제공하는데 있다.
본 발명의 또 다른 목적은 보다 작고 웨이퍼상에 보다 많은 숫자를 집어 넣을 수 있는 링 쿼드를 제공하는데 있다.
발명의 상기 목적들은 하나의 제1다이오드, 하나의 제2다이오드, 하나의 제3다이오드, 및 하나의 4다이오드로 구성되는 링 쿼드에 의해서 달성될 수 있다. 제1다이오드는 상단에 하나의 애노드와 캐소드를 갖고 있다. 제2다이오드는 상단에 하나의 애노드와 캐소드를 갖고 있다. 제3다이오드는 상단에 하나의 애노드와 캐소드를 갖고 있다. 제4다이오드는 상단에 하나의 애노드와 캐소드를 갖고 있다. 제1브리지는 제1다이오드의 상단과 제2다이오드의 애노드에 연결한다. 제1브리지는 제1다이오드의 상단과 제2다이오드의 애노드에 연결한다. 제2브리지는 제2다이오드의 상단과 제3다이오드의 상단을 지난다. 제3브리지는 제3다이오드 상단과 제4다이오드의 애노드를 연결한다. 제3브리지는 제3다이오드의 상단과 제4다이오드의 상단을 지난다. 제4브리지는 제4다이오드의 캐소드 상단과 제1다이오드의 애노드를 연결한다. 제4다이오드는 제4다이오드의 상단과 제1다이오드의 상단을 지난다. 제1연결 수단은 제1다이오드 캐소드의 금속화된 바닥에 연결된다. 제2연결수단은 제2다이오드 캐소드의 금속화된 바닥에 연결된다. 제3연결수단은 제3다이오드 캐소드의 금속화된 바닥에 연결된다. 제4연결수단은 제4다이오드 캐소드의 금속화된 바닥에 연결된다.
위에서 언급한 목적과 발명의 다른 목적들은 또한 네개의 다이오드를 갖는 링쿼드를 형성하는 방법에 의해서도 달성된다. 실리콘 상단에 산화물층이 형성된다. 상기 실리콘은 산화물층 밑에 N-층을, N-층 밑이 N+층을 두고 있다. 다수의 웰을 마련하기 위해 산화물과 N-층을 지나, N+층 까지를 에칭한다. 산화물과 실리콘은 각 메사와 인접하는 다수의 빈 채널과 각 채널 밑에 실리콘을 갖는 제1메사, 제2메사, 제3메사, 제4메사로 나뉜다. 각 메사는 하나의 상단산화물층, 하나의 중단 N-층, 하나의 하단 N+층과 최소한 하나의 웰을 갖는다. 채널들은 글래스로 채워져 있다. 산화물과 N-층을 통해서 다수의 개구부가 마련되고, 이때 각 메사는 최소한 하나의 개구부를 갖는다. 다수의 개구부에 금속을 위치시키므로써 N층에 금속을 접합시켜서, 다수의 애노드가 형성된다. 다수의 웰에 금속을 위치시키므로써 N+층에 금속을 접합시켜서, 다수의 캐소드가 형성된다. 여기서 제1메사의 캐소드는 제2메사의 애노드에 연결된다. 제2메사의 캐소드는 제3메사의 애노드에 연결된다. 제3메사의 캐소드는 제4메사의 애노드에 연결된다. 제4메사의 캐소드는 제1메사의 애노드에 연결된다.
중앙채널들은 각 메사의 사면이 글래스로 둘러싸인 실리콘의 제1, 제2, 제3, 제4메사로 구성되는 모듈을 형성하기 위해서 실리콘까지 유입된 글래스의 일부로 나뉘어진다. 실리콘은 글래스의 하단까지 제거되고, 모듈 밑의 실리콘이 제거되어, 제1메사는 제1다이오드가, 제2메사는 제2다이오드가, 제3메사는 제3다이오드가, 제4메사는 제4다이오드가 된다. 각 다이오드의 N+층의 하단은 금속화된다. 제1접속수단은 제1다이오드의 N+층 하단에 접속된다. 제3접속수단은 제3다이오드의 N+층 하단에 접속된다. 제4접속수단은 제4다이오드의 N+층 하단에 접속된다.
본 발명의 그밖의 목적들, 특징 및 잇점들은 아래에 첨부한 도면들과 그에 대한 상세한 설명들을 통해서 더욱 명확해질 것이다.
[상세한 설명]
도면에 따르면, 제1도는 종래 기술에 의한 링 쿼드 10의 전기회로도를 보여주고 있다. 다이오드 12의 캐소드는 도선 24와 26을 통해서 전기적으로 다이오드 14이 애노드와 연결되어 있다. 다이오드 14이 캐소드는 도선 28과 30을 통해서 다이오드 16의 애노드와 전기적으로 연결되어 있다. 다이오드 16의 캐소드는 도선 32와 34를 통해서 다이오드 18의 애노드와 전기적으로 연결되어 있다. 다이오드 18의 캐소드는 도선 36과 22를 통해서 다이오드 12의 애노드와 전기적으로 연결되어 있다.
제1도에 보인 링 쿼드 10은 더블-밸런스드 믹서에 그대로 사용할 수 있다. 플라잉 리드 21, 23, 25, 27은 각 회로 10의 점 11, 13, 15, 17에 접속된다. 플라잉 리드 21, 23, 25, 27은 링 쿼드 10을 잘 알려진 방법으로 사용하는 다른 회로에 접속된다(도시되어 있지 않음). 예를 들자면, 그런 다른 회로들은 커플링 트랜지스터를 포함할 수도 있다(도시되어 있지 않음).
믹서에 있어서 좋은 밸런스 특성이 요구된다. 좋은 밸런스를 얻기 위해서, 믹서에 들어가는 각 다이오드들은 거의 같은 캐퍼시턴스를 갖아야 한다. 다시 말해서, 다이오드 12, 14, 16, 18의 캐퍼시턴스는 거의 같은 값을 갖아야만 한다.
초기의 링 쿼드들에서는, 다이오드 12, 14, 16, 18 각각을 연결하기 위해서 도선 24, 26, 28, 30, 32, 34, 36, 22, 21, 23, 25, 27로 전선이 사용되었다. 그러한 전선을 사용하는 종래 기술에 의한 링 쿼드는 흔히 높은 캐퍼시턴스, 인덕턴스, 그리고 나쁜 밸런스 특성을 보였다.
제2도는 빔 리드 51, 53, 55, 57을 갖는 종래 기술에 의한 링 쿼드 50을 위에서 본 그림이다. 빔 리드 51, 53, 55, 57은 링 쿼드 50을 위한 플라잉 리드 역할을 담당한다. 종래 기술에 의한 링 쿼드 50의 패키징 시, 링 쿼드 50은 거꾸로 뒤집어지고, 빔 리드 51, 53, 55, 57은 리드 패키지(도시되어 있지 않음)의 각 리드에 용접된다. 링 쿼드 50과 리드 패키지(도시되어 있지 않음)은 에폭시 수지로 봉입되거나 세라믹 패키지에 담기게 된다.
블럭 52, 54, 56, 58은 링 쿼드 50의 네개의 다이오드이다. 다이오드, 52, 54, 56, 58은 각각 쇼트키-배리어 다이오드들이다. 다이오드 52의 경우, 애노드 79밑에 금속-반도체 접합이 있다. 금속 브리지 71은 애노드 79와 캐소드 63을 연결한다. 캐소드 63은 금속이 N+형의 실리콘층에 도달하는 웰 혹은 함몰 부분으로 되어 있다. 이와 마찬가지로, 금속 브리지 73은 애노드 81을 다이오드 56의 캐소드 65와 접속한다. 금속 브리지 75는 다이오드 56의 애노드 83을 다이오드 56의 캐소드 65에 접속한다. 마찬가지로, 금속 브리지 77은 다이오드 58의 애노드 85를 다이오드 52의 캐소드 61에 접속한다.
박층 글래스 59는 구조적으로 링 쿼드 50을 함께 붙여준다. 즉, 글래스 59는 다이오드 52, 54, 56, 58을 함께 붙여준다는 의미이다. 리드 51, 53, 55, 57은 글래스 59의 위에 위치한다. 종래 기술에 의한 다른 링 쿼드(도시되어 있지 않음)에서는, 다이오드를 붙여주는 글래스(즉, 글래스 59에 해당하는 글래스)가 다이오드들의 외곽선 너머 까지 확장되었다.(즉, 다이오드 52, 54, 56, 58에 해당하는 다이오드들의 외부경계 혹은 외곽선 너머까지 확장되었다는 의미이다.
종래 기술에 의한 링 쿼드 50에서, 다이오드 블럭 52는 플라잉 빔 리드 51을 지지해주기 위해서 충분히 커야만 한다. 마찬가지로, 다이오드 블럭 54, 56, 58도 각 빔 리드 53, 55, 57을 구조적으로 지지해 주기 위해서 충분히 커야만 한다.
제3도는 제2도의 선 3-3에 따른 링 쿼드 50의 측단면도이다. 제3도에서, 빔 리드 57, 캐소드 67, 그리고 브리지 75가 한 조각의 금속으로 되어 있는 것을 볼 수 있다. 애노드 83에서, 쇼트키-배리어 금속층 103과 N-형 실리콘 층 99사이에 금속-반도체 접합이 형성되어 있다. 예를 들면, 금속으로는 티타늄이 사용될 수 있다. 브리지 75는 애노드 83이 캐소드 67을 연결한다. 캐소드 67은 상단에 금을 입한 층 68로 된 하나의 정항성접속 금속 층으로 구성되어 있다. 예를 들면, 금속으로는 티타늄이 사용될 수 있다. 캐소드 67의 금속은 표면에서부터 N+형 실리콘층 91까지 제3도에 보인 것과 같은 웰 혹은 함을 부분에 접촉시킨다. 캐소드 67의 웰 혹은 함몰 부분 밖에 있는 금속은 리드 57 혹은 브리지 75가 된다. 층 93은 층 91위에 있는 N-형의 실리콘층이다. 층 95는 층 95위에 있는 산화물층이다.
마찬가지로, 블럭 56의 경우, 캐소드 65는 상단에 금을 입힌 층 66으로 된 하나의 저항성 접촉 금속층으로 되어 있다. 예를 들면, 금속으로는 티타늄이 사용될 수 있다. 캐소드 금속 65의 금속은 표면에서부터 N+형의 실리콘층 97까지 제3도에 보인 것과 같이 웰 또는 함몰 부분에 접속시킨다. 캐소드 65의 웰 혹은 함몰 부분 밖에 있는 금속은 리드 55가 된다. 층 99는 층 97위에 있는 N-형의 실리콘 층이다. 층 101은 층 99위에 있는 산화물의 층이다.
층 59는 다이오드 블럭 52, 54, 56, 58을 함께 붙여주는 박층 글래스이다. 박층 글래스 59는 흔히 18-20미크론이나 약 2/3밀(mil)의 두께를 갖는다. 리드 57을 포함하는 금속 리드는 전형적으로 1/2 밀 정도의 두께를 갖는다. 다이오드 블럭 56, 58을 포함하는 다이오드 블럭의 간격은 전형적으로 3.5밀 정도이다. 층 97과 99의 결합된 깊이는 전형적으로 2.5밀 정도가 된다.
제4도는 제2도에 보인 종래 기술에 의한 링 쿼드 50의 밑면도이다. 다시, 다이오드 블럭 52, 54, 56, 58은 글래스 59에 의해서 함께 붙여진다. 제4도에 리드 51, 53, 55, 57이 부분적으로 도시되었다. 브리지 71, 73, 75, 77은 글래스 59의 다른 면에 놓여 있다.
제5도는 제2도의 종래 기술에 의한 링 쿼드 50의 투시도이다. 제5도에서 볼 수 있는 것과 같이, 플라잉 빔 리드 51, 53, 55, 57과 금속 브리지 71, 73, 75, 77은 모두 링 쿼드 50의 상단에 위치한다. 이리하여 플라잉 리드 51, 53, 55, 57과 상호 접속 71, 73, 75, 77은 2차원 평면, 즉, 2차원 공간상에 위치한다. 덧붙여 말한다면, 링 쿼드 50의 플라잉 리드 51, 53, 55, 57과 다이오드 52, 54, 56, 58의 접속은 제1도의 링 쿼드에서의 플라잉 리드 21, 23, 25, 27과 다이오드 12, 14, 16, 18의 접속과 매우 흡수하다.
플라잉 리드 51, 53, 55, 57과 상호접속 71, 73, 75, 77은 근사적으로 2차원 평면에 놓여있다고 말할 수 있기 때문에, 열은 각 다이오드의 전체 표면을 통해서 방출되지 못한다. 다시 말해서, 종래 기술에 의한 링 쿼드 50의 각 다이오드를 통해서가 아니라, 각 다이오드의 부분 만을 통해서 방열이 이루어진다. 이는 에너지가 링 쿼드 50의 다이오드 52, 54, 56, 58의 전체표면을 통해서 방출되기에는 시간이 충분하지 않기 때문에, 특히 빠른 상승 시간을 갖는 신호일 때에 그러하다.
덧붙이면, 접속 51, 53, 55, 57이 단지 다이오드의 상단에만 있고, 캐소드/애노드 쌍 61/79, 63/81, 65/83, 67/85가 상대적으로 가깝게 놓여 있기 때문에, 펄스천이에 의해 캐소드와 애노드 간에 이르거나 이를 건너 뛰는 탄소의 자취가 발생할 수 있다. 그러한 탄소의 흔적은 캐소드/애노드 간의 접합을 파괴할 수가 있다.
제5도에 보인 바와같이, 각 다이오드 블럭 52, 53, 56, 58은 하나의 상부 산화물층, 하나의 중부 N-형 실리콘층, 하나의 하부 N+형 실리콘층을 갖고 있다. 다이오드 블럭 52는 하나의 상부 산화물층 125, 하나의 중부 N-형 실리콘층 123, 하나의 하부 N+형 실리콘층 121을 갖고 있다. 다이오드 블럭 54는 하나의 상부 산화물층 131, 하나의 중부 N-형 실리콘층 129, 하나의 하부 N+형 실리콘층을 갖고 있다. 다이오드 블럭 56은 하나의 상부 산화물층 101, 중부 N-형 실리콘층을 갖고 있다. 다이오드 블럭 56은 하나의 상부 산화물층 101, 중부 N-형 실리콘층 99, 하나의 N+형 실리콘층 97을 가지고 있다. 다이오드 블럭 58은 하나의 상부 산화물층 95, 하나의 중부 N-형 실리콘층 93, 하나의 하부 N+형 실리콘층 91을 갖고 있다.
제5도에 각 N+층 121, 127, 97, 91까지 확장된 캐소드 웰 61, 63, 65, 67을 보였다. 리드 51, 53, 55, 57은 각 애노드 59, 81, 83, 85의 둘레에 반원형의 홈 모양으로 팬 모양을 하고 있다. 이 반원형의 팬 모양 혹은 만곡은 캐소드가 애노드에 가깝게 할 수 있도록 해주고, 동시에 날카로운 끝부분에서 일어나는 패러데이 효과를 줄일 수 있게 해준다.
박층 글래스 59는 다이오드 블럭 52, 54, 56, 58에서 웰이나 에칭된 구멍에 위치한다.
종래 기술에 의한 링 쿼드 50을 제조할 때에, 두꺼운 실리콘 웨이퍼 상단에 먼저 산화물층이 형성된다. 실리콘은 산화물층 밑에 N-형 층을, N-형의 층 밑에 N+형의 층을 갖는다. 그런 다음, 마스크 혹은 패턴이 산화물층 전면에 옮겨진다. 그리고 나서 산화물은 패턴에 따라 에칭된다. 상대적으로 큰콘 영역이 글래스를 입히기 위해서 에칭된다. 에칭처리 후에는 산화물 섬, 혹은 메사가 남게 된다. 글래스가 입혀진다. 글래스는 가열되고, 링 쿼드의 상단을 가로질러 흐르고 글래스를 입히기 위해 에칭된 영역에 정착된다.
캐소드 웰을 형성하기 위해서 깊은 에칭 처리를 한다. 보다 작은 개구부가 애노드의 형성을 위해서 산화물을 뚫고 에칭된다.
제1금속층이 고진공 시스템 속에서 웨이퍼의 상단에 증착된다. 제2금속 층이 제1금속층 위에 고진공 시스템 속에서 증착된다. 예를 들면, 제1금속층으로는 티타늄이 상부의 제2금속층으로는 금이 사용될 수 있다.
제1금속층은 증착중에 캐소드 웰이나 함몰 부분에 들어가서 캐소드를 형성하기 위해 N+형 실리콘 층에 접속한다. 제1금속층은 증착중에 애노드 개구부로 들어가서 애노드를 형성하기 위해 N-형 실리콘층에 접촉한다. 애노드 개구부의 제1금속층은 각 애노드들에 대한 금속-반도체 접합의 역할을 한다.
하나의 플레이트, 리드, 브리지 구조가 실리콘 웨이퍼 상에 일반적인 마스킹 및 금속 에칭 기술을 이용해서 만들어진다. 이 플레이트, 리드, 브리지들은 캐소드 61, 63, 65, 67에서 나온 금속이 각 리드 51, 53, 55, 57, 그리고 브리지 71, 73, 75, 77을 형성하는 식으로 만들어진다.
그리고 나서, 실리콘 웨이퍼는 다이오드 블럭 52, 54, 56, 58을 형성하기 위해서 이면으로부터 에칭된다. 종래 기술에 의한 링 쿼드를 패키지에 담기 위해서, 링 쿼드는 거꾸로 뒤집혀서 리드 패키지의 각 리드에 빔 리드 51, 52, 55, 57에 용접된다.(도시되어 있지 않음) 링 쿼드 50과 리드 패키지(도시되어 있지 않음)은 에폭시 수지에 의해 봉입되거나 세라믹 패키지에 넣어진다.
종래 기술에 의한 링 쿼드 50의 빔 리드 51, 53, 55, 57은 패키징 시에 항상 제자리에 있는 것만은 아니었다. 상대적으로 큰 빔 리드 51, 53, 55, 57은 구부러지기가 쉽고, 캐퍼시턴스, 인덕턴스, 밸런스 상에 문제를 야기시킨다. 용접작업에 의해 저항 문제도 발생될 수 가 있다.
종래 기술에 의한 링 쿼드 50은 (1) 상대적으로 얇은 박층 글래스 59가 네개의 다이오드를 52, 54, 56, 58을 서로 붙여주기 위해서 사용되었고, (2) 플라잉 빔 리드 51, 53, 55, 57은 링 쿼드 50의 상단에 상대적으로 큰 레버 아암을 형성하기 때문에 깨지기가 쉽다.
제6도는 리 쿼드 140을 위에서 본 그림이다. 링 쿼드 140은 본 발명의 구체적인 예이다. 링 쿼드 140은 사면이 글래스 180으로 둘러싸인 다이오드 블럭 142, 144, 146, 148로 구성되어 있다. 금속 브리지 리드 173은 다이오드 142의 캐소드 282와 리드 165를 다이오드 144의 애노드 183으로 연결한다. 금속 브리지 리드 175는 리드 167과 다이오드 144의 캐소드 284를 다이오드 146의 애노드 185에 연결한다. 금속 브리지 177은 리드 169와 다이오드 146의 캐소드 286을 다이오드 148의 애노드 187에 연결한다. 금속 브리지리드 179는 리드 171과 다이오드 148의 캐소드 288을 다이오드 142의 애노드 181에 연결한다.
다이오드 블럭 142, 144, 146, 148, 글래스 180, 상호접속 리드 165, 173, 175, 169, 177, 171, 179는 모듈 182를 구성하고, 이를 흔히 링 쿼드 모듈 182로 부른다.
링 쿼드 140은 더블-밸런스드 믹서로 사용될 수 있다.
종래 기술에 의한 링 쿼드 50과 대조적으로, 링 쿼드 140의 솔리드 패키지 리드 141, 143, 145, 147은 다이오드 블럭 142, 144, 146, 148에 붙여진 다음, 각 다이오드 블럭 142, 144, 146, 148의 밑에 위치하게 된다.
금속 리드 141, 143, 145, 147은 하부 리드 패키지 159의 일부분이다. 리드 141은 부채꼴 모양의 금속 157의 위에 솟아 있다. 리드 143은 부채꼴 모양의 금속 151의 위에 솟아있다. 리드 145는 부채꼴 모양의 금속 153 위에 솟아있다. 리드 147은 부채꼴 모양의 금속 155의 위에 솟아있다. 언급한 부채꼴 모양의 금속들은 채널 161과 채널 163의 두개 채널로 나뉜다. 채널 161과 163의 밑에는 에폭시나 세라믹이 놓여 있고, 이는 부채꼴 모양의 금속 150, 151, 153, 155, 157의 경우에도 마찬가지이다.
제6도에 보인 것과 같이, 리드 141은 다이오드 블럭 142의 하단에 금속화된 부분에 납땜이 되거나 에폭시로 접착된다. 리드 143은 다이오드 블럭 144의 하단에 금속화된 부분에 납땜이 되거나 에폭시로 접착된다. 리드 145는 다이오드 블럭 146의 하단에 금속화된 부분이 납땜이 되거나 에폭시로 접착된다. 리드 147은 다이오드 블럭 148의 하단에 금속화된 부분에 납땜이 되거나 에폭시로 접착된다.
본 발명의 구체적인 예에서, 각 다이오드 142, 144, 146, 148은 쇼트키-배리어형 다이오드이다.
제7도는 제6도의 선 7-7에 따라 얻어진 링 쿼드 단면의 측면도이다. 제7도에 보인 바와 같이, 금속 브리지 173과 리드 165는 캐소드 221과 애노드 183을 연결하는 금속의 일부분이다. 캐소드 221은 상단에 금으로된 층 222을 갖는 저항성 접촉 금속층으로 구성된다. 예를 들면, 금속으로 티타늄이 사용될 수 있다. 금으로된 층 222는 캐소드 221의 접촉 금속이 산화되는 것을 막기 우한 것이다. 캐소드 금속 221은 제7도에서처럼, 웰 혹은 함몰 부분을 따라 접촉함으로써 상단 표면에서 N+형 실리콘층 201까지 접촉된다.
다이오드 블럭 142는 또한 상부 산화물층 205, 중부 N-형 실리콘층 203, 하부 N+형 실리콘층 201을 포함한다. 다이오드 블럭 142는 N+형 실리콘 201과 리드 141간에 접촉을 가능하게 하는 금속층 172를 포함한다. 예를 들면, 금속으로 니크롬-골드가 사용될 수 있다.
애노드 183은 N-형의 실리콘층과 접촉하는 쇼트키-배리어 금속층 276을 포함한다. 예를 들면, 쇼트키-베리어 금속으로는 티타늄이 사용될 수 있다. 이리하여, 쇼트키-배리어 금속층 276과 N-형 실리콘층 211의 사이에는 금속-반도체 접합이 마련된다.
에어 브리지 215가 브리지 173을 산화물층 213과의 접촉으로부터 보호하기 위해서 금속 브리지 173의 밑에 형성된다. 에어 브리지 215는 흔히 에어갭 215로도 부른다.
제7도에서 볼 수 있는 바와 같이, 다이오드 블록 144는 상부 산화물층 213, 중부 N-형 실리콘층 211, 하부 N+형 실리콘층 209를 갖고 있다. 층 174는 접촉 금속층이다. 예를 들면, 접촉금속으로는 니크롬-골드가 사용된다. 접촉 금속층 174는 하부에서 실리콘 블럭 144가 금속화되어 있다는 것을 의미한다. 이로써 리드 143과의 양호한 접촉이 이루어진다.
캐소드 223은 상단에 금으로된 층 224를 갖는 저항성 접촉 금속층으로 구성되어 있다. 예를 들면, 금속으로는 티타늄이 사용될 수 있다. 금으로된 층 224는 캐소드 223의 접촉 금속이 산화되는 것을 막기 위한 것이다. 캐소드 금속 223은 제7도에서 보인 바와 같이, 웰 혹은 함몰 부분을 따라 접촉하므로써 상단 표면에서 N+형 실리콘층 209까지 접촉된다. 제7도에서 보인 바와 같이, 글래스 180은 다이오드 블럭 142와 144를 둘러싸고, 다이오드 블럭 142와 144를 함께 붙여주는 역할을 한다. 글래스 180은 모듈 182의 외곽선을 행성한다. 본 발명의 구체적인 예에서와 같이 모듈 182는 2.5 내지 3일 정도의 두께를 갖는다. 제7도에서 보는 바와 같이, 글래스 180의 두께는 층 205, 203, 201, 172의 두께를 모두 합한 만큼 두껍다. 하지만, 본 발명이 또 다른 예에서는 글래스 180이 다른 두께를 갖을 수도 있다는 것도 이해되어져야만 한다. 예를 들면, 글래스 180의 두께는 층 205, 203, 201, 172의 두께를 모두 합한 것의 반정도가 될 수도 있다는 것이다.
제7도에 보인 바와 같이, 리드 141은 하부 리드 패키지 159의 부채꼴 모양의 금속 위로 솟아있다. 부채꼴 모양의 금속 157은 하부 리드 패키지(159)의 하층을 형성하는 세라믹 또는 에폭시층 160의 상단에 놓인다.
빈 채널 161이 글래스 180의 밑에 놓인다.
리드 143은 부채꼴 모양의 금속 151위로 솟아 있다. 다시 말해서, 부채꼴 모양의 금속 151은 세라믹 또는 에폭시층 160의 위에 놓인다.
제8도는 모듈 182의 밑면도이다. 다이오드 블럭 142, 144, 146, 148의 금속화된 아랫부분을 볼 수 있다. 글래스 180이 다이오드 블럭 142, 144, 146, 148을 둘러싸고 있다. 금속 브리지 173, 175, 177, 179가 글래스 180의 이면에 있다.
제9도는 모듈 182가 없는 리드 패키지 159의 평면도이다. 리드 141, 143, 145, 147은 각 부채꼴 모양의 금속 157, 151, 153, 155에 위치한다. 채널 161과 163이 하단 리드 패키지를 십자로 교차한다.
제10도는 제7도의 선 10-10을 따라서 얻어진 링 쿼드 140의 하측단면도이다. 10도는 모듈 182에 접촉하는 리드 141, 143, 145, 147을 보여주고 있다. 그러나, 하단 리드 패키지 159의 나머지 부분은 볼 수가 없다. 리드 141은 다이오드 블럭 142의 금속화된 하부에 납땜되거나 에폭시로 접착된다. 리드 143은 다이오드 블럭 144의 금속화된 하부에 납땜되거나 에폭시로 접착된다. 리드 145는 다이오드 블럭 146의 금속화된 하부에 납땜되거나 에폭시로 접착된다. 리드 147은 다이오드 블럭 148의 금속화된 하부에 납땜되거나 에폭시로 접착된다. 금속 브리지 173, 175, 177, 179는 글래스 180의 이면에 위치한다.
제11도는 링 쿼드 140의 모듈 182의 투시도이다. 하단 리드 패키지 159는 제11도에는 나타나지 않았다.
제11도는 각각 세개의 기본층을 갖고 있는 다이오드 블럭 142, 144, 146, 148을 보여주고 있다. 다이오드 블럭 142는 하나의 산화물층 205, 하나의 N-형 실리콘층 203, 하나의 N+형 실리콘층 201을 갖고 있다. 다이오드 블럭 142는 또한 층 201밑에 금속화층 172을 갖고 있다.
다이오드 블럭 144는 하나의 상부 산화물층 213, 하나의 중부 N-형 실리콘층 211, 하나의 하부 N+형 실리콘층 209로 구성된다. 금속화된 층 174는 N+형 실리콘층 209을 덮는다. 다이오드 블럭 146은 상부 산화물층 261, 중부 N-형 실리콘층 259, 하부 N+실리콘층 257을 갖고 있다. 금속화된 층 274는 층 257의 하단부를 덮는다. 다이오드 블럭 148은 상부산화물층 255, 중부 N-실리콘층 253, 하부 N+실리콘층 251을 갖고 있다. 덧붙여서 말하면, 층 251의 밑에 금속화된 층 272가 놓여 있다. 금속화된 층 172, 174, 274, 272는 예를 들면 니크롬-골드로 구성되며, 저항성 접촉의 역할을 한다.
제11도에서 볼 수 있는 바와 같이, 금속 브리지 173은 리드 165와 캐소드 282를 애노드 183에 연결한다. 금속 브리지 175는 리드 167과 캐소드 284를 다이오드 146의 애노드 185에 연결한다. 금속 브리지 177은 리드 169와 다이오드 146의 캐소드 286을 다이오드 148의 애노드 187에 연결한다. 금속 브리지 179는 리드 171과 다이이오드 148의 캐소드 288을 다이오드 142의 애노드 181에 연결한다.
다이오드 블럭 146의 애노드 185의 쇼트키-배리어 금속을 구성하는 층 292를 제11도에 보였다. 제11도에 보인 바와 같이, 다이오드 142, 144, 146, 148의 캐소드와 애노드의 상호결선은 모듈 182의 상단을 지나게 있다. 하지만, 제10도에서 이미 언급한 바와 같이, 리드 141, 143, 145, 147은 링 쿼드 140의 모듈 182의 다이오드들의 하단에 연결된다. 이는 다시 말해서 열이 다이오드 142, 144, 146, 148의 상단에서부터 하단을 통해서 방출되게 된다는 것이다. 다시 말해서, 링 쿼드 140의 경우 에너지가 단지 칩을 통해서 수평방향으로 뿐만 아니라 칩들을 통해서 리드로 에너지가 전달되기 때문에, 방열에는 세가지의 자유도가 존재한다는 것이다. 달리 말한다면, 에너지가 칩을 가로질러 수평방향으로 보다는 수직방향으로 방출된다는 것이다. 이렇게 해서 링 쿼드 140은 좋은 방열 특성을 갖게 된다.
링 쿼드 140이 적은 수의 리드를 갖는다는 것도 또한 펄스 천이에 의한 탄소 흔적에 의해 작은 캐소드/애노드 접합부분(topography)이 파괴되는 것이 막는다. 외부배선이 다이오드들의 하단에 있고, 캐소드와 애노드간의 상호접속이 링 쿼드 140의 다이오드의 상단에 만들어져 있기 때문에 링 쿼드 140에서는 파괴적인 탄소 자취의 발생이 억제되게 된다.
각 리드 165, 167, 171은 각 애노드 181, 183, 185, 187의 옆에 반원형의 부분을 형성한다. 이는 애노드가 캐소드에 더욱 가까이 놓일 수 있게 하는 동시에 날카로운 모서리에 기인하는 패러데이 효과를 감소시키게 된다.
링 쿼드 140은 다이오드 블럭 142, 144, 146, 148이 플라잉 리드를 갖지 않기 때문에 더욱 작은 크기로 만들수 있을 뿐만 아니라 웨이퍼 패키징 밀도도 높일 수가 있다. 대신에 리드 141, 142, 145, 147은 제2패키지 어셈블리 159(제9도 참조)에 들어있다.
그러므로, 플라잉 리드를 상단에 가지지 않기 때문에 다이오드 블럭 142, 144, 146, 148은 더욱 작게 만들어질 수가 있다. 더욱 작은 다이오드 블럭은 실제 크기가 작다는 것, 즉 하나의 실리콘 웨이퍼당 더 많은 링 쿼드를 실을 수가 있다는 것을 의미하는 것이다.
모듈 182는 글래스 180이 다이오드 블럭 142, 144, 146, 148을 둘러싸고 있어서 깨지기가 쉽지 않을 뿐만 아니라, 제11도에 보인 것과 같이 앞에서 언급한 다이오드 블럭만큼 두껍게 만들어질 수가 있다. 링 쿼드 140은 또한 리드 141, 143, 145, 147이 모듈 182의 상단에 있기 보다는 하단 리드 패키지 159의 일부분으로 되어 있어서 빔 리드가 잘 구부러지지 않는다. 그밖의 실시예에서는, 글래스 180이 어떠한 두께로든지 만들어질 수 있다.
링 쿼드 140은 이중 더블-밸런스드 믹서의 부품으로 사용될 수 있다. 하나의 이중 더블-밸런스드 믹서는 여덟개의 다이오드들로 구성된다. 하나의 이중 더블-밸런스드 믹서는 두개의 링 쿼드를 함께 배선하여 만들어질 수 있다. 그러한 접속은 흔히 더블 스타 상호접속으로 알려져 있으며, 삼차원 공간상에서 여덟개의 리드를 사용해서 이뤄진다. 이중 더블-밸런스드 믹서에 두개의 링 쿼드를 사용하면, 각 링 쿼드 140이 다이오드 블럭 142, 144, 146, 148의 전면과 이면 양쪽에 리드를 가지고 있기 때문에 다이오드간의 상호 접속을 간략화할 수 있다.
제12도와 제13도는 제조과정중에 부분적으로 완성된 링 퀴드 140의 모듈 182를 보여주고 있다. 제조공정은 상단에 N-형의 실리콘층을 하단에 N+형의 실리콘층을 갖는 실리콘 웨이퍼를 가지고 시작한다. 먼저 실리콘 웨이퍼 상단에 산화물층이 형성된다. 그런 다음에 산화물과 N-형 실리콘층을 뚫고 N+형 실리콘층에 이르는 에칭을 통해서 다수의 웰을 만들기 위한 사진석판(photolithography)처리가 이뤄진다. 사진석판 (photolithography)처리에 있어서, 어떤 영역이 에칭되고 어떤 영역이 에칭되지 않아야 할 지를 결정하기 위해서 패턴 혹은 마스크가 사용된다. 에칭될 웰들은 다이오드 블럭 142, 144, 146, 148의 캐소드로 사용된다. 이리하여 웰들은 구멍 에칭 공정(pit etch process)에 의해서 형성된다. 다음으로, 산화물과 실리콘층이 궁극적으로는 다이오드 블럭을 형성하는 다수의 유사 메사구조(또는 메사로드 불린다)로 에칭되거나 절단된다.
제12도에서, 웨이퍼 301은 제조공정에서 사용되는 실리콘 웨이퍼를 나타낸다. 웨이퍼 301, 325와 321의 거리를 합친 약 10에서 12밀리의 두께를 갖는다.
산화물과 실리콘이 다이오드 블럭 142, 144, 146, 148을 형성하기 위해서 에칭되거나 절단되었을 때에 제12도에 보인 것과 같이 깊이 325에 도달한다. 깊이 325는 약 2.5에서 3밀에 이른다. 절단용 톱이나 에칭물질은 제12도에서와 같이 선 309를 관통한다. 채널 305, 306, 307은 에칭이나 절단 공정을 통해서 형성된다. 하지만, 제조공정의 이 단계에서는 아직 글래스 180이 입혀져 있지 않다. 절단이나 에칭이 이루어지면, 각 매사나 초기단계에 있는 다이오드 블럭은 그 메사와 인접하며 그 하단에 실리콘이 존재하는 다수의 빈 채널을 갖는다. 예를 들면, 제12도의 메사 331은 채널 305와 306에 인접하고 있다. 메사 333은 채널 306과 307에 인접하고 있다. 여기서 언급한 채널 305, 306, 307은 다만 깊이 325일 정도일 뿐이며, 이는 채널 305, 306, 307 밑에 놓여 있는 실리콘 웨이퍼 301의 실리콘에 따른 것이다.
각 메사 혹은 초기 단계의 다이오드 블럭은 대략 2.5 내지 3밀의 두께이며, 이는 깊이 325가 대략 2.5 내지 3밀 정도라는 것을 의미한다.
각 메사는 하나의 상부 산화물층, 하나의 중부 N-형 실리콘층, 하나의 하부 N+형 실리콘층과 하나의 웰을 갖는다. 예를 들면, 메사 331(즉, 초기단계의 다이오드 블럭 331)은 하나의 상부 산화물층 310, 하나의 중부 N-형 실리콘층 312, 하나의 하부 N+형 실리콘층 314를 갖는다. 메사 333은 하나의 산화물층 310, 하나의 중부 N-형 실리콘층 312, 하나의 N+형 실리콘층 314를 갖는다. 위에서 밝힌 바와 같이 다이오드 블럭 331, 333도 또한 사진석판(photolithography) 공정에 의해 형성된 하나의 웰을 각각 갖는다(제12도에는 웰들을 표시하지 않았음). 제13도에서, 웰 491은 메사 442속에 형성되어 있고, 웰 493은 메사 444에, 웰 495는 메사 446에, 웰 497은 메사 448에 각각 형성되어 있다.
그리고 나서 에칭이나 절단에 의해서 만들어진 채널은 글래스로 채워진다. 이리하여, 제12도의 채널 305, 306, 307은 글래스 180으로 채워진다. 산화물층에서 N-층에 이르는 다수의 개구부가 그 다음으로 형성된다. 이들 개구부는 애노드접촉을 위한 것들이다. 각 메사 혹은 초기 단계의 다이오드 블럭은 애노드당 하나의 개구부를 취한다. 사진석판공정의 일환으로 애노드 개구부가 에칭에 의해 형성된다. 각 개구부는 대략 4 내지 12미크론의 직경을 갖는다. 제13도에서, 애노드 개구부 481은 메사 442의 속에 형성되고, 애노드 개구부 483은 메사 444에, 애노드 개구부 485는 메사 446에, 애노드 개구부 487은 메사 448에 각각 형성된다.
포토레지스트 영역 421, 423, 425, 427이 제13도에 보인 바와 같이 메사나 글래스의 상단에 입혀진다. 포토레지스트 영역은 제7도에서 보인 에어 브리지 215를 포함하는 상기의 에어 브리지들을 형성하기 위해서 사용된다.
제1금속이 제12도의 웨이퍼 301의 상단 300에 고진공 시스템 속에서 증착된다. 제2금속층이 제12도의 웨이퍼 301의 상단 300에 증착된 제1금속층의 위에 고진공 시스템 속에서 증착된다. 제1금속층은 접촉 금속(contact metal)으로도 불리운다. 본 발명의 구체적인 예에서는, 두번째 금속층이 금으로 되어 있다. 이 금으로된 층은 티타늄의 산화를 방지한다.
제1금속층은 증착 중에 캐소드 웰 혹은 함몰부분으로 들어가서 N+형의 실리콘층과 접촉하여 애노드를 형성한다. 증착중에 애노드 개구부에 들어간 제1금속층은 N-형의 실리콘층과 접촉하여 애노드를 형성한다. 애노드 개구부에 들어간 제1금속층은 제13도의 메사 442, 444, 446, 448의 각 애노드를 위한 금속-반도체 접합의 역할을 한다.
반도체 산업계에서 흔히 사용하는 마스킹과 금속 에칭 기술을 사용해서 제12도의 실리콘 웨이퍼 301의 상단 300에 플레이트 혹은 리드 구조가 만들어진다. 금속 플레이트 혹은 리드는 각각의 금속 플레이트 리드가 제13도의 메사 442의 애노드 481을 메사 448의 캐소드 497에 연결하고, 메사 444의 애노드 483을 메사 442의 캐소드 491에, 메사 446의 애노드 485를 메사 444의 캐소드 493에, 메사 448의 애노드 487을 메사 446의 캐소드 495에 각각 연결한다. 앞의 설명에 따르면 언급한 플레이트나 리드는 하나의 제1하부 금속층과 하나의 제2상부 금속층으로 구성된다. 본 발명의 선택된 구체적인 예에서는, 제1금속층에 티타늄이, 제2금속층으로는 금이 사용된다.
다음으로, 제13도의 포토레지스트 영역 421, 423, 425, 427은 언급한 애노드와 캐소드를 연결하는 리드 혹은 플레이트 밑의 영역 421, 423, 425, 427에 에어 브리지를 형성하기 위해서 제거된다. 또 다른 본 발명의 구체적인 예에서는 포토레지스트가 제거되지 않는다. 오히려, 포토레지스트 브리지의 역할을 받기 위해 포토레지스트는 그 자리에 남게 된다.
그 다음으로 중앙 채널이 실제적으로 정방형 패턴을 형성하는 네개의 다이오드 블럭이나 메사를 포함하는 하나의 모듈을 형성하기 위해 글래스로 충전된 채널 중 선택된 것들을 통해서 절단된다. 제12도에서 중앙 채널은 채널 306이 아니라, 채널 305와 307을 통해서 절단된다. 글래스 180은 채널 305의 좌우측과 채널 307의 좌우측에 남아있게 된다. 그 결과 메사 331과 333은 글래스 180에 의해 둘러싸여 있다. 제13도에서와 같이, 메사 442, 444, 446, 448은 글래스 480에 의해서 둘러싸여 있다.
제12도에 따르면, 메사 331과 333을 갖는 실리콘 웨이퍼 300이 다음으로 이면의 실리콘을 선 309까지 제거하기 위해서 모래분사(sandblasting)나 에칭으로 처리된다. 다시 말해서, 제12도에서 선 321로 표시된 실리콘까지 모래분사나 에칭에 의해서 제거된다는 것이다. 글래스 180에 도달하면 모래분사나 에칭을 마친다. 본 발명의 또 다른 구체적인 예에서는, 실리콘 웨이퍼 300이 뒤에 겹쳐질 수 있다.
일단 이면 실리콘이 제거되면, 그리고 나서 모듈 329의 하단이 금속화된다. 다시 말해서, 모듈 329 아래에 선 309로 표시된 영역이 금속화된다는 것이다.
채택된 금속화공정에서, 니크롬-골드가 저항성 접촉을 만들면서, 모듈 329의 하단에 증착된다. 다시 말해서, 니크롬-골드가 모듈 329 아래에 선 309로 표시되는 영역에 증착된다는 것이다. 그리고 나서 니크롬-골드는 글래스 180으로부터 제거되지만 실리콘 영역 314로부터는 제거되지 않는다. 다시 말해서, 포토매스킹과 에칭을 통해서, 실리콘 영역을 절연시키기 위해서 메사 331을 위해서 영역 314, 메사 333을 위해서 영역 314의 밑에 금속랜드 영역이 만들어진다. 이리하여 각 메사의 N+형 실리콘층의 하단이 금속화된다. 그리고 나서 모듈 329가 따로 떼어져서 시험된다. 모듈 329는 하단부터 시험될 수 있으며, 더 자세히는 선 309로 표시된 영역부터 시험될 수 있다. 하단으로부터의 시험이 가능하므로, 깨지기 쉬운 상부 플라잉 빔을 사용하는 상단으로부터의 시험은 피한다. 본 발명의 또 다른 구체적인 예에서 니크롬, 니켈 및 기타 금속이 다이오드 블럭이 캐소드와 애노드에 사용되는 티타늄 대신 사용될 수 있다.
본 발명이 또 다른 구체적인 예에서는 다이오드 블럭의 N-영역을 Ⅰ영역이라고 부른다.
모듈 329가 만들어지고 시험된 다음에는, 제9도에서의 하단 리드 패키지 159의 상단에 놓여져서, 제10도와 제6도에 나타낸 것처럼 정렬된다. 다시 말해서, 리드 141, 143, 145, 147은 각 다이오드 블럭 142, 144, 146, 148에 접촉된다. 모듈 329(모듈 182와 마찬가지임)과 하단 리드 패키지 159는 모두 링 쿼드 패키지를 형성하기 위해서 검정 에폭시 수지 속에 넣어지거나 금속화된 세라믹에 접착된다. 언급한 패키지는 통상적으로 깨지기 쉬운 것이 아니다.
이상의 명세서에서, 본 발명은 그 구체적인 특정 실시예를 통해서 설명했다. 하지만, 첨부된 특허청구범위에 보인 것과 같은 본 발명의 보다 넓은 정신과 연구범위를 벗어나지 않은 채 거기에 덧붙여 다양한 수식과 변화가 가능하다는 것은 자명한 사실이다. 따라서, 명세서와 도면은 구속적, 제한적인 의미로서 보다는 실례의 범주에 속하는 것으로 받아들여져야 할 것이다.

Claims (12)

  1. (1) 각각의 블록이 제2측면(side)으로부터 반대되는 제1측면을 갖으며, 또한 각각의 블록이 제1전도형의 반도체 제1영역과 제2전도형의 반도체 제2영역을 포함하는 다이오드를 각각 포함하고 있는 그런 제1, 제2, 제3 및 제4블록; (2) 상기 제1블록 다이오드의 제1영역으로부터 상기 제2블록 다이오드의 제2영역으로 뻗어 있으며, 상기 제1블록의 제1측면 일부와 상기 제1블록의 제1측면 일부에 걸쳐 뻗어있는 제1금속 배선 구조; (3) 상기 제2블록 다이오드의 제1영역으로부터 상기 제3블록 다이오드의 제2영역으로 뻗어 있으며, 상기 제2블록의 제1측면 일부와 상기 제3블록의 제1측면 일부에 걸쳐 뻗어있는 제2금속 배선 구조; (4) 상기 제3블록 다이오드의 제1영역으로부터 상기 제4블록 다이오드의 제2영역으로 뻗어 있으며, 상기 제3블록의 제1측면 일부와 상기 제4블록의 제1측면 일부에 걸쳐 뻗어있는 제3금속 배선 구조; (5) 상기 제4블록 다이오드의 제1영역으로부터 상기 제1블록 다이오드의 제2영역으로 뻗어 있으며, 상기 제4블록의 제1측면 일부와 상기 제1블록의 제1측면 일부에 걸쳐 뻗어있는 제3금속 배선 구조; (6) 상기 제1블록 다이오드의 제2영역에 접속되며, 상기 제1블록의 제2측면에서 외부 회로와의 캐소드 접속을 제공하는 상기 제1블록 제2측면의 제1금속층; (7) 상기 제2블록 다이오드의 제2영역에 접속되며, 상기 제2블록의 제2측면에서 외부 회로와의 캐소드 접속을 제공하는 상기 제2블록 제2측면의 제2금속층; (8) 상기 제3블록 다이오드의 제2영역에 접속되며, 상기 제3블록의 제2측면에서 외부 회로와의 캐소드 접속을 제공하는 상기 제3블록 제2측면의 제3금속층; (9) 상기 제4블록 다이오드의 제2영역에 접속되며, 상기 제4블록의 제2측면에서 외부 회로와의 캐소드 접속을 제공하는 상기 제4블록 제2측면의 제4금속층을 포함해서 이루어진 링 쿼드.
  2. 제1항에 있어서, 상기 제1, 제2, 제3 및 제4블록의 각 다이오드는 쇼트기-배리어 다이오드인 것을 특징으로 하는 링 쿼드.
  3. 제1항에 있어서, 제1, 제2, 제3 및 제4블록은 그 각각의 제1 및 제2측면 이외의 다른 측면이 글래스로 둘러싸여 있는 것을 특징으로 하는 링 쿼드.
  4. 제1항에 있어서, (1) 상기 제1금속층에 연결되고, 상기 제1블록의 제2측면에 형성된 제1리드; (2) 상기 제2금속층에 연결되고, 상기 제2블록의 제2측면에 형성된 제2리드; (3) 상기 제3금속층에 연결되고, 상기 제3블록의 제2측면에 형성된 제3리드; 및 (4) 상기 제4금속층에 연결되고, 상기 제4블록의 제2측면에 형성된 제4리드를 포함하는 리드 구조를 더 포함하는 것을 특징으로 하는 링 쿼드.
  5. 4개 다이오드를 포함하는 링 쿼드 형성하는 방법에 있어서, N-층과 상기 N-층 아래의 N+층을 갖는 실리콘 상부에 산화막을 형성하는 단계; 각각의 웰을 위해 상기 산화막과 N-층을 뚫고 상기 N+층에 이르는 에칭에 의해 다수의 웰을 형성하는 단계; 각 메사가 상부 산화막층, 중간 N-층 , 하부 N+층 및 상기 다수의 웰중 적어도 하나 웰을 갖고, 각 메사와 각 채널 하부의 실리콘에 다수의 빈 채널이 인접하게 되도록, 상기 산화막과 실리콘을 제1메사, 제2메사, 제3메사 및 제4메사로 절단하는 단계; 상기 채널을 절연체로 채우는 단계; 상기 각 메사가 다수의 개구부중 적어도 하나의 개구부를 갖게 되도록, 상기 산화막을 통해 상기 N-층에 이르는 다수의 개구부를 형성하는 단계; 금속이 상기 N-층에 접촉하도록 상기 다수의 개구부 각각으로 금속을 입히므로써 다수의 애노드를 형성하는 단계; 금속이 상기 N+층에 접촉하도록 상기 다수의 웰 각각으로 금속을 입히므로써 다수의 캐소드를 형성하는 단계; 상기 제2메사의 캐소드를 상기 제1메사의 캐소드를 접속하는 단계; 상기 제3메사의 애노드로 상기 제2메사의 캐소드를 접속하는 단계; 상기 제4메사의 애노드로 상기 제3메사의 애노드로 접속하는 단계; 상기 제1메사의 애노드로 상기 제4메사의 캐소드를 접속하는 단계; 각 메사가 상기 절연체에 의해 사면이 둘러싸인 제1, 제2, 제3 및 제4메사를 포함하는 모듈을 형성하기 위해 상기 절연체를 지나 실리콘까지 중앙채널을 절단하는 단계; 상기 모듈 아래의 실리콘이 제거되고, 상기 제1메사가 제1다이오드가 되고, 상기 제2메사가 제2다이오드가 되고, 상기 제3메사가 제3다이오드가 되고, 상기 제4메사가 제4다이오드가 되도록, 상기 절연체의 하단까지 실리콘을 제거하는 단계; 및 각 다이오드의 N+층 하부를 금속화하는 단계를 포함하여 이루어진 링 쿼드 형성방법.
  6. 제5항에 있어서, 상기 다수의 애노드와 캐소드를 형성하기 위해 사용된 금속은 티타늄인 것을 특징으로 하는 링 쿼드 형성방법.
  7. 제5항에 있어서, 상기 다수의 애노드와 캐소드를 형성하기 위해 사용된 금속은 니켈인 것을 특징으로 하는 링 쿼드 형성방법.
  8. 제5항에 있어서, 상기 다수의 애노드와 캐소드를 형성하기 위해 사용된 금속은 니컬인것을 특징으로하는 링 쿼드 형성방법.
  9. 제5항에 있어서, 상기 다수의 애노드와 캐소드를 형성하기 위해 사용되는 금속을 금으로 코팅하는 단계를 더 포함하는 것을 특징으로 하는 링 쿼드 형성방법.
  10. 제5항에 있어서, 상기 제1다이오드의 N+층의 금속화된 하부에 제1커넥터를 접속하는 단계; 상기 제2다이오드의 N+층의 금속화된 하부에 제2커넥터를 접속하는 단계; 상기 제3다이오드의 N+층의 금속화된 하부에 제3커넥터를 접속하는 단계; 및 상기 제4다이오드의 N+층의 금속화된 하부에 제4커넥터를 접속하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 링 쿼드 형성방법.
  11. 제5항에 있어서, 상기 제1항, 제2, 제3 및 제4커넥터는 하부 리드 패키지의 일부가 되는 빔 리드인 것을 특징으로 하는 링 쿼드 형성방법.
  12. 제5항에 있어서, 상기 절연체는 글래스인 것을 특징으로 하는 링 쿼드 형성방법.
KR1019900701572A 1988-11-21 1989-11-20 링 쿼드에 있어서 쇼트키-배리어 다이오드 용 빔리드 KR0133730B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US27506788A 1988-11-21 1988-11-21
US275,067 1988-11-21
PCT/US1989/005243 WO1990005997A1 (en) 1988-11-21 1989-11-20 An improved beam leads for schottky-barrier diodes in a ring quand

Publications (2)

Publication Number Publication Date
KR900702576A KR900702576A (ko) 1990-12-07
KR0133730B1 true KR0133730B1 (ko) 1998-04-23

Family

ID=23050755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900701572A KR0133730B1 (ko) 1988-11-21 1989-11-20 링 쿼드에 있어서 쇼트키-배리어 다이오드 용 빔리드

Country Status (3)

Country Link
KR (1) KR0133730B1 (ko)
AU (1) AU4649489A (ko)
WO (1) WO1990005997A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280194A (en) * 1988-11-21 1994-01-18 Micro Technology Partners Electrical apparatus with a metallic layer coupled to a lower region of a substrate and metallic layer coupled to a lower region of a semiconductor device
US5592022A (en) * 1992-05-27 1997-01-07 Chipscale, Inc. Fabricating a semiconductor with an insulative coating
US5403729A (en) * 1992-05-27 1995-04-04 Micro Technology Partners Fabricating a semiconductor with an insulative coating
WO1995026569A1 (en) * 1992-05-27 1995-10-05 Micro Technology Partners Fabricating a semiconductor with an insulative coating
US5656547A (en) * 1994-05-11 1997-08-12 Chipscale, Inc. Method for making a leadless surface mounted device with wrap-around flange interface contacts
WO1995034083A1 (en) * 1994-06-09 1995-12-14 Chipscale, Inc. Resistor fabrication

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3886578A (en) * 1973-02-26 1975-05-27 Multi State Devices Ltd Low ohmic resistance platinum contacts for vanadium oxide thin film devices
US3944447A (en) * 1973-03-12 1976-03-16 Ibm Corporation Method for fabrication of integrated circuit structure with full dielectric isolation utilizing selective oxidation
US3820235A (en) * 1973-05-21 1974-06-28 Philco Ford Corp Guard ring structure for microwave schottky diode
US4063176A (en) * 1976-07-29 1977-12-13 Vari-L Company, Inc. Broadband high frequency mixer
US4250520A (en) * 1979-03-14 1981-02-10 Rca Corporation Flip chip mounted diode
JPS56148848A (en) * 1980-04-21 1981-11-18 Nec Corp Beam lead type semiconductor device
DE3265928D1 (en) * 1981-01-23 1985-10-10 Fairchild Camera Instr Co Low resistance schottky diode on polysilicon/metal-silicide
US4859629A (en) * 1986-04-18 1989-08-22 M/A-Com, Inc. Method of fabricating a semiconductor beam lead device
US4855796A (en) * 1986-06-06 1989-08-08 Hughes Aircraft Company Beam lead mixer diode

Also Published As

Publication number Publication date
KR900702576A (ko) 1990-12-07
WO1990005997A1 (en) 1990-05-31
AU4649489A (en) 1990-06-12

Similar Documents

Publication Publication Date Title
US5280194A (en) Electrical apparatus with a metallic layer coupled to a lower region of a substrate and metallic layer coupled to a lower region of a semiconductor device
US6022758A (en) Process for manufacturing solder leads on a semiconductor device package
US5481133A (en) Three-dimensional multichip package
JP3895595B2 (ja) 背面接触により電気コンポーネントを垂直に集積する方法
JP3229206B2 (ja) マルチチップ・スタック用の導電性モノリシックｌ接続を備えたエンドキャップ・チップおよびその製造方法
KR100656218B1 (ko) 반도체 또는 유전체 웨이퍼 상에 제조된 패키지 상의 시스템
US5793117A (en) Semiconductor device and method of fabricating the same
US5751554A (en) Testable chip carrier
JP2008016855A (ja) 積層チップを備えた半導体素子、および、その製造方法
KR20100087329A (ko) 칩 스케일 적층형 다이 패키지
US5358826A (en) Method of fabricating metallized chip carries from wafer-shaped substrates
US5444009A (en) Fabricating a semiconductor with an insulative coating
US5592022A (en) Fabricating a semiconductor with an insulative coating
US6617198B2 (en) Semiconductor assembly without adhesive fillets
KR0133730B1 (ko) 링 쿼드에 있어서 쇼트키-배리어 다이오드 용 빔리드
US6124149A (en) Method of making stackable semiconductor chips to build a stacked chip module
US20210175203A1 (en) Method for manufacturing electronic chips
US6278618B1 (en) Substrate strips for use in integrated circuit packaging
JP7382110B2 (ja) 回転を伴う積層によるチップの組み立て
US4672415A (en) Power thyristor on a substrate
JPH01258458A (ja) ウェーハ集積型集積回路
US10651374B2 (en) Semiconductor device, and method for manufacturing the same
US4536638A (en) Chip assembly
JPH0661529A (ja) 発光装置およびその製造方法
JP2805563B2 (ja) 反射型光結合装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101214

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee