KR0132636Y1 - Data line connector using single communication line - Google Patents

Data line connector using single communication line Download PDF

Info

Publication number
KR0132636Y1
KR0132636Y1 KR2019960017002U KR19960017002U KR0132636Y1 KR 0132636 Y1 KR0132636 Y1 KR 0132636Y1 KR 2019960017002 U KR2019960017002 U KR 2019960017002U KR 19960017002 U KR19960017002 U KR 19960017002U KR 0132636 Y1 KR0132636 Y1 KR 0132636Y1
Authority
KR
South Korea
Prior art keywords
communication
start bit
data
interface unit
line
Prior art date
Application number
KR2019960017002U
Other languages
Korean (ko)
Other versions
KR980005819U (en
Inventor
김형태
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR2019960017002U priority Critical patent/KR0132636Y1/en
Publication of KR980005819U publication Critical patent/KR980005819U/en
Application granted granted Critical
Publication of KR0132636Y1 publication Critical patent/KR0132636Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0002Modulated-carrier systems analog front ends; means for connecting modulators, demodulators or transceivers to a transmission line
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 고안은 통신기기의 통신라인 접속장치에 관한 것으로, 특히 스타트비트를 사용하는 변조방식을 이용하여 여러 통신기기의 접속을 효율적으로 접속하는 단일통신라인을 이용한 데이터라인 접속장치에 관한 것이다.The present invention relates to a communication line connection device of a communication device, and more particularly, to a data line connection device using a single communication line for efficiently connecting the connection of several communication devices using a modulation method using a start bit.

즉, 다수의 송신단말측 통신기기(10)로부터 입력된 신호를 변조시켜 다중화하는 멀티플렉서(20)와, 상기 멀티플렉서(20)에서 다중화된 신호의 스타트비트를 변조하는 스타트비트발생부(30)와, 상기 스타트비트발생부(30)에서 변조된 신호를 전송선로로 송신하는 송신인터페이스부(40)와, 전송선로를 통해 입력된 통신데이터를 수신하는 수신인터페이스부(50)와, 상기 수신인터페이스부(50)에서 수신된 통신데이터의 스타트비트를 검출하는 스타트비트검출부(60)와, 상기 수신인터페이스부(50)로부터 입력된 다중화된 통신데이터를 상기 스타트비트검출부(60)에서 스타트비트의 검출에 의해 선택된 신호로 시분할하는 디멀티플렉서(70)와, 상기 디멀티플렉서(70)에서 분할된 신호를 해당하는 수신단말측 통신기기(90)로 시프트시켜 출력하는 시프트레지스터(80)로 구성하여, 효율적인 장치구성과, 스타트비트를 필요로 하는 데이터를 전송하므로 비동기통신에 적합하여 여러 가지의 통신장비를 연결하여 사용할 수 있다.That is, the multiplexer 20 modulates and multiplexes signals inputted from a plurality of communication terminal side communication devices 10, and the start bit generator 30 modulates start bits of signals multiplexed by the multiplexer 20; A transmission interface unit 40 for transmitting the signal modulated by the start bit generator 30 to a transmission line, a reception interface unit 50 for receiving communication data input through the transmission line, and the reception interface unit A start bit detection unit 60 for detecting start bits of the communication data received at 50 and multiplexed communication data input from the receiving interface unit 50 for detecting the start bits in the start bit detection unit 60; A demultiplexer 70 time-divided into a signal selected by the signal, and a shift register 80 which shifts and outputs a signal divided by the demultiplexer 70 to a corresponding communication terminal 90 at a receiving terminal. It is suitable for asynchronous communication and can connect and use various communication equipments because it transmits data that requires efficient device configuration and start bit.

Description

단일통신라인을 이용한 데이터라인 접속장치Data line connection device using single communication line

제1도는 본 고안에 따른 단일통신라인을 이용한 데이터라인 접속장치를 도시한 블록도.1 is a block diagram showing a data line connection apparatus using a single communication line according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 송신단말측 통신기기 20 : 멀티플렉서10: communication terminal side communication device 20: multiplexer

30 : 스타트비트발생부 40 : 송신인터페이스부30: start bit generating unit 40: transmitting interface unit

50 : 수신인터페이스부 60 : 스타트비트검출부50: receiving interface unit 60: start bit detection unit

70 : 디멀티플렉서 80 : 시프트레지스터70: demultiplexer 80: shift register

90 : 수신단말측 통신기기90: receiving terminal communication device

본 고안은 통신기기의 통신라인 접속장치에 관한 것으로, 특히 스타트비트를 사용하는 변조방식을 이용하여 여러 통신기기의 접속을 효율적으로 하는 단일통신라인을 이용한 데이터라인 접속장치에 관한 것이다.The present invention relates to a communication line connection device of a communication device, and more particularly, to a data line connection device using a single communication line to efficiently connect several communication devices using a modulation method using start bits.

종래의 통신라인에서 여러 통신기기들은 데이터버스라인을 통하여 통신을 할 수 있었는데, 이때 통신데이터의 전송방식으로는 비동기방식과 동기방식이 있다.In the conventional communication line, various communication devices were able to communicate through the data bus line. At this time, there are asynchronous and synchronous methods of communication data.

상기 비동기방식은 계속되는 각 비트, 캐리어 또는 사상(事象) 사이의 시간간격이 가변되는 전송방식으로, 데이터의 전송계 또는 수신장치에서 송신되는 캐릭터나 블록에 타이밍정보를 포함시켜 송신하는 것이 필요한 방식이다. 즉, 캐릭터나 블록은 같은 비트레이트(Bit Rate)로 송신되어 수신된다고 해도 송신기나 수신기는 동기하여 동작되는 것이 아니고, 각 캐릭터나 블록은 완전히 독립정보로서 그 개시와 종료를 나타내는 비트를 붙여 송신된다.The asynchronous method is a transmission method in which a time interval between successive bits, carriers, or events is variable, and it is necessary to include timing information in a character or block transmitted from a data transmission system or a receiver. . In other words, even if a character or a block is transmitted and received at the same bit rate, the transmitter and the receiver are not operated in synchronization, and each character or block is completely independent and transmitted with bits indicating its start and end. .

또한, 동기방식은 송신기와 수신기사이에서 공통으로 사용되고 있는 시간베이스(Clock;클록)에 대하여 데이터가 연속으로 주어지도록 된 방식으로, 송신되는 데이터가 없을 때는 수신기와 송신기의 동기를 유지하기 위해 싱크(SYNC) 또는 아이들(IDLE)이라는 제어문자가 보내진다.In addition, the synchronization method is a method in which data is continuously given to a time base (clock) which is commonly used between the transmitter and the receiver. When no data is transmitted, the synchronization method is used to maintain synchronization between the receiver and the transmitter. A control character called SYNC) or idle is sent.

이와 같이 데이터를 전송하는 방식으로 동기식과 비동기식은 각각의 특징을 가지고 있다. 그러나 상기 비동기식은 각 캐릭터나 블록의 전후에 스타트비트 및 엔드비트를 붙여 송수신간에 동기를 취하기 때문에 저속이나 중속의 데이터전송에 적합하여 시간상의 제약을 받는 단점이 있었다.As such, synchronous and asynchronous have respective characteristics. However, the asynchronous type has a drawback in that it is suitable for low speed or medium speed data transmission and is limited in time because the asynchronous start and end bits are attached before and after each character or block to synchronize data.

또한, 동기방식은 어떤 특정의 조합부호를 동기신호로써 여러개를 연속으로 송신한뒤에 데이터를 보내기 때문에 회로구성 및 장치가 복잡해지는 단점이 있었다.In addition, the synchronous method has a disadvantage in that a circuit configuration and a device are complicated because a certain combination code is transmitted as a synchronous signal after transmitting several data in sequence.

따라서, 이러한 데이터전송방식에서는 각 통신기기에 해당하는 통신데이터를 변조하기 위하여, 각 통신기기에 대한 데이터를 전체적으로 변조를 하게 되면 회로구성 및 시스템의 복잡성과 빠른 데이터통신이 어려워져 효율적인 통신을 하기가 어려운 문제가 있었다.Therefore, in this data transmission method, in order to modulate the communication data corresponding to each communication device, if the data for each communication device is modulated as a whole, the circuit configuration and system complexity and fast data communication are difficult to efficiently communicate. There was a difficult problem.

본 고안은 상기와 같이 버스(BUS)라인을 통한 데이터전송방식의 문제를 해소하기 위하여 안출한 것으로, 비동기식의 변조방식에서 데이터의 처음부분에 해당하는 스타트비트만을 변조하여 여러 통신기기의 데이터를 전송함으로써, 효율적인 데이터통신이 가능한 단일통신라인을 이용한 데이터라인 접속장치를 제공하기 위한 것이 목적이다.The present invention was devised to solve the problem of the data transmission method through a bus line as described above. In the asynchronous modulation method, only the start bit corresponding to the beginning of the data is modulated to transmit data of various communication devices. Accordingly, an object of the present invention is to provide a data line connection apparatus using a single communication line capable of efficient data communication.

상기의 목적을 달성하기 위하여 본 고안은, 다수의 송신단말측 통신기기로부터 입력된 신호를 변조시켜 다중화하는 멀티플렉서와, 상기 멀티플렉서에서 다중화된 신호의 스타트비트를 변조하는 스타트비트발생부와, 상기 스타트비트발생부에서 변조된 신호를 전송선로로 송신하는 송신인터페이스부와, 전송선로를 통해 입력된 통신데이터를 수신하는 수신인터페이스부와, 상기 수신인터페이스부에서 수신된 통신데이터의 스타트비트를 검출하는 스타트비트검출부와, 상기 수신인터페이스부로부터 입력된 다중화된 통신데이터를 상기 스타트비트검출부에서 스타트비트의 검출에 의해 선택된 신호로 시분할하는 디멀티플렉서와, 상기 디멀티플렉서에서 분할된 신호를 해당하는 수신단말측 통신기기로 시프트시켜 출력하는 시프트레지스터를 포함하여 구성한 것이 특징이다.In order to achieve the above object, the present invention provides a multiplexer for modulating and multiplexing signals input from a plurality of communication terminal side communication devices, a start bit generator for modulating start bits of a signal multiplexed in the multiplexer, and the start. A transmission interface for transmitting a signal modulated by the bit generator to the transmission line, a reception interface for receiving communication data input through the transmission line, and a start for detecting start bits of the communication data received at the reception interface A demultiplexer for time-dividing the multiplexed communication data input from the bit detection unit, the receiving interface unit into a signal selected by detection of the start bit in the start bit detection unit, and a signal divided by the demultiplexer to the corresponding receiving terminal communication device. Include shift register to shift output It is characterized configured over.

이하, 첨부된 도면에 의거하여 본 고안에 관하여 살펴보면 다음과 같다.Hereinafter, the present invention will be described with reference to the accompanying drawings.

제1도는 본 고안에 따른 단일통신라인을 이용한 데이터라인의 접속장치를 도시한 블록도로, 다수의 송신단말측 통신기기(10)로부터 입력된 신호를 변조시켜 다중화하는 멀티플렉서(20)와, 상기 멀티플렉서(20)에서 다중화된 신호의 스타트비트를 변조하는 스타트비트발생부(30)와, 상기 스타트비트발생부(30)에서 변조된 신호를 전송선로로 송신하는 송신인터페이스부(40)와, 전송선로를 통해 입력된 통신데이터를 수신하는 수신인터페이스부(50)와, 상기 수신인터페이스부(50)에서 수신된 통신데이터의 스타트비트를 검출하는 스타트비트검출부(60)와, 상기 수신인터페이스부(50)로부터 입력된 다중화된 통신데이터를 상기 스타트비트검출부(60)에서 스타트비트의 검출에 의해 선택된 신호로 시분할하는 디멀티플렉서(70)와, 상기 디멀티플렉서(70)에서 분할된 신호를 해당하는 수신단말측 통신기기(90)로 시프트시켜 출력하는 시프트레지스터(80)를 구성하였다.1 is a block diagram showing a data line connection apparatus using a single communication line according to the present invention, a multiplexer 20 for modulating and multiplexing signals input from a plurality of communication terminal side communication devices 10, and the multiplexer A start bit generator 30 for modulating the start bits of the signal multiplexed at 20, a transmission interface 40 for transmitting the signal modulated by the start bit generator 30 to a transmission line, and a transmission line A reception interface unit 50 for receiving communication data input through the communication unit, a start bit detection unit 60 for detecting a start bit of communication data received from the reception interface unit 50, and the reception interface unit 50; A demultiplexer 70 for time division of the multiplexed communication data inputted from the start bit detection unit 60 into a signal selected by the detection of the start bit, and the demultiplexer 70 divided by the demultiplexer 70. A shift register 80 for shifting and outputting a signal to a corresponding communication terminal 90 at a receiving terminal is constructed.

상기 시프트레지스터(80)는 2진의 데이터정보를 왼쪽 또는 오른쪽으로 자리를 이동하는 레지스터로 다수개의 플립플롭과 시프트동작을 제어하는 게이트들로 구성된다. 송신인터페이스부(40) 및 수신인터페이스부(50)는 모뎀과 단말기 또는 모뎀과 컴퓨터간의 통신을 처리하는 부분이다.The shift register 80 is a register for shifting binary data information to the left or the right, and is composed of a plurality of flip-flops and gates for controlling a shift operation. The transmission interface unit 40 and the reception interface unit 50 are parts that process communication between the modem and the terminal or the modem and the computer.

이와 같이 구성된 본 고안에 관한 작용 및 그 효과를 상세하게 설명한다.The operation and effects of the present invention configured as described above will be described in detail.

본 고안은 일종의 디지탈변조에 해당하는 통신기기의 데이터라인 접속장치로, 송신단말측 통신기기(10)의 전체적인 데이터를 변조하지 않고, 송신단말측 통신기기(10)로부터 출력된 정보나 데이터는 하나의 멀티플렉서(20)로 입력된다. 송신단말측 통신기기(10)로부터 입력된 데이터는 멀티플렉서(20)에서 다중화되는데, 멀티플렉서(20)는 여러개의 통신기기(10)가 단일의 회선을 공동으로 이용하여 신호를 전달하는 것이다. 즉, 여러개의 입력선중에 어느 하나를 선택하여 출력선에 실어주는 기능을 수행한다.The present invention is a data line connection device of a communication device corresponding to a kind of digital modulation, and does not modulate the entire data of the transmission terminal side communication device 10, and the information or data output from the transmission terminal side communication device 10 is one. Is input to the multiplexer 20. The data input from the transmitting terminal side communication device 10 is multiplexed in the multiplexer 20. The multiplexer 20 transmits a signal by several communication devices 10 jointly using a single line. That is, it selects one of a plurality of input lines and loads it on the output line.

이와 같이 멀티플렉서(20)에서 다중화된 데이터는 스타트비트발생부(30)에서 데이터의 스타트비트에 해당하는 부분을 변조한다. 즉, 여러개의 통신기기(10)로부터 입력된 데이터를 구분하기 위하여, 일정수의 스타트비트는 다수의 상승부분과 하강부분을 해당하는 통신기기(10)의 데이터로 구분하여 변조한다. 스타트비트는 데이터의 전송에서 송신측의 개시를 나타내기 위하여 수신측에 보내지는 선두의 비트이다.In this way, the data multiplexed by the multiplexer 20 modulates the part corresponding to the start bit of the data in the start bit generator 30. That is, in order to distinguish the data input from the plurality of communication devices 10, a predetermined number of start bits are divided and modulated by the data of the corresponding communication device 10. The start bit is the head bit sent to the receiving side to indicate the start of the transmitting side in the data transfer.

이와 같이 해당하는 통신기기(10)의 데이터는 부분변조되어 송신인터페이스부(40)를 통해 송출된다. 송출된 데이터는 일정길이를 갖는 전송선로를 통해 수신인터페이스부(50)로 전송된다. 수신인터페이스부(50)에서 수신된 데이터는 스타트비트검출부(60)에서 해당하는 통신기기(10)의 데이터중에 변조된 스타트비트를 검출한다.In this way, the data of the corresponding communication device 10 is partially modulated and transmitted through the transmission interface unit 40. The transmitted data is transmitted to the receiving interface unit 50 through a transmission line having a predetermined length. The data received by the receiving interface unit 50 detects the start bit modulated among the data of the corresponding communication device 10 by the start bit detection unit 60.

또, 수신인터페이스부(50)에서 수신된 데이터는 디멀티플렉서(70)로 입력되어 각각의 송신단말측 통신기기(10)에 해당하는 수만큼 분할된다. 이때, 스타트비트검출부(60)에 검출한 데이터의 스타트비트로 디멀티플렉서(70)를 제어하여 수신단말측 통신기기(90)로 분리시킨다. 즉, 어느하나의 송신단말측 통신기기(10)에서 출력된 데이터가 수신단말측 통신기기(90)에 부합되는 통신기기(90)로 접속시켜 주기 위한 것이다. 즉, 일례로, 송신단말측에서 모뎀을 통해 데이터를 송출하였다면, 수신단말측에서도 모뎀을 통하거나 직접 컴퓨터 등으로 연결시켜 주기 위하여 분리시켜 선택하는 것이다.Further, the data received by the receiving interface unit 50 is input to the demultiplexer 70 and divided by the number corresponding to each communication terminal side communication device 10. At this time, the demultiplexer 70 is controlled by the start bit of the data detected by the start bit detection unit 60 and separated by the communication terminal 90 on the receiving terminal side. That is, the data output from any one of the transmitting terminal side communication device 10 is to connect to the communication device 90 corresponding to the receiving terminal side communication device 90. That is, for example, when data is transmitted through a modem at the transmitting terminal, the receiving terminal is separated and selected to be connected via a modem or directly to a computer.

상기 디멀티플렉서(70)에서 선택적으로 출력된 데이터정보는 시프트레지스터(80)를 통해 왼쪽 또는 오른쪽으로 자리를 이동시켜 해당하는 수신단말측 통신기기(90)로 출력한다.The data information selectively output from the demultiplexer 70 is shifted to the left or right through the shift register 80 and output to the corresponding communication terminal 90.

스타트비트가 있는 다음의 비트는 정보가 실려 있는 정보비트로 다중화가 가능한 데코더(Decode)로 시분할된 개수만큼 분할할 수 있다. 스타트비트는 다른 정보비트보다 많은 개수의 상승 또는 하강트리거를 포함한다.The next bit with the start bit can be divided into a number of time-divided numbers by a decoder that can be multiplexed into information bits containing information. The start bit includes more rising or falling triggers than other information bits.

이러한 데이터의 부분변조를 데이터라인에 적재하여 통신하는 기기중 일정개수이상의 서로 다른 기기데이터를 적재할 수 있는 장치로도 구성이 가능하다.It is also possible to construct a device capable of loading a certain number or more of different device data among the devices that communicate the partial modulation of such data on the data line.

이와 같이 본 고안의 단일통신라인을 이용하여 데이터의 스타트비트를 변조함으로서, 송수신이 빈번하지 않은 통신장비에서 사용이 효율적이므로, 전체적으로 변조 및 복조를 하는 데이터전송장치에 비해 전송에 필요한 프로그램이나 구성이 간단하고, 설치비의 절감 및 효율적인 장치구성이 이루어지며, 스타트비트를 필요로 하는 데이터를 전송하므로 비동기통신에 적합하여 여러 가지의 통신장비를 연결하여 사용할 수 있는 효과가 있다.As such, since the start bit of the data is modulated using a single communication line of the present invention, it is efficient to use in communication equipment that does not transmit or receive frequently. Therefore, a program or a configuration necessary for transmission is compared with a data transmission device that modulates and demodulates as a whole. Simple, low installation cost and efficient device configuration are made, and since it transmits the data that requires the start bit, it is suitable for asynchronous communication, which can be used by connecting various communication equipment.

Claims (1)

다수의 송신단말측 통신기기(10)로부터 입력된 신호를 변조시켜 다중화하는 멀티플렉서(20)와, 상기 멀티플렉서(20)에서 다중화된 신호의 스타트비트를 변조하는 스타트비트발생부(30)와, 상기 스타트비트발생부(30)에서 변조된 신호를 전송선로로 송신하는 송신인터페이스부(40)와, 전송선로를 통해 입력된 통신데이터를 수신하는 수신인터페이스부(50)와, 상기 수신인터페이스부(50)에서 수신된 통신데이터의 스타트비트를 검출하는 스타트비트검출부(60)와, 상기 수신인터페이스부(50)로부터 입력된 다중화된 통신데이터를 상기 스타트비트검출부(60)에서 스타트비트의 검출에 의해 선택된 신호로 시분할하는 디멀티플렉서(70)와, 상기 디멀티플렉서(70)에서 분할된 신호를 해당하는 수신단말측 통신기기(90)로 시프트시켜 출력하는 시프트레지스터(80)를 포함하여 이루어진 것을 특징으로 하는 단일통신라인을 이용한 데이터라인 접속장치.A multiplexer 20 for modulating and multiplexing signals input from a plurality of transmission terminal side communication devices 10, a start bit generator 30 for modulating start bits of a signal multiplexed by the multiplexer 20, and A transmission interface unit 40 for transmitting the modulated signal from the start bit generator 30 to the transmission line, a reception interface unit 50 for receiving communication data input through the transmission line, and the reception interface unit 50. The start bit detection unit 60 detects the start bit of the communication data received by the receiver and the multiplexed communication data input from the receiving interface unit 50 is selected by the start bit detection unit 60 by detecting the start bit. A demultiplexer 70 for time division into signals and a shift register 80 for shifting and outputting a signal divided by the demultiplexer 70 to a corresponding communication terminal 90 at a receiving terminal. The data line connection system using a single communication line, characterized in that formed.
KR2019960017002U 1996-06-22 1996-06-22 Data line connector using single communication line KR0132636Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960017002U KR0132636Y1 (en) 1996-06-22 1996-06-22 Data line connector using single communication line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960017002U KR0132636Y1 (en) 1996-06-22 1996-06-22 Data line connector using single communication line

Publications (2)

Publication Number Publication Date
KR980005819U KR980005819U (en) 1998-03-30
KR0132636Y1 true KR0132636Y1 (en) 1998-12-01

Family

ID=19459210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960017002U KR0132636Y1 (en) 1996-06-22 1996-06-22 Data line connector using single communication line

Country Status (1)

Country Link
KR (1) KR0132636Y1 (en)

Also Published As

Publication number Publication date
KR980005819U (en) 1998-03-30

Similar Documents

Publication Publication Date Title
US4606042A (en) Method for digital transmission of messages
US4004100A (en) Group frame synchronization system
KR870011798A (en) Digital signal transmission system
CA1165475A (en) Method and device for multiplexing a data signal and several secondary signals, demultiplexing method and device associated therewith, and interface transmitter receiver using the same
US5123014A (en) Data link with an imbedded channel
KR890702397A (en) Digital Data Communication Terminal and Its Modules
US4829518A (en) Multiplexing apparatus having BSI-code processing and bit interleave functions
KR850008089A (en) Digital PBX switch
US4002834A (en) PCM synchronization and multiplexing system
GB2169766A (en) Fibre optic multiplexer/demultiplexer
US4551830A (en) Apparatus for providing loopback of signals where the signals being looped back have an overhead data format which is incompatible with a high speed intermediate carrier overhead format
KR0132636Y1 (en) Data line connector using single communication line
US4498167A (en) TDM Communication system
JPH104391A (en) Multicarrier transmission system
GB1456846A (en) Digital telecommunications apparatus
KR100293362B1 (en) Reception and interface device of multiple tdm channels and method for the same
KR100246773B1 (en) Simultaneous transmission junction device and method of multiple tdm channel
US3963867A (en) Method for indicating a free-line state in a binary data communication system
JPH0530069A (en) Control signal transmission system
KR970009015A (en) Spread spectrum communication method
SU1083383A1 (en) Multichannel communication system
KR950010915B1 (en) Clock selection device for service channel of digital transmission device
JPS6231229A (en) Repeater
JPH1174856A (en) Data transfer system
KR19990057168A (en) Transmission Synchronization Acquisition Method in System with Multichannel Modem Structure

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010830

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee