KR0131750Y1 - Ball grid array package device - Google Patents
Ball grid array package device Download PDFInfo
- Publication number
- KR0131750Y1 KR0131750Y1 KR2019950048428U KR19950048428U KR0131750Y1 KR 0131750 Y1 KR0131750 Y1 KR 0131750Y1 KR 2019950048428 U KR2019950048428 U KR 2019950048428U KR 19950048428 U KR19950048428 U KR 19950048428U KR 0131750 Y1 KR0131750 Y1 KR 0131750Y1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- ball
- inner lead
- package device
- grid array
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
본 고안은 볼 그리드 어레이(Ball Grid Array : BGA) 패키지 소자에 관한 것으로, 인쇄회로기판(PCB : Printed Circuit Board)에 패키지 소자를 실장 후, 인 서킷상태에서 테스트(In Circuit Test)가 가능하도록, 회로가 형성된 칩과, 칩이 부착되며, 칩에 형성된 패드와 대응되는 적어도 하나 이상의 인너리드와, 인너리드에 연장형성되어 다층으로 형성된 동박배선을 내장하고, 하부에 동박배선에 연결된 적어도 하나 이상의 볼 부착단자와, 상부에 동박배선에 연결된 적어도 하나 이상의 외부단자를 가지는 기판과, 볼 부착단자에 형성된 적어도 하나 이상의 솔더 볼과, 칩 및 인너리드와 칩의 패드와 인너리드를 연결하는 본딩와이어를 보호하도록 형성되며, 외부단자는 노출되도록 형성된 몰딩수지부를 포함하여 이루어지는 것을 특징으로 한다.The present invention relates to a ball grid array (BGA) package device, so that after the package device is mounted on a printed circuit board (PCB), in-circuit test (In Circuit Test), At least one ball having a circuit formed therein, at least one inner lead to which the chip is attached and corresponding to a pad formed on the chip, and at least one ball extending from the inner lead and having copper layers formed in multiple layers, and connected to the copper foil wire at a lower portion thereof. Protects a substrate having an attachment terminal, at least one external terminal connected to copper foil wiring on the top, at least one solder ball formed at the ball attachment terminal, and a bonding wire connecting the chip and the inner lead to the pad and the inner lead of the chip It is formed so as to, the external terminal is characterized in that it comprises a molding resin portion formed to be exposed.
Description
제1도는 종래기술에 따른 볼 그리드 어레이 패키지 소자를 예시한 도면.1 illustrates a ball grid array package device according to the prior art.
제2도는 본 고안에 따른 볼 그리드 어레이 패키지 소자를 예시한 도면.2 is a view illustrating a ball grid array package device according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11, 21 : 칩 12, 22 : 기판11, 21: chip 12, 22: substrate
13, 23 : 볼 부착단자 14, 24 : 본딩 와이어13, 23: ball attachment terminal 14, 24: bonding wire
15, 25 : 몰딩수지부 16, 26 : 솔더 볼15, 25: molding resin portion 16, 26: solder ball
17, 27 : 인쇄회로기판 28 : 외부단자17, 27: printed circuit board 28: external terminal
29 : 수동소자29: passive element
본 고안은 볼 그리드 어레이(Ball Grid Array : BGA) 패키지 소자에 관한 것으로, 인쇄회로기판(PCB : Printed Circuit Board)에 패키지 소자를 실장 후, 인 서킷상태에서 테스트(In Circuit Test)가 가능하도록 한 구조의 볼 그리드 어레이 패키지 소자에 관한 것이다.The present invention relates to a ball grid array (BGA) package device, and the package device is mounted on a printed circuit board (PCB) to enable an in-circuit test. A ball grid array package device of structure.
종래 기술에 따른 볼 그리드 어레이 패키지 소자는 제1도의 (a)와 같이, 회로가 구성된 칩(11)과, 칩(11)이 부착되며 칩에 형성된 패드에 대응되는 인너리드(도면 미도시)와 인너리드에 연결된 동박배선(도면 미도시)이 상하부 표면 및 내부에 다층으로 형성되어 있고 하부 표면에 동박배선에 연결된 복수개의 볼 부착단자(13)가 형성된 기판(12)과, 칩(11)의 패드와 인너리드를 연결하는 본딩 와이어(14)와 칩(11) 및 기판(12)상의 인너리드를 덮은 몰딩수지부(15)와, 기판(12) 하부에 형성된 볼 부착단자(13)에 부착형성된 솔더 볼(16)로 이루어진다. 제1도는 볼 그리드 어레이 패키지 소자를 인쇄회로기판상에 실장한 상태를 도시한 것으로, 도면 부호 17은 인쇄회로기판이다.The ball grid array package device according to the related art includes a chip 11 having a circuit, an inner lead (not shown) corresponding to a pad to which the chip 11 is attached and formed on the chip, as shown in FIG. The copper foil wiring (not shown) connected to the inner lead is formed in multiple layers on the upper and lower surfaces and the inside thereof, and the substrate 12 having the plurality of ball attachment terminals 13 connected to the copper foil wiring on the lower surface thereof, and the chip 11. Bonding wire 14 connecting the pad and the inner lead, the molding resin part 15 covering the chip 11 and the inner lead on the substrate 12, and the ball attachment terminal 13 formed under the substrate 12. It is made of a solder ball 16 formed. 1 shows a state in which a ball grid array package element is mounted on a printed circuit board, and reference numeral 17 denotes a printed circuit board.
이와 같은 구조를 가지는 종래기술에 따른 볼 그리드 어레이 패키지 소자는 단품상태에서 소켓을 이용한 테스트는 용이하지만, 셋 메이커(set maker)와 같은 사용자가 인쇄회로기판상에 패키지 소자를 실장한 후, 패키지 소자를 구동시킨 상태에서 볼 그리드 어레이 패키지 소자의 특성 및 주변 집적회로소자, 수동소자와의 전기적 특성 관계를 테스트하는 인 서킷상태의 테스트가 용이하지 못하다.The ball grid array package device according to the related art having such a structure is easy to test using a socket in a single product state, but after a user such as a set maker mounts the package device on a printed circuit board, the package device It is not easy to test the in-circuit state in which the characteristics of the ball grid array package device and the electrical characteristics of the peripheral integrated circuit device and the passive device are tested while the is driven.
이는 패키지 소자 실장 후에는 기판(12)과 인쇄회로기판(17) 사이의 공간이 좁아서, 테스트 장비의 프로우브(probe)를 원하는 솔더 볼(16)에 접촉시킬 수 없기 때문으로, 기판의 구조상 다층의 동박배선에 있어서 기판 표면에 노출되는 동박배선이 있는데, 이들 동박배선만을 측정단자로 하는 측정만이 가능하다.Since the space between the substrate 12 and the printed circuit board 17 is narrow after package element mounting, the probe of the test equipment cannot be contacted with the desired solder ball 16. In copper foil wiring, there is copper foil wiring exposed on the surface of the substrate, and only the measurement using only the copper foil wiring as the measuring terminal is possible.
본 고안은 볼 그리드 어레이 패키지 소자에 관한 것으로, 패키지 소자를 인쇄회로기판 등에 실장한 후, 인 서킷상태에서의 테스트가 용이하도록, 회로가 형성된 칩과, 칩이 부착되며, 칩에 형성된 패드와 대응되는 적어도 하나 이상의 인너리드와, 인너리드에 연장형성되어 다층으로 형성된 동박배선을 내장하고, 하부에 동박배선에 연결된 적어도 하나 이상의 볼 부착단자와, 상부에 동박배선에 연결된 적어도 하나 이상의 외부단자를 가지는 기판과, 볼 부착단자에 형성된 적어도 하나 이상의 솔더 볼과, 칩 및 인너리드와 칩의 패드와 인너리드를 연결하는 본딩와이어를 보호하도록 형성되며, 외부단자는 노출되도록 형성된 몰딩수지부를 포함하여 이루어지는 것을 특징으로 하는 볼 그리드 어레이 패키지 소자이다.The present invention relates to a ball grid array package device, the package device is mounted on a printed circuit board and the like, so that the circuit is easy to test in-circuit state, the chip is formed, the chip is attached, the pad formed on the chip At least one inner lead and at least one ball attachment terminal extending in the inner lead and having at least one ball attachment terminal connected to the copper foil wiring at the bottom, and at least one external terminal connected to the copper foil wiring at the upper portion thereof. It is formed to protect the substrate, the at least one solder ball formed on the ball attachment terminal, the bonding wire connecting the chip and the inner lead and the pad and the inner lead of the chip, the outer terminal comprises a molding resin formed to expose Ball grid array package device, characterized in that.
제2도는 본 고안에 따른 볼 그리드 어레이 패키지 소자의 일 실시예를 도시한 것으로, 제2도의 (a)는 패키지 소자가 인쇄회로 기판상에 실장된 상태에서의 단면도이고, 제2도의 (b)는 패키지 소자를 상부에서 본 평면도이다.2 is a view illustrating an embodiment of a ball grid array package device according to the present invention. FIG. 2 (a) is a cross-sectional view of a package device mounted on a printed circuit board. Is a plan view of the package element seen from above.
본 고안에 따른 볼 그리드 어레이 패키지 소자는 제2도의 (a)와 같이, 복수개의 인너리드(도면 미도시)와 인너리드에 연장된 다층의 동박배선(도면 미도시)이 내부에 형성되어 있고, 이 동박배선에 연결되어 하부와 상부표면에 각각 형성된 볼 부착단자(23)와 외부단자(28)을 가지는 기판(22)가 있다. 이 기판(22)상에 회로가 구성된 칩(21)이 절연테이프 및 절연접착제 등을 이용하여 부착에 되어 있고, 칩(22)에 형성된 패드(도면 미도시)와 기판(22)상에 형성된 인너리드(도면 미도시)를 본딩와이어(24)가 연결하고 있다. 그리고, 칩 및 본딩와이어의 세깅등을 방지하기 위하여 칩과 본딩와이어 및 인너리드를 덮도록 몰딩 에폭시 컴파운드와 같은 물질로 몰딩수지부가 형성되어 있다. 또 기판(22) 하부에 형성된 볼 부착단자(23)에 인쇄회로기판상에 형성된 단자와 실제 접촉부착되는 솔더 볼(26)이 형성되어 있다.In the ball grid array package device according to the present invention, as shown in FIG. 2A, a plurality of inner leads (not shown) and multilayer copper foil wirings (not shown) extending to the inner leads are formed therein. There is a substrate 22 connected to the copper foil wiring and having a ball attachment terminal 23 and an outer terminal 28 formed on the lower and upper surfaces, respectively. A chip 21 having a circuit formed on the substrate 22 is attached using an insulating tape, an insulating adhesive, or the like, and a pad (not shown) formed on the chip 22 and an inner formed on the substrate 22 are formed. Bonding wires 24 connect leads (not shown). In order to prevent chiping of the chip and the bonding wire, a molding resin part is formed of a material such as a molding epoxy compound to cover the chip, the bonding wire, and the inner lead. In addition, a solder ball 26 is formed on the ball attachment terminal 23 formed below the substrate 22 to actually contact the terminal formed on the printed circuit board.
본 고안에 따른 볼 그리드 어레이 패키지 소자는 제2도의 (b)와 같이, 몰딩 수지(25)부로 부터 노출된 기판922)상부 표면상에 하부에 형성된 볼부착단자와 동일한 신호의 입출력이 가능한 외부단자(28)가 배열되어 있다.The ball grid array package device according to the present invention is an external terminal capable of inputting and outputting the same signal as the ball attachment terminal formed on the upper surface of the substrate 922 exposed from the molding resin 25, as shown in FIG. (28) is arranged.
이렇게 형성된 외부단자(28)는 두가지 목저거에서 사용될 수 있는데, 먼저 위에서 언급한 바와 같이, 패키지 소자를 인쇄회로기판 등에 실장한 후, 패키지 소자를 구동시킨 상태에서 볼 그리드 어레이 패키지 소자 특성 및 주변 집적회로소자, 수동소자와의 전기적 특성 관계를 테스트하는 인 서킷상태의 테스트시 테스트 장비의 프로우브가 접촉되는 측정단자로서의 역할과, 두번째로, 외부단자(28)중 전원 및 접지 단자사이에 적층 캐패시터, 저항 등을 실장할 수 있도록 하여, 전원라인의 노이즈 감소 등 반도체 디바이스의 전기적 특성 개선 역할을 할 수 있다.The external terminal 28 formed as described above may be used in two wood filters. First, as mentioned above, the package element is mounted on a printed circuit board and the like, and then the characteristics of the ball grid array package element and peripheral integration are driven with the package element driven. It serves as a measuring terminal where probes of test equipment are contacted in the in-circuit test for testing the electrical characteristic relationship between the circuit element and the passive element, and secondly, a multilayer capacitor between the power supply and the ground terminal of the external terminal 28. , Resistance and the like can be mounted to improve electrical characteristics of the semiconductor device such as noise reduction of power lines.
한편, 외부단자(28)을 배열함에 있어서, 기판(22) 하부의 볼 부착단자(23)의 배열과는 독립적으로 테스트 및 캐패시터와 저항 등의 수동소자를 부착하기에 용이하도록 전원 및 접지단자와 신호단자들을 배열형성할 수 있다.On the other hand, in arranging the external terminal 28, independent of the arrangement of the ball attachment terminal 23 under the substrate 22, the power supply and the ground terminal to facilitate the test and attach passive components such as capacitors and resistors. Signal terminals can be arranged.
한편, 외부단자는 금, 은, 구리 등의 저저항성 도전물질로 형성하되, 패키지 디바이스의 디자인 룰에 따라 그 두께가 결정되는데, 최고 400μm이하의 두께를 가지도록 형성하는 것이 바람직하다.On the other hand, the external terminal is formed of a low-resistance conductive material such as gold, silver, copper, the thickness is determined according to the design rules of the package device, it is preferably formed to have a thickness of up to 400μm or less.
그리고, 외부단자는 테스트 및 소자 실장이 용이하도록 그 배열이 몰딩수지부로부터 0.2mm 외측, 기판의 경계로부터 0.2mm 내측 영역에 위치시키는 것이 바람직하며, 이 때 각 외부단자의 면적은 최소 0.1× 0.1㎟ 이상을 갖는 것이 바람직하다.In order to facilitate testing and device mounting, the external terminals are preferably positioned 0.2 mm outside the molding resin and 0.2 mm inside the boundary of the substrate, and the area of each external terminal should be at least 0.1 × 0.1. It is preferable to have a mm <2> or more.
또한, 외부단자에 소자를 실장시킬 경우에는 전도성 에폭시 접착제 혹은 솔더 크림에 의해 고정하면 된다.In addition, when mounting an element to an external terminal, what is necessary is just to fix it with a conductive epoxy adhesive or solder cream.
본 고안에 따른 볼 그리드 어레이 패키지 디바이스는 셋 메이커에서 인쇄회로기판에 실장 한 후에도 몰딩수지부로부터 노출된 기판상면에 형성된 외부단자를 이용하여 전기적 특성 측정을 할 수 있도록 한 것으로, 셋 메이커에서 셋 개발시에도 이점을 가지며, 전원 및 접지 패드에 연결된 외부단자사이에 적층 캐패시터, 저항 등을 실장할 수 있어, Vcc라인의 노이즈 감소 등 패키지 소자의 전기적 특성 개선이 용이함을 특징으로 한다.The ball grid array package device according to the present invention is designed to measure electrical characteristics by using external terminals formed on the upper surface of the substrate exposed from the molding resin part even after mounting on the printed circuit board by the set maker. In addition, it is possible to mount a stacked capacitor, a resistor, etc. between the external terminal connected to the power supply and the ground pad, it is easy to improve the electrical characteristics of the package element, such as noise reduction of the Vcc line.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950048428U KR0131750Y1 (en) | 1995-12-27 | 1995-12-27 | Ball grid array package device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950048428U KR0131750Y1 (en) | 1995-12-27 | 1995-12-27 | Ball grid array package device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970046919U KR970046919U (en) | 1997-07-31 |
| KR0131750Y1 true KR0131750Y1 (en) | 1998-12-01 |
Family
ID=19439098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019950048428U KR0131750Y1 (en) | 1995-12-27 | 1995-12-27 | Ball grid array package device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0131750Y1 (en) |
-
1995
- 1995-12-27 KR KR2019950048428U patent/KR0131750Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970046919U (en) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6331939B1 (en) | Stackable ball grid array package | |
| US4941033A (en) | Semiconductor integrated circuit device | |
| US5334857A (en) | Semiconductor device with test-only contacts and method for making the same | |
| US7036387B2 (en) | Integrated strain gages for board strain characterization | |
| US5953213A (en) | Multichip module | |
| JP3512169B2 (en) | Multi-chip semiconductor module and manufacturing method thereof | |
| US20060097370A1 (en) | Stepped integrated circuit packaging and mounting | |
| US4365284A (en) | Resistor module | |
| KR20050021905A (en) | Package for a semiconductor device | |
| US5811880A (en) | Design for mounting discrete components inside an integrated circuit package for frequency governing of microprocessors | |
| GB2353402A (en) | A semiconductor die structure incorporating a capacitive sensing probe | |
| US7400036B2 (en) | Semiconductor chip package with a package substrate and a lid cover | |
| US6329594B1 (en) | Integrated circuit package | |
| KR0131750Y1 (en) | Ball grid array package device | |
| US20090272568A1 (en) | Microwave Chip Supporting Structure | |
| US6946733B2 (en) | Ball grid array package having testing capability after mounting | |
| JPH11344532A (en) | Device for probing circuit substrate | |
| US6683468B1 (en) | Method and apparatus for coupling to a device packaged using a ball grid array | |
| JP2571023B2 (en) | BGA type semiconductor device | |
| JPS635233Y2 (en) | ||
| JP3951788B2 (en) | Surface mount electronic components | |
| US20030034559A1 (en) | Ball grid array package with electrically-conductive bridge | |
| US20100060308A1 (en) | Semiconductor module | |
| US20030227074A1 (en) | Semiconductor device | |
| JPH06174749A (en) | Probe card |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 13 |
|
| EXPY | Expiration of term |