KR0130838Y1 - Matching circuit of omic and pllic in tuner - Google Patents
Matching circuit of omic and pllic in tuner Download PDFInfo
- Publication number
- KR0130838Y1 KR0130838Y1 KR2019960016677U KR19960016677U KR0130838Y1 KR 0130838 Y1 KR0130838 Y1 KR 0130838Y1 KR 2019960016677 U KR2019960016677 U KR 2019960016677U KR 19960016677 U KR19960016677 U KR 19960016677U KR 0130838 Y1 KR0130838 Y1 KR 0130838Y1
- Authority
- KR
- South Korea
- Prior art keywords
- pllic
- omic
- tuner
- capacitor
- matching circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J3/00—Continuous tuning
- H03J3/24—Continuous tuning of more than one resonant circuit simultaneously, the circuits being tuned to substantially the same frequency, e.g. for single-knob tuning
- H03J3/26—Continuous tuning of more than one resonant circuit simultaneously, the circuits being tuned to substantially the same frequency, e.g. for single-knob tuning the circuits being coupled so as to form a bandpass filter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Noise Elimination (AREA)
Abstract
본 고안은 튜너의 OMIC 및 PLLIC 사이에 저항 및 커패시터로 이루어진 트랩회로를 설치하여 결합불량에 의한 기생발진으로 발생되는 잡음현상이 제거되는 튜너의 OMIC와 PLLIC의 매칭회로에 관한 것으로, 안테나 및 전압제어 발진부에 연결된 OMIC와, 이 OMIC의 출력단에 일단이 연결된 제 1 커패시터와, 이 제 1 커패시터의 타단에 연결된 PLLIC와, 이 PLLIC와 상기 전압제어 발진부를 연결하는 제 1 저항을 포함하여 이루어진 튜너의 OMIC와 PLLIC를 결합하는 매칭회로에 있어서, 상기 제 1 커패시터와 상기 PLLIC 사이에 제 2 저항 및 제 2 커패시터로 이루어진 접지된 트랩회로가 설치되는 것을 특징으로 하기 때문에 안테나로부터 강전계의 신호입력이 인가될 때 발생되는 기생발진으로 인한 드리프트 현상이 현저히 개선되는 것을 요지로 한다.The present invention relates to a matching circuit of the tuner's OMIC and PLLIC that eliminates the noise caused by parasitic oscillation due to coupling failure by installing a trap circuit composed of a resistor and a capacitor between the tuner's OMIC and PLLIC. OMIC of a tuner comprising an OMIC connected to an oscillator, a first capacitor having one end connected to an output terminal of the OMIC, a PLLIC connected to the other end of the first capacitor, and a first resistor connecting the PLLIC and the voltage controlled oscillator And a matching circuit combining PLLIC with a grounded trap circuit consisting of a second resistor and a second capacitor between the first capacitor and the PLLIC. The main reason is that the drift due to parasitic oscillation occurring at the time is significantly improved.
Description
제1도는 본 고안에 따른 튜너의 OMIC와 PLLIC의 매칭회로를 나타내는 블럭도를 포함한 회로도.1 is a circuit diagram including a block diagram showing a matching circuit of OMIC and PLLIC of the tuner according to the present invention.
제2도는 종래의 기술에 따른 튜너의 OMIC와 PLLIC의 매칭회로를 나타내는 블럭도를 포함한 회로도.2 is a circuit diagram including a block diagram showing a matching circuit of OMIC and PLLIC of a tuner according to the prior art.
제3도는 종래의 기술에 따른 튜너의 OMIC와 PLLIC의 매칭회로의 동작을 나타내는 파형도.3 is a waveform diagram showing the operation of the matching circuit of the tuner OMIC and PLLIC according to the prior art.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : OMIC 20 : PLLIC10: OMIC 20: PLLIC
30 : 전압제어 발진부 40 : 트랩회로30: voltage controlled oscillator 40: trap circuit
ANT : 안테나 C1: 제 1 커패시터ANT: antenna C 1 : first capacitor
C2: 제 2 커패시터 R1: 제 1 저항C 2 : second capacitor R 1 : first resistor
R2: 제 2 저항R 2 : second resistance
본 고안은 튜너의 OMIC와 PLLIC의 매칭회로에 관한 것으로, 특히 튜너의 OMIC 및 PLLIC 사이에 트랩회로를 설치하여 결합불량에 의한 기생발진으로 발생되는 잡음현상이 제거되는 튜너의 OMIC와 PLLIC의 매칭회로에 관한 것이다.The present invention relates to a matching circuit of the tuner's OMIC and PLLIC, in particular, by installing a trap circuit between the tuner's OMIC and PLLIC, the matching circuit of the tuner's OMIC and PLLIC that eliminates the noise caused by parasitic oscillation due to coupling failure It is about.
일반적으로 튜너의 OMIC와 PLLIC의 매칭회로는 결합용 커패시터에 의해 상호 매칭되어 안테나의 입력신호 및 전압제어 발진부의 발진신호에 따라 선국하고자 하는 채널을 선택하게 된다.In general, the matching circuits of the tuner's OMIC and PLLIC are matched to each other by a coupling capacitor to select a channel to be tuned according to the input signal of the antenna and the oscillation signal of the voltage controlled oscillator.
상기 동작을 이루는 종래의 튜너의 OMIC와 PLLIC의 매칭회로를 첨부도면 제2도를 참조하여 설명하면 다음과 같다.The matching circuit of the OMIC and PLLIC of the conventional tuner which achieves the above operation will be described with reference to FIG.
제2도는 종래의 기술에 따른 튜너의 OMIC와 PLLIC의 매칭회로를 나타내는 블럭도를 포함한 회로도이다.2 is a circuit diagram including a block diagram showing a matching circuit of OMIC and PLLIC of a tuner according to the prior art.
종래의 튜너의 OMIC와 PLLIC의 매칭회로는 제2도에 도시된 바와 같이, 안테나(ANT) 및 전압제어 발진부(30)에 연결된 OMIC(10)와, 이 OMIC(10)의 출력단에 일단이 연결된 결합용 커패시터(C1)와, 이 결합용 커패시터(C1)의 타단에 연결된 PLLIC(20)와, 이 PLLIC(20)의 출력전압을 상기 전압제어 발진부(30)에 연결하는 저항(R1)을 포함하여 이루어진다.As shown in FIG. 2, the matching circuit of the conventional tuner OMIC and PLLIC has an OMIC 10 connected to an antenna ANT and a voltage controlled oscillator 30, and one end of which is connected to an output terminal of the OMIC 10. A coupling capacitor C 1 , a PLLIC 20 connected to the other end of the coupling capacitor C 1 , and a resistor R 1 connecting the output voltage of the PLLIC 20 to the voltage controlled oscillator 30. )
상기 구성으로 이루어진 종래의 기술에 의한 튜너의 OMIC와 PLLIC의 매칭회로의 동작을 보면, 먼저 안테나(ANT)로부터 입력신호가 인가되면 OMIC(10)에서는 전압제어 발진부(30)를 통해 발진주파수를 출력시키고, 이 발진주파수는 다시 커패시터(C1)를 통해 PLLIC(20)에 전달되고, 다시 상기 PLLIC(20)에서는 입력된 발진 주파수와 선국하고자하는 채널의 기준신호의 위상차를 비교하여 직류전압으로 바꾸어 동조전압으로 출력함과 동시에 상기 전압제어 발진부(30)의 동조전압을 조정하여 선국하고자하는 채널의 정확한 주파수를 동조시킨다Referring to the operation of the matching circuit of the OMIC and PLLIC of the tuner according to the prior art having the above configuration, when the input signal is applied from the antenna ANT first, the OMIC 10 outputs the oscillation frequency through the voltage controlled oscillator 30 The oscillation frequency is again transmitted to the PLLIC 20 through the capacitor C 1 , and the PLLIC 20 compares the phase difference between the input oscillation frequency and the reference signal of the channel to be tuned to a DC voltage. At the same time outputting the tuning voltage, the tuning voltage of the voltage controlled oscillator 30 is adjusted to tune the correct frequency of the channel to be tuned.
즉, 상기 PLLIC(20)에서는 상기 안테나(ANT) 및 전압제어 발진부(30)의 신호전압에 의한 상기 OMIC(10)의 발진주파수를 받아들임과 동시에 기준신호와 위상을 비교하여 그 차이만큼의 직류전압으로 바꾸어 상기 전압제어 발진부(30)를 조정하게 된다.That is, the PLLIC 20 receives the oscillation frequency of the OMIC 10 by the signal voltages of the antenna ANT and the voltage controlled oscillator 30, and compares the phase with a reference signal to match the phase of the DC voltage. In turn, the voltage controlled oscillator 30 is adjusted.
이때, 상기 동작을 이루는 종래의 튜너의 OMIC와 PLLIC의 매칭회로의 문제점을 제3도를 참조하여 설명하면 다음과 같다.At this time, the problem of the matching circuit of the conventional tuner OMIC and PLLIC to achieve the above operation will be described with reference to FIG.
제3도는 종래의 기술에 따른 튜너의 OMIC와 PLLIC의 매칭회로의 동작을 나타내는 파형도이고, 미 설명부호 S1은 정상파형을, S2는 비정상 파형을 각각 나타낸다3 is a waveform diagram showing the operation of the matching circuit of the tuner OMIC and PLLIC according to the prior art, and reference numeral S1 denotes a normal waveform and S2 denotes an abnormal waveform.
만약 안테나에 강전계의 입력신호가 인가되면 과부하로 인한 기생발진이 발생되고, 이 기생발진은 튜너의 혼합부나 전압제어 발진부에 악영향을 주어서 OMIC의 출력단에 제3도에 도시된 바와 같은 비정상 파형(S1)을 출력하게 되고, 이로 인하여 결국 PLLIC의 채널 선국동작을 방해하는 강입력 드리프트 현상이 발생되는 커다란 단점이 있었다.If an input signal of a strong electric field is applied to the antenna, parasitic oscillation occurs due to overload, and this parasitic oscillation adversely affects the tuner's mixing portion or the voltage controlled oscillation portion, so that an abnormal waveform as shown in FIG. S1) is outputted, which causes a strong disadvantage that a strong input drift phenomenon occurs that obstructs the channel tuning operation of the PLLIC.
따라서, 본 고안은 상기와 같은 제반 문제점을 해결하기 위하여 안출된 것으로, 그 목적으로 하는 바는 OMIC 및 PLLIC 사이에 저항 및 커패시터로 이루어진 트랩회로를 설치하여 결합불량에 의한 기생발진으로 발생되는 잡음현상이 제거되는 튜너의 OMIC와 PLLIC의 매칭회로를 제공함에 있다.Therefore, the present invention has been devised to solve the above problems, and its purpose is to install a trap circuit consisting of a resistor and a capacitor between OMIC and PLLIC, so that the noise phenomenon caused by parasitic oscillation due to coupling failure. This provides a matching circuit for the removed tuner's OMIC and PLLIC.
상기 목적을 달성하기 위한 본 고안에 따른 튜너의 OMIC와 PLLIC의 매칭회로는, 안테나 및 전압제어 및 발진부에 연결된 OMIC와, 이 OMIC의 출력단에 일단이 연결된 제1커패시터와, 이 제1커패시터의 타단에 연결된 PLLIC와, 이 OMIC와 상기 전압제어 발진부를 연결하는 제1저항을 포함하여 이루어진 튜너의 OMIC와 PLLIC를 결합하는 매칭회로에 있어서, 상기 제1커패시터와 상기 PLLIC사이에 제2저항 및 제2커패시터로 이루어진 접지된 트랩회로가 설치되는 것을 특징으로 한다.The matching circuit of the tuner OMIC and PLLIC according to the present invention for achieving the above object, the OMIC connected to the antenna and the voltage control and the oscillator, a first capacitor having one end connected to the output terminal of the OMIC, and the other end of the first capacitor A matching circuit for coupling an OMIC and a PLLIC of a tuner comprising a PLLIC connected to a PLLIC and a first resistor connecting the OMIC and the voltage controlled oscillator, wherein the second resistor and the second are connected between the first capacitor and the PLLIC. The grounded trap circuit consisting of a capacitor is installed.
따라서, 상기 특징에 의한 본 고안에 따른 튜너의 OMIC와 PLLIC의 매칭회로는 안테나로부터 강전계의 신호입력이 인가될 때 발생되는 기생발진으로 인한 드리프트 현상이 현저히 개선된다.Therefore, the matching circuit of the tuner's OMIC and PLLIC according to the above-described features significantly improves the drift due to parasitic oscillation generated when a signal input of a strong electric field is applied from the antenna.
[실시예]EXAMPLE
이하, 본 고안에 따른 튜너의 OMIC와 PLLIC의 매칭회로의 바람직한 실시예를 설명한다.Hereinafter, a preferred embodiment of the matching circuit of the OMIC and PLLIC of the tuner according to the present invention.
제1도는 본 고안에 따른 튜너의 OMIC와 PLLIC의 매칭회로를 나타내는 블럭도를 포함한 회로도이고, 도면중 종래 구성과 동일 작용을 하는 구성에 대해서는 동일 부호를 사용하기로 한다.FIG. 1 is a circuit diagram including a block diagram showing a matching circuit between OMIC and PLLIC of a tuner according to the present invention, and the same reference numerals will be used for components having the same function as the conventional configuration in the drawing.
본 고안에 따른 튜너의 OMIC와 PLLIC의 매칭회로는 안테나(ANT)에 OMIC(10)가 연결되고, 이 OMIC(10)의 출력단에는 제1커패시터 (C1)의 일단이 연결되고, 이 커패시터(C1)의 타단에는 PLLIC(20)가 연결되고, 이 PLLIC(20)에는 제1저항(R1)에 의해 전압제어 발진부(30)가 연결되고, 이 전압제어 발진부(30)는 다시 상기 OMIC(10)에 연결되고, 상기 제1커패시터(C1) 및 PLLIC(20) 사이에는 제2저항(R2) 및 접지된 제2커패시터(C2)로 직렬 구성된 트랩회로(40)가 연결되어 이루어진다.In the matching circuit of OMIC and PLLIC of the tuner according to the present invention, an OMIC 10 is connected to an antenna ANT, and one end of a first capacitor C 1 is connected to an output terminal of the OMIC 10, and this capacitor ( PLLIC 20 is connected to the other end of C 1 ), and the voltage controlled oscillator 30 is connected to the PLLIC 20 by a first resistor R 1 , and the voltage controlled oscillator 30 is again connected to the OMIC. A trap circuit 40 connected in series with a second resistor R 2 and a grounded second capacitor C 2 is connected between the first capacitor C 1 and the PLLIC 20. Is done.
상기 구성으로 이루어진 본 고안에 따른 튜너의 OMIC와 PLLIC의 매칭회로의 동작을 설명하면 다음과 같다.Referring to the operation of the matching circuit of the tuner OMIC and PLLIC according to the present invention made of the above configuration as follows.
먼저 안테나(ANT)로부터 입력신호가 인가되면 OMIC(10)에서는 전압제어 발진부(30)를 통해 발진주파수를 출력시키고, 이때 이 발진주파수는 제1커패시터(C1)를 통과된 제2저항(R2) 및 제2커패시터(C2)로 이루어진 트랩회로(40)에 의해 잡음신호 및 불필요한 신호성분이 제거됨과 동시에 PLLIC(20)에 인가되고, 다시 상기 PLLIC(20)에서는 입력된 발진 주파수와 선국하고자 하는 채널의 기준신호의 위상차를 비교하여 직류전압으로 바꾸어 동조전압으로 출력함과 동시에 상기 전압제어 발진부(30)의 동조전압을 조정하여 선국하고자 하는 채널의 정확한 주파수를 동조시킨다.First, when an input signal is applied from the antenna ANT, the OMIC 10 outputs an oscillation frequency through the voltage controlled oscillator 30, and this oscillation frequency is the second resistor R passing through the first capacitor C 1 . 2 ) and the second circuit (C 2 ) by the trap circuit 40, the noise signal and unnecessary signal components are removed and applied to the PLLIC (20), the PLLIC (20) input oscillation frequency and tuning By comparing the phase difference of the reference signal of the channel to be converted into a DC voltage and outputting it as a tuning voltage, the tuning frequency of the voltage control oscillator 30 is adjusted to tune the exact frequency of the channel to be tuned.
이상에서와 같이 본 고안에 따른 튜너의 OMIC와 PLLIC의 매칭회로에 의하면, 결합용으로 사용되는 제1커패시터와 PLLIC사이에 잡음신호 제거용 트랩회로를 설치하여 안테나로부터 강전계의 신호입력이 인가되더라도 기생발진으로 인한 드리프트 현상이 현저히 개선되는 탁월한 효과가 있다.As described above, according to the matching circuit of OMIC and PLLIC of the tuner according to the present invention, even if a signal input of a strong electric field is applied from the antenna by installing a trap signal for removing noise signal between the first capacitor and PLLIC used for coupling There is an excellent effect that the drift due to parasitic oscillation is significantly improved.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960016677U KR0130838Y1 (en) | 1996-06-20 | 1996-06-20 | Matching circuit of omic and pllic in tuner |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019960016677U KR0130838Y1 (en) | 1996-06-20 | 1996-06-20 | Matching circuit of omic and pllic in tuner |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980005736U KR980005736U (en) | 1998-03-30 |
| KR0130838Y1 true KR0130838Y1 (en) | 1999-03-20 |
Family
ID=19459023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019960016677U KR0130838Y1 (en) | 1996-06-20 | 1996-06-20 | Matching circuit of omic and pllic in tuner |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0130838Y1 (en) |
-
1996
- 1996-06-20 KR KR2019960016677U patent/KR0130838Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980005736U (en) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4970472A (en) | Compensated phase locked loop circuit | |
| US6108050A (en) | Television tuner | |
| KR100378835B1 (en) | Mixer | |
| KR0130838Y1 (en) | Matching circuit of omic and pllic in tuner | |
| US4596044A (en) | UHF-VHF combination tuner | |
| KR100551235B1 (en) | IC for radio receiver | |
| JPH07154706A (en) | Filter | |
| KR200143237Y1 (en) | An unnecessary wave cutting circuit incoming the prescaler | |
| EP0990345A2 (en) | Video recorder/reproducer apparatus | |
| KR100407841B1 (en) | Unbalanced Field Effect Transistor Mixer | |
| KR200218584Y1 (en) | Oscillator circuit of tuner | |
| KR890001666B1 (en) | Tuner | |
| EP1432116B1 (en) | Oscillation circuit for television tuner | |
| KR950003650Y1 (en) | Interference wave cancelling circuit of satellite broadcasting receiver | |
| KR100313682B1 (en) | Second mixer circuit for double conversion type tuner | |
| JPH033004Y2 (en) | ||
| KR200278084Y1 (en) | Tuner's Leakage Frequency Prevention Circuit | |
| KR200160528Y1 (en) | Vco stabilizing circuits | |
| KR19980049503U (en) | Tuner's Frequency Interference Prevention Circuit | |
| KR0137047Y1 (en) | Oscillation circuit using surface acoustic wave resonator | |
| JPH066634Y2 (en) | Tuning circuit for local oscillation | |
| KR20020069685A (en) | Voltage control oscillator for digital tuner | |
| JPH10233708A (en) | High frequency reception circuit | |
| JPS6121885Y2 (en) | ||
| KR890007396Y1 (en) | Electronic tuner |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20020827 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |