KR0129969B1 - Dmt system receiving and phrase error compensation method - Google Patents

Dmt system receiving and phrase error compensation method

Info

Publication number
KR0129969B1
KR0129969B1 KR1019940015681A KR19940015681A KR0129969B1 KR 0129969 B1 KR0129969 B1 KR 0129969B1 KR 1019940015681 A KR1019940015681 A KR 1019940015681A KR 19940015681 A KR19940015681 A KR 19940015681A KR 0129969 B1 KR0129969 B1 KR 0129969B1
Authority
KR
South Korea
Prior art keywords
signal
value
phase error
receiving
digital
Prior art date
Application number
KR1019940015681A
Other languages
Korean (ko)
Other versions
KR960003196A (en
Inventor
천유식
조성우
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940015681A priority Critical patent/KR0129969B1/en
Publication of KR960003196A publication Critical patent/KR960003196A/en
Application granted granted Critical
Publication of KR0129969B1 publication Critical patent/KR0129969B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03159—Arrangements for removing intersymbol interference operating in the frequency domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Abstract

The present invention provides a receiver for a discrete multi-tone system and a phase error compensating method. The present invention includes an analog/digital converter; a time zone equalizer receiving a digital signal from the converter and computing a sample delay value; a buffer receiving an output signal from the equalizer, delay-holding that signal by the sample delay value, and shifting and converting the stored value into a parallel signal in response to a first control signal; a demodulator demodulating an output signal from the buffer; a frequency band equalizer receiving the demodulated signal and compensating each carrier wave's phase error in response to a second control signal; a receiver decoding the compensated signal and converting it into a serial signal; a digital phase locked loop receiving a pilot tone from the frequency band equalizer, computing a phase error value, and dividing it into a constant value and a decimal value; a phase error controller receiving and converting the constant value and producing it as the second control signal; and a time delay control part receiving the constant value and producing it as the first control signal.

Description

불연속 멀티톤 시스템의 수신장치 및 위상 에러 보상 방법Receiver and Phase Error Compensation Method for Discrete Multitone Systems

제1도는 본 발명에 의한 DMT 시스템의 수신장치의 구성을 설명하기 위한 블럭도이다.1 is a block diagram illustrating a configuration of a receiving apparatus of a DMT system according to the present invention.

제2도는 그룹 지연 보상방법을 설명하기 위한 흐름도이다.2 is a flowchart illustrating a group delay compensation method.

제3도는 그룹 지연 보상방법을 더 상세히 설명하기 위한 샘플 지연값의 계산 과정을 설명하기 위한 도면이다.3 is a view for explaining a process of calculating a sample delay value for explaining the group delay compensation method in more detail.

제4도는 채널 특성에 의한 위상 왜곡 보상방법을 설명하기 위한 흐름도이다.4 is a flowchart illustrating a method of compensating phase distortion by channel characteristics.

제5도는 클럭 비동기에 의한 위상 에러 보상방법을 설명하기 위한 흐름도이다.5 is a flowchart illustrating a phase error compensation method by clock asynchronous.

본 발명은 DMT(Discrete Multi Tone) 시스템에 관한 것으로 특히, DMT 시스템의 수신장치 및 위상 보상방법에 관한 것이다.The present invention relates to a Discrete Multi Tone (DMT) system, and more particularly, to a receiver and a phase compensation method of a DMT system.

일반적으로 DMT 시스템은 다중 반송파를 이용하여 채널 효율을 극대화 시키는 전송방법이다. 즉, 다중 반송파를 이용한 전송신호는 부채널마다 중심주파수는 fi I= 1,....,.N를 가지며, 동일한 밴드폭을 가지는 독립된 반송파 신호들의 합으로 구성된다. 전송로 특성이 좋지 않은 특히, 전화선으로 고속 데이타를 전송할 때 DMT 시스템을 이용하면 6Mbps급 이상의 데이타 전송이 가능하므로 질좋은 서비스가 가능해지는 것이다. 그런데, 전송신호가 전송로를 통해 전송되는 동안 전송에러가 발생한다. 따라서, 이를 보상하여야 하는 문제점이 있다.In general, a DMT system is a transmission method for maximizing channel efficiency using multiple carriers. That is, a transmission signal using a multicarrier has a center frequency f i I = 1,..., .N for each subchannel, and is composed of a sum of independent carrier signals having the same bandwidth. In particular, when the characteristics of the transmission line are not good, when using the DMT system to transmit high-speed data over a telephone line, data quality of 6Mbps or more is possible, so that quality service is possible. However, a transmission error occurs while the transmission signal is transmitted through the transmission path. Therefore, there is a problem to compensate for this.

따라서, 본 발명의 목적은 DMT 시스템의 수신장치를 제공하는데 있다.Accordingly, an object of the present invention is to provide a receiver of a DMT system.

또한, 본 발명의 다른 목적은 그룹 지연을 보상하는 방법을 제공하는데 있다.Another object of the present invention is to provide a method for compensating group delay.

또한, 본 발명의 또 다른 목적은 채널 특성에 의한 위상 왜곡을 보상하는 방법을 제공하는데 있다.Further, another object of the present invention is to provide a method for compensating for phase distortion due to channel characteristics.

또한, 본 발명의 또 다른 목적은 송수신부간의 클럭 동기를 보상하는 방법을 제공하는데 있다.Another object of the present invention is to provide a method for compensating clock synchronization between a transmitter and a receiver.

상술한 목적을 달성하기 위한 본 발명의 DMT 시스템의 수신장치는 다중 부채널을 이용한 DMT 시스템에 있어서, 수신된 신호를 디지탈 신호로 변환하는 아날로그/디지탈 변환기와, 상기 디지탈 신호로 변환된 신호를 입력받아 샘플 지연값을 계산하는 시간영역 등화기와 상기 시간영역 등화기의 출력신호를 입력받아 상기 샘플 지연값에 따라 지연 저장하고 제1제어신호에 응답하여 상기 저장된 값을 시프트하고 병렬신호로 변환하는 버퍼와, 상기 버퍼의 출력신호를 입력받아 복조하는 복조기와, 상기 복조된 신호를 입력받아 제2제어신호에 응답하여 각 반송파의 위상 에러를 보정하는 주파수영역 등화기와, 상기 위상 에러 보정된 신호를 입력받아 디코딩하고 직렬 신호로 변환하는 수신기와, 상기 주파수영역 등화기로부터 파일럿 톤을 입력받아 위상 에러값을 계산하고 이를 소정의 값으로 나누어 정수값과 소수값으로 분리하는 디지탈 위상 동기 루프와, 상기 정수값을 입력받아 상기 부채널에 맞게 환산하여 상기 제2제어신호로 출력하는 위상 에러제어부 및 상기 정수값을 입력받아 상기 제1제어신호로 출력하는 시간 지연제어부를 구비한 것을 특징으로 한다.In order to achieve the above object, a receiver of a DMT system of the present invention is a DMT system using multiple subchannels, and includes an analog / digital converter for converting a received signal into a digital signal and a signal converted into the digital signal. A buffer for receiving a time domain equalizer and an output signal of the time domain equalizer, delaying and storing the sample signal according to the sample delay value, and shifting the stored value in response to a first control signal and converting the result into a parallel signal. A demodulator for receiving and demodulating the output signal of the buffer, a frequency domain equalizer for receiving the demodulated signal and correcting a phase error of each carrier in response to a second control signal, and inputting the phase error corrected signal; A receiver for receiving and decoding the signal and converting the signal into a serial signal, and receiving a pilot tone from the frequency domain equalizer A digital phase locked loop for calculating an error value and dividing it into a predetermined value and dividing the integer value into a decimal value, and a phase error control unit for receiving the integer value and converting it to the subchannel and outputting the second control signal; And a time delay control unit for receiving the integer value and outputting the integer value as the first control signal.

상술한 다른 목적을 달성하기 위하여 본 발명의 그룹 지연 보상방법은 인코딩된 다중 반송파 신호를 역푸리에변환(IFFT)하여 직렬신호로 전송하는 DMT 시스템 송신장치의 신호를 수신하는 DMT 시스템 수신장치의 수신신호 그룹 지연 보상 방법에 있어서, 상기 DMT 시스템 송신장치가 송신한 아날로그 신호를 수신하여 디지탈 신호로 변환하는 제1단계; 상기 변환된 디지탈 신호로부터 심볼 블록간의 간섭을 없애고 샘플 지연값을 계산하는 2단계; 입력 데이타를 상기 샘플 지연값 만큼 지연시켜 저장하고 이를 병렬 데이타로 변환하는 제3단계; 상기 병렬데이타를 고속푸리에 변환(FFT)하여 복조하는 제4단계; 디지탈 위상동기루프를 통하여 타이밍 지터(jitter)에 따른 위상에러를 추적하여 에러값을 산출하여 위상에러를 주파수 영역에서 보상하는 제5단계; 및 상기 제5단계에서 위상에러 추적시 파일롯 톤의 위상에러가 상기 제1단계에서의 아날로그신호를 디지탈 신호로 변환할 때의 샘플 이상일 경우, 상기 제3단계에서 저장된 데이타를 한 샘플단위 만큼 시프트(shift)시켜 그룹지연을 보상하는 제6단계를 포함함을 특징으로 한다.In order to achieve the above object, the group delay compensation method of the present invention is a reception signal of a DMT system receiver for receiving a signal from a DMT system transmitter for inversely Fourier transforming (IFFT) an encoded multicarrier signal and transmitting it as a serial signal. A group delay compensation method, comprising: a first step of receiving an analog signal transmitted by the DMT system transmitter and converting the signal into a digital signal; Calculating a sample delay value by eliminating interference between symbol blocks from the converted digital signal; A third step of delaying and storing input data by the sample delay value and converting the input data into parallel data; A fourth step of demodulating the parallel data by fast Fourier transform (FFT); A fifth step of compensating the phase error in the frequency domain by calculating an error value by tracking a phase error according to timing jitter through a digital phase synchronization loop; And shifting the data stored in the third step by one sample unit when the phase error of the pilot tone is more than a sample when converting the analog signal in the first step into a digital signal when the phase error is tracked in the fifth step. and a sixth step of compensating for the group delay by shifting.

상술한 또 다른 목적을 달성하기 위하여 본 발명의 채널 특성에 의한 위상 왜곡 보상방법은 DMT 시스템의 수신장치의 채널 특성에 의한 위상 왜곡 보상방법에 있어서, 채널 특성에 의한 각 부채널의 위상 왜곡값을 계산하는 단계와, e-jθa을 곱하여 보상하는 단계를 구비하고 소정의 시간이 경과후 상기 단계들을 반복하는 것을 특징으로 한다.In order to achieve the above object, the phase distortion compensation method according to the channel characteristic of the present invention is a phase distortion compensation method according to the channel characteristic of the receiver of the DMT system. Comprising a step of calculating and multiplying by e- jθa , characterized in that for repeating the steps after a predetermined time.

상술한 또 다른 목적을 달성하기 위하여 본 발명의 클럭 비동기에 의한 위상 에러 보상방법은 DMT 시스템의 수신장치의 클럭 비동기에 의한 위상 에러보상방법에 있어서, 파일럿 톤으로부터 위상 에러값을 계산하는 단계와, 계산된 상기 위상 에러값을 소정의 값으로 나누어 정수값과 소수값으로 분리하는 단계와, 상기 정수값을 입력받아 저장된 데이타를 정수만큼 시프트하는 단계와, 상기 소수값을 입력받아 각 부채널에 따라 위상 에러값를 환산하는 단계 및 상기 환산된 위상 에러값으로 대응되는 부채널을 보상하는 단계를 구비한 것으로 한 것을 특징으로 한다.In accordance with another aspect of the present invention, there is provided a phase error compensation method using a clock asynchronous in a phase error compensation method using a clock asynchronous in a receiving apparatus of a DMT system, the method comprising: calculating a phase error value from a pilot tone; Dividing the calculated phase error value by a predetermined value and dividing the integer value into a decimal value; shifting the stored data by an integer by receiving the integer value; receiving the decimal value according to each subchannel And converting a phase error value and compensating a subchannel corresponding to the converted phase error value.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

제1도는 본 발명에 의한 DMT 시스템의 수신장치의 구성을 설명하기 위한 블럭도를 도시한 것이다.1 is a block diagram illustrating a configuration of a receiving apparatus of a DMT system according to the present invention.

DMT 시스템의 송신장치의 전송신호가 전송로를 통해 아날로그신호로 단자 5를 통해 입력이 된다. 아날로그/디지탈 변환기(이하, A/D변환기)(10)를 통해 디지탈 신호로 변환이 된다. 이때, A/D변환기(10)의 샘플링 주파수 TCXO(Tempesated Compenrature Crystal Osillator)(20)에 의해 정해진다. 이때, TCXO(20)는 온도가 보상되는 안정된 특성을 갖는다. 특히 송신단과 동일한 주파수를 갖도록 한다. 이어서, 디지탈 신호로 변환된 신호는 시간영역 등화기(30)로 입력이 된다. 이때, 시간영역 등화기(30)는 채널 메모리 길이를 줄여 DMT심볼 블럭간의 간섭을 없애는 역할을 하는 디지탈 필터로서 샘플 지연값을 계산한다. 즉, DMT 시스템의 초기화 과정에서 송신단과 수신단에서 상호 약속된 데이타로부터 지연정도를 측정하기 위하여 수신된 신호열을 일정한 크기의 윈도우를 씌운후 상기 윈도우를 시프트 시키면서 전력을 측정하여 피크치가 나타나는 부분을 검출하여 그 샘플 지연값을 계산한다. 이어서, 버퍼(40)는 상기 시간영역 등화기(30)에서 계산된 샘플 지연값을 입력받아 입력되는 데이타를 샘플 지연값 만큼 샘플 지연시켜 일시 저장한다. 또한 디지탈 위상동기루프(70)에서 계산된 지연 시간량중 1 샘플 이상 벗어난 값을 가질 때 입력되는 데이타를 시프트시킨다. 또한, 입력되는 데이타를 병렬로 변ghks하여 출력한다. 이어서, 복조기(50)는 2N(N은 부채널의 개수)의 신호를 버퍼(40)로부터 입력받아 이를 복조한다. 즉, 송신단의 변조부에 대응되는 곳으로 특히, 고속프리에 변환회로(FFT)를 말한다. 이어서, 주파수영역 등화기(60)는 채널에서 발생하는 위상 왜곡을 보상해주는 N개의 1 탭 FIR(a Finite duration Impulse Response) 필터로서, 시간변화에 따른 채널의 전송에러특성을 검출하고 위상에러 제어부(80)로부터 위상 에러값을 입력받아 부채널의 위상 에러를 보상한다. 이어서, 수신부(100)는 주파수영역 등화기(60)로부터의 병렬 출력신호를 직렬로 변환하고 디코딩한다. 디지탈 위상 동기루프(70)는 주파수영역 등화기(60)의 N채널의 출력신호중 임의의 선택된 파일럿 톤(Pilot tone)을 입력 받는다. 따라서, 디지탈 위상 동기루프(70)는 상기 파일럿 톤(Pilot tone)으로부터 위상 에러를 검출한다. 예를 들어, 총 부채널의 수가 256개, 상기 파일럿 톤 신호의 채널을 64번째 채널로 선택한 경우를 설명하면 다음과 같다. 디지탈 위상 동기루프(70)에서 검출한 위상 에러가 1 샘플 이상인 경우 시간지연 제어부(90)에 전달하고 그 미만의 위상 에러는 위상에러 제어부(80)에 전달하여 버퍼(40) 및 주파수영역 등화기(60)에서 각각 이를 보정한다.The transmission signal of the transmitter of the DMT system is input through the terminal 5 as an analog signal through the transmission path. The analog / digital converter (hereinafter referred to as A / D converter) 10 converts the digital signal. At this time, the sampling frequency TCXO (Tempesated Compenrature Crystal Osillator) 20 of the A / D converter 10 is determined. At this time, the TCXO 20 has a stable characteristic that the temperature is compensated. In particular, it should have the same frequency as the transmitting end. Subsequently, the signal converted into the digital signal is input to the time domain equalizer 30. At this time, the time domain equalizer 30 calculates a sample delay value as a digital filter that reduces the channel memory length and eliminates interference between DMT symbol blocks. That is, in order to measure the delay level from the data promised by the transmitter and the receiver in the initialization process of the DMT system, the received signal sequence is covered with a window of a predetermined size, and the power is measured while shifting the window to detect a portion where the peak value appears. The sample delay value is calculated. Subsequently, the buffer 40 temporarily receives the sample delay value calculated by the time domain equalizer 30 and delays the input data by the sample delay value. In addition, the input data is shifted when it has a value that is more than 1 sample out of the delay time amount calculated in the digital phase-locked loop 70. In addition, the input data are transformed in parallel and output. Subsequently, the demodulator 50 receives a signal of 2N (N is the number of subchannels) from the buffer 40 and demodulates it. In other words, it corresponds to a modulation part of the transmitting end, in particular, a high-speed pre-conversion circuit (FFT). Subsequently, the frequency domain equalizer 60 is N 1 tap a finite duration impulse response (FIR) filter that compensates for phase distortion occurring in a channel. A phase error value is inputted from 80) to compensate for the phase error of the subchannel. The receiver 100 then serially converts and decodes the parallel output signal from the frequency domain equalizer 60. The digital phase locked loop 70 receives a pilot tone selected from among N output signals of the frequency domain equalizer 60. Accordingly, the digital phase locked loop 70 detects a phase error from the pilot tone. For example, a case in which the total number of subchannels is 256 and the channel of the pilot tone signal is selected as the 64th channel is as follows. When the phase error detected by the digital phase locked loop 70 is 1 sample or more, the phase delay control unit 90 transmits a phase error less than that to the phase error control unit 80 and the buffer 40 and the frequency domain equalizer. Each of these is corrected at 60.

한편, DMT 시스템은 다중 반송파를 이용하므로 각 부채널 마다의 지연 특성이 다르다. 따라서, 지연 특성에 의해 발생되는 그룹 지연을 보상해주어야 한다. 제2도는 인코딩된 다중 반송파 신호를 역푸리에변환(IFFT)하여 직렬신호로 전송하는 DMT 시스템 송신장치의 신호를 수신하는 DMT 시스템 수신장치의 수신신호 그룹 지연 보상 방법을 흐름도로 도시한 것으로서, 제2도를 참조하여 그룹 지연 보상방법에 대한 설명을 하고자 한다.On the other hand, since the DMT system uses multiple carriers, delay characteristics of each subchannel are different. Therefore, the group delay caused by the delay characteristic should be compensated for. FIG. 2 is a flowchart illustrating a received signal group delay compensation method of a DMT system receiver for receiving a signal from a DMT system transmitter for inversely Fourier transforming (IFFT) an encoded multi-carrier signal and transmitting it as a serial signal. The group delay compensation method will be described with reference to FIG.

먼저 상기 DMT 시스템 송신장치(미도시)가 송신한 아날로그 신호를 전송로를 통해 수신하여 A/D변환기(10)에서 디지탈 신호로 변환한다.(200단계) 상기 변환된 디지탈 신호는 시간영역등화기(30)를 통해 심볼 블럭간의 간섭을 없애고 샘플 지연값을 계산한다.(210단계) 샘플 지연값의 계산 과정을 설명하기 위하여 제3도를 참조하여 설명하고자 한다. DMT 시스템의 초기화 과정에서 채널을 통해 수신된 신호를 일정 블럭 간격으로 시프트 시키면서 전력값을 측정하면 전력의 최대값 위치를 알 수 있고 그 위치점이 샘플 지연값이 된다. 즉, 제3도에서 a점이 전력의 최대점이 되고 또한 샘플 지연값이 된다.First, an analog signal transmitted by the DMT system transmitter (not shown) is received through a transmission path and converted into a digital signal by the A / D converter 10 (step 200). The converted digital signal is a time domain equalizer. A sample delay value is calculated by eliminating interference between symbol blocks through step 30 (step 210). A process of calculating the sample delay value will be described with reference to FIG. 3. In the initialization process of the DMT system, when the power value is measured while shifting the signal received through the channel at a predetermined block interval, the position of the maximum value of power can be known and the position point becomes the sample delay value. That is, in FIG. 3, point a becomes the maximum point of power and becomes a sample delay value.

이어서, 입력 데이타를 상기 샘플 지연값 만큼 지연시켜 상기 버퍼(40)에 저장하고 이를 병렬 데이타로 변환한다.(220단계)Subsequently, the input data is delayed by the sample delay value and stored in the buffer 40 and converted into parallel data (step 220).

상기 변환된 병렬데이타는 복조기(50)를 통해 고속푸리에 변환(FFT)되어 복조된다.(230단계) 상기 복조된 데이타는 주파수 영역 등화기(60)를 거쳐 디지탈 위상동기루프(70)를 통하여 타이밍지터(jitter)에 따른 위상에러를 추적하여 에러값을 산출하여 위상에러를 주파수 영역에서 보상된다.(240단계)The converted parallel data is demodulated by a fast Fourier transform (FFT) through a demodulator 50 (step 230). The demodulated data is timing through a digital phase-locked loop 70 through a frequency domain equalizer 60. The phase error is tracked in the frequency domain by tracking a phase error due to jitter and calculating an error value (step 240).

그리고 나서 상기 제240단계에서 위상에러 추적시 파일롯 톤의 위상에러는 상기 제200단계에서의 아날로그신호를 디지탈 신호로 변환할때의 한 샘플 이상일 경우, 상기 시간지연제어부(90)의 제어에 의해 상기 제220단계에서 저장된 데이타를 한 샘플단위 만큼 시프트(shift)시켜 그룹지연을 보상한다.(250단계)Then, when the phase error is tracked in step 240, the phase error of the pilot tone is equal to or greater than one sample when the analog signal is converted into the digital signal in step 200, and is controlled by the time delay controller 90. Compensating for the group delay by shifting the data stored in operation 220 by one sample unit.

이하, 제4도를 참조하여 채널 특성에 의한 위상 왜곡 보상방법에 대한 설명을 하고자 한다.Hereinafter, a method of compensating for phase distortion due to channel characteristics will be described with reference to FIG. 4.

제4도에 나타낸 채널 특성에 의한 위상 왜곡 보상방법은 각 부채널의 위상 왜곡값을 계산하는 단계(210), 계산된 각 위상 왜곡값에 따라 주파수영역 등화기(60)에서 대응되는 부채널(d)에 따라 다음 식을 곱한다.In the phase distortion compensation method using the channel characteristics shown in FIG. 4, the phase distortion value of each subchannel is calculated (210), and the corresponding subchannel ( Multiply the following equation according to d).

e-jθd(d=1∼N)(N: 부채널의 총 갯수)e -jθd (d = 1 to N) (N: total number of subchannels)

즉, 부채널에 따른 상기 식에 의한 위상 왜곡값을 곱하여 보상하는 단계(220)로 구성되어 소정 시간이 경과후 상기 단계들을 반복한다.That is, it comprises a step 220 of multiplying the phase distortion value according to the equation according to the sub-channel to repeat the steps after a predetermined time.

먼저, 시스템의 초기화 과정에서 각 부채널의 위상 왜곡값을 주파수영역 등화기(60)에서 계산하고 이를 보상하기 위하여 복조기(50)로부터 부채널의 수 만큼의 출력신호에 각각 초기치로 e-jθd(d=1∼N)를 곱한다. 이어서, 시간에 따라 변하는 채널 특성을 보상하기 위하여 소정의 시간이 경과후 다시 위상 왜곡값을 계산하여 주파수영역 등화기(60)에서 이를 보정하는 단계를 반복하게 된다.First, in order to calculate the phase distortion value of each subchannel in the frequency domain equalizer 60 and compensate for this in the initialization process of the system, an initial value of e -jθd ( d = 1 to N). Subsequently, in order to compensate for channel characteristics that change with time, the frequency distortion equalizer 60 calculates a phase distortion value again after a predetermined time elapses and repeats the step of correcting the same.

이하, 제5도를 참조하여 송수신단간의 클럭 비동기에 의해 발생되는 위상 에러 보상방법에 대한 설명을 하고자 한다.Hereinafter, a description will be given of a phase error compensation method caused by clock asynchronously between transmission and reception terminals with reference to FIG. 5.

제5도에 나타낸 클럭 비동기에 의한 위상 에러 보정방법은 파일럿 톤으로부터 위상 에러값을 계산하는 단계(310), 계산된 위상에러를 90°로 나누어 정수부와 소수부로 나누는 단계(320), 버퍼에 저장된 데이타를 정수값 만큼 시프트하여 보정하는 단계(330), 각 채널에 맞게 위상에러를 환산하는 단계(340) 및 주파수영역 등화기(60)에서 각 부채널의 위상에러를 보상하는 단계(350)으로 구성된다. 먼저, 주파수영역 등화기(60)의 임의 결정된 부채널로부터 파일럿 톤 신호를 디지탈 위상동기루프(70)에 전달한다. 전달된 파일럿 톤으로부터 위상 에러값을 계산한다. 이어서, 계산된 위상에러를 90° 로 나누어 정수값와 소수값로 나누게 된다. 이때, 90°는 전체의 부채널수가 256개이고 임의로 송수신단에서 선택된 파일럿 톤 신호채널이 64번째 부채널인 경우에 적용된다. 따라서, 임의의 부채널을 선택한 경우, 이를 일반화 시키면 다음 식과 같다.The phase error correction method using the clock asynchronous as shown in FIG. 5 includes calculating a phase error value from a pilot tone (310), dividing the calculated phase error by 90 °, and dividing it into an integer part and a decimal part (320), stored in a buffer. Shifting and correcting the data by an integer value (330), converting a phase error for each channel (340), and compensating for the phase error of each subchannel (350) in the frequency domain equalizer (60). It is composed. First, a pilot tone signal is transmitted from the predetermined subchannel of the frequency domain equalizer 60 to the digital phase locked loop 70. Compute the phase error value from the transmitted pilot tone. Subsequently, the calculated phase error is divided by 90 ° and divided by integer and decimal values. In this case, 90 ° is applied when the total number of subchannels is 256 and the pilot tone signal channel arbitrarily selected at the transmitting and receiving end is the 64th subchannel. Therefore, if a random subchannel is selected, generalizing it is as follows.

예를 들어, 파일럿 톤 신호채널이 128번째 부채널인 경우에는 (128/256×360°) 즉, 180°가 된다. 이어서, 상기 정수값은 시간지연 제어부를 통해 버퍼에 전달되어 정수값 만큼 시프트하여 보정하게 된다. 이어서, 상기 소수값은 위상에러 제어부(80)를 통해 각 부채널에 맞게 위상 에러값를 환산하여 주파수영역 등화기(60)에 전달되어 각 부채널의 위상 에러를 보상하게 된다. 예를 들어, 파일럿 톤으로부터 계산된 위상 에러값이θe= 93°일 경우 (93 /90)=1+3°)이므로For example, when the pilot tone signal channel is the 128th subchannel, it becomes (128/256 x 360 °), that is, 180 °. Subsequently, the integer value is transferred to the buffer through the time delay control unit to be corrected by shifting the integer value. Subsequently, the decimal value is transferred to the frequency domain equalizer 60 by converting a phase error value for each subchannel through the phase error controller 80 to compensate for the phase error of each subchannel. For example, if the phase error calculated from the pilot tone is θ e = 93 °, (93/90) = 1 + 3 °)

상기 식에 따라 각 부채널에 곱해진다.Each subchannel is multiplied according to the above equation.

이상에서 살펴본 바와 같이 본 발명은 DMT 시스템의 수신장치 및 각 부채널의 지연특성에 의한 그룹 지연, 위상 왜곡, 송수신단간의 클럭 동기가 맞지 않아 발생하는 위상 에러를 보상하는 방법을 제공함으로써 전송로에서 발생하는 전송에러를 제거하여 전송신호를 정확하게 수신 가능하다는 효과가 있다.As described above, the present invention provides a method for compensating for phase error caused by mismatch of group delay, phase distortion, and clock synchronization between the receiver and the subchannel delay characteristics of the DMT system. The transmission signal can be accurately received by eliminating the transmission error that occurs.

Claims (5)

다중 부채널을 이용한 DMT 시스템에 있어서, 수신된 신호를 디지탈 신호로 변환하는 아날로그/디지탈 변환기; 상기 디지탈 신호로 변환된 신호를 입력받아 샘플 지연값을 계산하는 시간영역 등화기; 상기 시간영역 등화기의 출력신호를 입력받아 상기 샘플 지연값에 따라 지연 저장하고 제1제어신호에 응답하여 상기 저장된 값을 시프트하고 병렬신호로 변환하는 버퍼; 상기 버퍼의 출력신호를 입력받아 복조하는 복조기; 상기 복조된 신호를 입력받아 제2제어신호에 응답하여 각 반송파의 위상 에러를 보정하는 주파수영역 등화기; 상기 위상 에러 보정된 신호를 입력받아 디코딩하고 직렬 신호로 변환하는 수신기; 상기 주파수영역 등화기로부터 파일럿 톤을 입력받아 위상 에러값을 계산하고 이를 소정의 값으로 나누어 정수값과 소수값으로 분리하는 디지탈 위상 동기 루프; 상기 정수값을 입력받아 상기 부채널에 맞게 환산하여 상기 제2제어신호로 출력하는 위상 에러제어부; 및 상기 정수값을 입력받아 상기 제1제어신호로 출력하는 시간지연제어부를 구비한 것을 특징으로 하는 DMT 시스템의 수신장치.A DMT system using multiple subchannels, comprising: an analog / digital converter for converting a received signal into a digital signal; A time domain equalizer which receives a signal converted into the digital signal and calculates a sample delay value; A buffer which receives the output signal of the time domain equalizer and delays the output signal according to the sample delay value, shifts the stored value in response to a first control signal and converts the stored value into a parallel signal; A demodulator for receiving and demodulating the output signal of the buffer; A frequency domain equalizer which receives the demodulated signal and corrects a phase error of each carrier in response to a second control signal; A receiver which receives the phase error corrected signal, decodes it, and converts the signal into a serial signal; A digital phase locked loop which receives a pilot tone from the frequency domain equalizer, calculates a phase error value, divides it into a predetermined value, and separates it into integer values and decimal values; A phase error control unit which receives the integer value and converts it to the sub-channel to output the second control signal; And a time delay control unit which receives the integer value and outputs the first control signal as the first control signal. 제1항에 있어서, 상기 아날로그/디지탈 변환기의 샘플링 주파수를 온도보상 기능을 갖는 TCXO에 의해 공급하는 것을 특징으로 하는 DMT 시스템의 수신장치.The receiver of claim 1, wherein the sampling frequency of the analog / digital converter is supplied by a TCXO having a temperature compensation function. 인코딩된 다중 반송파 신호를 역푸리에변환(IFFT)하여 직렬신호로 전송하는 DMT 시스템 송신장치의 신호를 수신하는 DMT 시스템 수신장치의 수신신호 그룹 지연 보상 방법에 있어서, 상기 DMT 시스템 송신장치가 송신한 아날로그 신호를 수신하여 디지탈 신호로 변환하는 제1단계; 상기 변환된 디지탈 신호로부터 심볼 블럭간의 간섭을 없애고 샘플 지연값을 계산하는 제2단계; 입력 데이타를 상기 샘플 지연값 만큼 지연시켜 저장하고 이를 병렬 데이타로 변환하는 제3단계; 상기 병렬데이타를 고속푸리에 변환(FFT)하여 복조하는 제4단계; 디지탈 위상동기루프를 통하여 타이밍 지터(jitter)에 따른 위상에러를 추적하여 에러값을 산출하여 위상에러를 주파수 영역에서 보상하는 제5단계; 및 상기 제5단계에서 위상에러 추적시 파일롯 톤의 위상에러가 상기 제1단계에서의 아날로그신호를 디지털 신호로 변환할 때의 한 샘플 이상일 경우, 상기 제3단계에서 저장된 데이타를 한 샘플단위 만큼 시프트(shift)시켜 그룹지연을 보상하는 제6단계를 포함함을 특징으로 하는 DMT 시스템 수신신호의 그룹 지연 보상 방법.A method for compensating delay of a received signal group of a DMT system receiver for receiving a signal from a DMT system transmitter for inversely Fourier transforming (IFFT) an encoded multi-carrier signal and transmitting the signal as a serial signal, wherein the analog signal transmitted by the DMT system transmitter is transmitted. Receiving a signal and converting the signal into a digital signal; A second step of eliminating interference between symbol blocks from the transformed digital signal and calculating a sample delay value; A third step of delaying and storing input data by the sample delay value and converting the input data into parallel data; A fourth step of demodulating the parallel data by fast Fourier transform (FFT); A fifth step of compensating the phase error in the frequency domain by calculating an error value by tracking a phase error according to timing jitter through a digital phase synchronization loop; And shifting the data stored in the third step by one sample unit when the phase error of the pilot tone is more than one sample when converting the analog signal in the first step into a digital signal when the phase error is tracked in the fifth step. and a sixth step of shifting to compensate for group delay. DMT 시스템의 수신장치의 채널 특성에 의한 위상 왜곡 보상방법에 있어서, 채널 특성에 의한 각 부채널의 위상 왜곡값을 계산하는 단계; e-jθd을 곱하여 보상하는 단계를 구비하고 소정의 시간이 경과후 상기 단계들을 반복하는 것을 특징으로 하는 채널 특성에 의한 위상 왜곡 보상 방법.A phase distortion compensation method using channel characteristics of a receiver of a DMT system, the method comprising: calculating phase distortion values of respective subchannels based on channel characteristics; Compensating by multiplying by -jθd , and repeating the steps after a predetermined time has elapsed. DMT 시스템의 수신장치의 클럭 비동기에 의한 위상 에러 보상 방법에 있어서, 파일럿 톤으로부터 위상 에러값을 계산하는 단계; 계산된 상기 위상 에러값을 계산하는 단계; 계산된 상기 위상 에러값을 소정의 값으로 나누어 정수값과 소수값으로 분리하는 단계; 상기 정수값을 입력받아 저장된 데이타를 정수만큼 시프트하는 단계; 상기 소수값을 입력받아 각 부채널에 따라 위상 에러값를 환산하는 단계; 상기 환산된 위상 에러값으로 대응하는 부채널을 보상하는 단계를 구비한 것을 특징으로 하는 클럭 비동기에 의한 위상에러 보상 방법.CLAIMS What is claimed is: 1. A method of compensating phase error by clock asynchronously of a receiver of a DMT system, the method comprising: calculating a phase error value from a pilot tone; Calculating the calculated phase error value; Dividing the calculated phase error value by a predetermined value and dividing it into an integer value and a decimal value; Shifting the stored data by an integer by receiving the integer value; Receiving the decimal value and converting a phase error value according to each subchannel; Compensating the sub-channel corresponding to the converted phase error value, the phase error compensation method by the clock asynchronous.
KR1019940015681A 1994-06-30 1994-06-30 Dmt system receiving and phrase error compensation method KR0129969B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940015681A KR0129969B1 (en) 1994-06-30 1994-06-30 Dmt system receiving and phrase error compensation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940015681A KR0129969B1 (en) 1994-06-30 1994-06-30 Dmt system receiving and phrase error compensation method

Publications (2)

Publication Number Publication Date
KR960003196A KR960003196A (en) 1996-01-26
KR0129969B1 true KR0129969B1 (en) 1998-04-14

Family

ID=19387045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940015681A KR0129969B1 (en) 1994-06-30 1994-06-30 Dmt system receiving and phrase error compensation method

Country Status (1)

Country Link
KR (1) KR0129969B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3377389B2 (en) * 1997-01-10 2003-02-17 株式会社鷹山 Signal receiving method and apparatus in spread spectrum wireless communication system
KR100767691B1 (en) * 2006-01-13 2007-10-17 엘지전자 주식회사 A equalizer

Also Published As

Publication number Publication date
KR960003196A (en) 1996-01-26

Similar Documents

Publication Publication Date Title
US9252993B2 (en) Frequency division multiplexing system with selectable rate
EP0771496B1 (en) Frame synchronization in multicarrier transmission systems
KR100355326B1 (en) Ofdm communication apparatus and method for estimating of transmission path
US20060198472A1 (en) Transmission system, transmitter device, and receiver device
JP2001086092A (en) Ofdm communications equipment and detecting method
JPH10190609A (en) Orthogonal frequency multiplex modulated signal demodulating method
JPH09266466A (en) Digital transmission system
KR100213100B1 (en) Frequency error corrector for orthogonal frequency division multiplexing and method therefor
KR20050092063A (en) Method and device for generating signal of pilot in ofdma systems
EP1330087A2 (en) Symbol timing recovery for multicarrier receivers
KR0129969B1 (en) Dmt system receiving and phrase error compensation method
US7286605B2 (en) Method and apparatus for reducing a crest factor of a multi-tone data signal
KR100292377B1 (en) Receiving apparatus for dmt system and method for compensating phase error
JP2001345780A (en) Ofdm receiving device using maximum ratio synthesization diversity
EP0930751B1 (en) Method and apparatus for receiving orthogonal frequency division multiplexed signal
KR100226700B1 (en) Circuit for detecting synchronization in ofdm receiving system
KR100230847B1 (en) Orthogonal frequency division multiplexing receiving system
KR970009680B1 (en) Apparatus for recovering clock and method thereof in discrete multitone system
JP2003152673A (en) Orthogonal frequency multiplex modulated signal demodulating method
EP1014638A1 (en) Synchronisation techniques for OFDM communications systems
KR20080001085A (en) Apparatus for receiving broadcasting signal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010912

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee