KR0129034Y1 - Back-up circuit for battery - Google Patents
Back-up circuit for battery Download PDFInfo
- Publication number
- KR0129034Y1 KR0129034Y1 KR2019920027601U KR920027601U KR0129034Y1 KR 0129034 Y1 KR0129034 Y1 KR 0129034Y1 KR 2019920027601 U KR2019920027601 U KR 2019920027601U KR 920027601 U KR920027601 U KR 920027601U KR 0129034 Y1 KR0129034 Y1 KR 0129034Y1
- Authority
- KR
- South Korea
- Prior art keywords
- battery
- voltage
- predetermined voltage
- predetermined
- cmos ram
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2015—Redundant power supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
Abstract
본 고안은 밧데리 백-업 회로에 관한 것으로, SMPS 등의 전원제공수단으로부터 전원이 제공되는 경우, 전압제공부로부터 소정전압이 CMOS RAM의 전원입력단으로 제공되는 동시에, 전송라인, 저항(R4), 다이오드(D3) 및 제1점퍼(JP1)를 통해 밧데리로 제공되어 밧데리는 충전되고, 전압제공부로부터의 소정전압이 차단되는 경우, 밧데리에 충전된 소정전압이 제1점퍼(JP1), 다이오드(D2) 및 전송라인을 통해 CMOS RAM의 전원입력단으로 제공된다. 한편, 외부전지 접속부를 통해 외부전지로부터의 소정전원이 제공되는 경우, 외부전지로부터의 소정전압이 다이오드(D1,D2)를 통해 전압 강하된 다음, 전송라인을 통해 CMOS RAM의 전원입력단으로 제공되므로써, 다이오드(D2)를 통해 밧데리에 충전된 소정전압을 CMOS RAM의 전원입력단으로 제공하고, 외부전지 접속부를 통해 외부전지로부터 소정전압이 제공되는 경우, 다이오드(D2)를 통해 전압 강하되어 CMOS RAM의 전원입력단으로 제공되므로 백-업 회로를 간소화시킬 수 있을 뿐만 아니라 밧데리 백-업 회로의 제작비용을 절감시킬 수 있도록 한 것이다.The present invention relates to a battery back-up circuit, and when power is supplied from a power supply means such as SMPS, a predetermined voltage is provided from a voltage supply unit to a power input terminal of a CMOS RAM, and at the same time, a transmission line, a resistor (R4), When the battery is charged through the diode D3 and the first jumper JP1 to charge the battery, and the predetermined voltage from the voltage providing unit is cut off, the predetermined voltage charged in the battery is the first jumper JP1 and the diode ( D2) and the transmission line are provided to the power input of the CMOS RAM. On the other hand, when the predetermined power from the external battery is provided through the external battery connection portion, the predetermined voltage from the external battery is dropped through the diodes D1 and D2, and then provided to the power input terminal of the CMOS RAM through the transmission line. When the predetermined voltage charged in the battery through the diode D2 is supplied to the power input terminal of the CMOS RAM, and when a predetermined voltage is supplied from the external battery through the external battery connection unit, the voltage is dropped through the diode D2 to supply the CMOS RAM. As it is provided as a power input, it not only simplifies the back-up circuit but also reduces the manufacturing cost of the battery back-up circuit.
Description
제1도는 종래의 전형적인 밧데리 백-업 회로의 회로도.1 is a circuit diagram of a conventional battery back-up circuit.
제2도는 본 고안의 바람직한 실시예에 따른 밧데리 백-업 회로의 회로도.2 is a circuit diagram of a battery back-up circuit according to a preferred embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 전압제공부 12 : CMOS RAM10: voltage providing unit 12: CMOS RAM
14 : 외부전지 접속부 Q1,Q1 : 트랜지스터14: external battery connection part Q1, Q1: transistor
R1∼R4 : 저항 D1∼D3 : 다이오드R1 to R4: Resistor D1 to D3: Diode
JP,JP1,JP2 : 점퍼 16 : 밧데리JP, JP1, JP2: Jumper 16: Battery
본 고안은 컴퓨터 내이 CMOS RAM에 일정한 소정전압을 제공하는 밧데리 백-업 회로에 관한 것으로, 특히 부품의 이용효율을 향상시켜 구성을 간소화할 수 있는 밧데리 백-업 회로에 관한 것이다.The present invention relates to a battery back-up circuit for providing a predetermined voltage to a CMOS RAM in a computer, and more particularly to a battery back-up circuit that can simplify the configuration by improving the use efficiency of components.
일반적으로, 개인용 컴퓨터는 날짜, 시간, 암호 및 기타 컴퓨터의 구성환경에 관한 파라메터(parameter) 등의 정보를 보존하기 위한 CMOS 램(RAM)을 내장하며, 이러한 CMOS RAM에 기입된 정보의 보존을 위해 외부로부터 제공되는 전원의 온 오프에 상관없이 밧데리로부터 일정한 소정전압이 제공되어야 한다.In general, personal computers have built-in CMOS RAM to store information such as date, time, passwords, and other parameters of the computer's configuration, and to preserve the information written to such CMOS RAM. A constant voltage must be provided from the battery regardless of whether the power supplied from the outside is on or off.
한편, 상기한 밧데리는 충방전이 가능한 것으로서, 외부로부터 전원이 제공되는 경우, CAMS RAM에 소정전압이 제공되는 동시에 밧데리는 충전되고, 외부로부터 전원이 차단되는 경우 밧데리에 충전된 소정전원이 CMOS RAM에 제공된다.On the other hand, the battery is capable of charging and discharging, when power is supplied from the outside, the predetermined voltage is supplied to the CAMS RAM and at the same time the battery is charged, when the power is cut off from the external power is stored in the CMOS RAM Is provided.
상기한 밧데리의 충반전을 수행하기 위한 회로를 밧데리 백-업 회로라 한다.The circuit for performing the charging and recharging of the battery is called a battery back-up circuit.
제1도는 종래의 전형적인 밧데리 백-업 회로의 회로도로서, 전압제공부(10), CMOS RAM(12), 외부전지 접속부(14), 밧데리(16), 점퍼(JP) 및 4개의 다이오드(D1,D2,D3,D4)로 구성된다.FIG. 1 is a circuit diagram of a typical battery back-up circuit in the related art. The voltage supply unit 10, the CMOS RAM 12, the external battery connection unit 14, the battery 16, the jumper JP, and four diodes D1 are shown in FIG. , D2, D3, and D4).
제1도에 있어서, 전압제공부(10)는 CMOS RAM(12) 및 밧데리(16)로 소정전압을 제공하는 것으로, 동도면을 참조하면 알 수 있듯이, 도시 생략된 SMPS 등의 전원제공장치로부터 제공되는 소정의 전원(5V)을 분압하기 위한 저항(R1,R2)과, 저항(R1,R2)에 의해 분압된 전압에 의거하여 스위칭 되는 제1트랜지스터(Q1), 저항(R3)을 통한 제1트랜지스터(Q1)의 콜렉터(C) 전압에 의거하여 스위칭 되는 제2트랜지스터(Q2) 및 콘덴서(C1)로 구성된다.In FIG. 1, the voltage providing unit 10 provides a predetermined voltage to the CMOS RAM 12 and the battery 16, and as can be seen from the drawings, from a power supply device such as SMPS, not shown. Resistors R1 and R2 for dividing the provided predetermined power supply 5V, and first transistors Q1 and R3 that are switched based on voltages divided by resistors R1 and R2. The second transistor Q2 and the capacitor C1 are switched based on the voltage of the collector C of the first transistor Q1.
여기에서, 콘덴서(C1)는 제1트랜지스터(Q2)의 스위칭 시에 발생되는 임펄스(IMPULSE) 성분의 잡음을 제거하기 위한 것이다.Here, the capacitor C1 is for removing noise of an impulse component generated when the first transistor Q2 is switched.
그리고, CMOS RAM(12)은 도시 생략된 전원입력단으로 전압제공부(10) 또는 밧데리(16)로부터 소정전압(3V 내지 5V)이 제공되는 동안 날짜, 시간, 암호 및 기타 컴퓨터의 구성환경에 관한 파라메터 등의 정보를 보존하고, 밧데리(16)는 점퍼(JP) 내의 접점(P1,P2)이 연결된 상태에서 저항(R4)과 다이오드(D3)를 통해 제공되는 전압제공부(10)로부터의 제공되는 소정전압을 충전한다. 여기에서, 밧데리(16)의 충전용량은 대략 3.6V 정도이다.In addition, the CMOS RAM 12 relates to a date, time, password, and other computer configuration environment while a predetermined voltage (3V to 5V) is provided from the voltage providing unit 10 or the battery 16 to a power input terminal (not shown). Saves information such as parameters, and the battery 16 is provided from the voltage providing unit 10 provided through the resistor R4 and the diode D3 while the contacts P1 and P2 in the jumper JP are connected. Charge the predetermined voltage. Here, the charging capacity of the battery 16 is about 3.6V.
한편, 점퍼(JP)는 전압제공부(10)로부터 제공되는 소정전압을 밧데리(16) 또는 접지로 연결하기 위한 것으로, 점퍼(JP) 내의 접점(P1,P2)이 연결되면 전압제공부(10)로부터 제공되는 소정전압이 밧데리(16)로 제공되어 충전되고, 점퍼(JP) 내의 접점(P2,P3)이 연결되면 CMOS RAM(12)으로 제공되는 전압제공부(10) 또는 밧데리(16)로부터의 소정전압이 접지로 제공되어 CMOS RAM(12)에 저장되어 있는 정보가 클리어된 초기화된다.Meanwhile, the jumper JP is for connecting the predetermined voltage provided from the voltage providing unit 10 to the battery 16 or the ground. When the contacts P1 and P2 in the jumper JP are connected, the voltage providing unit 10 is connected. The predetermined voltage provided from the battery is supplied to the battery 16 and charged, and when the contacts P2 and P3 in the jumper JP are connected, the voltage providing unit 10 or the battery 16 provided to the CMOS RAM 12 is connected. The predetermined voltage from is supplied to ground to initialize the cleared information stored in the CMOS RAM 12.
또한, 외부전지 접속부(14)는 밧데리(16)의 수명이 다하여 밧데리(16)를 교체하는 경우, 외부로부터 CMOS RAM(12)으로 소정전압을 제공하기 위해 외부전지(통상적으로, 4.5V 또는 3.6V의 리튬전지)를 접속하기 위한 것이고(이때, 점퍼(JP) 내의 접점(P1,P2)은 개방된다.), 다이오드(D1,D2)는 위해 외부전지 접속부(14)를 통해 제공되는 외부전지로부터의 소정전압(4.5V 또는3.6V)을 제1소정레벨 또는 제2소정레벨로 전압 강하시키기 위한 것이다.In addition, when the battery 16 replaces the battery 16 due to the end of the life of the battery 16, the external battery connector 14 supplies an external battery (typically 4.5 V or 3.6 to provide a predetermined voltage from the outside to the CMOS RAM 12). The lithium battery of V) (in this case, the contacts P1 and P2 in the jumper JP are open), and the diodes D1 and D2 are provided through the external battery connection 14 for the external battery. To drop the predetermined voltage (4.5V or 3.6V) from the first predetermined level or the second predetermined level.
예를 들어, 외부전지 접속부(14)에 4.5V의 리튬전지가 접속되는 경우, 다이오드(D1,D2)를 통해 1.4V의 전압이 전압 강하되어 전송라인(18)을 통해 CMOS RAM(12)의 전원입력단으로 3.1V가 제공되고, 외부전지 접속부(14)에 3.6V의 리튬전지가 접속되는 경우, 다이오드(D1,D2) 중의 어느 하나가 제거되어 0.7V의 전압이 전압 강하되어 전송라인(18)을 통해 CMOS RAM(12)의 전원입력단으로 2.9V가 제공된다.For example, when a lithium battery of 4.5V is connected to the external battery connection unit 14, a voltage of 1.4V is dropped through the diodes D1 and D2, so that the CMOS RAM 12 is transferred through the transmission line 18. When 3.1V is provided to the power input terminal and a 3.6V lithium battery is connected to the external battery connecting portion 14, one of the diodes D1 and D2 is removed so that a voltage of 0.7V is dropped to the transmission line 18. 2.9V is provided to the power input terminal of the CMOS RAM 12.
상기한 바와 같은 구성부재로 이루어진 종래의 전형적인 밧데리 백-업 회로의 동작과정에 대하여 제1도를 참조하여 상세하게 설명하기로 한다.An operation process of a conventional battery back-up circuit of the related art, which is constituted as described above, will be described in detail with reference to FIG. 1.
먼전, 점퍼(JP) 내의 접점(P1,P2)이 연결되어 전압제공부(10)로부터 제공되는 소정전압이 밧데리(16)로 제공된다.In the first place, the contacts P1 and P2 in the jumper JP are connected, and a predetermined voltage provided from the voltage providing unit 10 is provided to the battery 16.
다음에, SMPS 등의 전원제공수단으로부터 소정전원(5V)이 전압제공부(10)로 제공되어 제1트랜지스터(Q1)와 제2트랜지스터(Q2)가 온 상태로 전환되고, 전압제공부(10)로부터의 소정전압이 도시 생략된 CMOS RAM(12)의 전원입력단으로 제공되어, CMOS RAM(12)에 저장되어 있는 정보가 보존된다.Next, a predetermined power source 5V is supplied to the voltage providing unit 10 from a power supply unit such as SMPS, so that the first transistor Q1 and the second transistor Q2 are turned on, and the voltage providing unit 10 is turned on. Is supplied to the power input terminal of the CMOS RAM 12 (not shown), and the information stored in the CMOS RAM 12 is stored.
이때, 전압제공부(10)로부터 제공되는 소정전압이 전송라인(18), 점퍼(JP), 저항(R4) 및 다이오드(D3)를 통해 밧데리(16)로 제공되어 전압제공부(10)로부터의 소정전압이 밧데리(16)에 충전된다.At this time, the predetermined voltage provided from the voltage providing unit 10 is provided to the battery 16 through the transmission line 18, the jumper (JP), the resistor (R4) and the diode (D3), and from the voltage providing unit (10) A predetermined voltage of is charged in the battery 16.
한편, 전압제공부(10)로부터 제공되는 소정전압이 차단, 즉 컴퓨터의 전원이 오프 되는 경우, 밧데리(16)에 충전된 소정전압이 다이오드(D4), 점퍼(JP) 및 전송라인(18)을 통해 CMOS RAM(12)의 전원입력단으로 제공된다.On the other hand, when the predetermined voltage provided from the voltage providing unit 10 is cut off, that is, when the power of the computer is turned off, the predetermined voltage charged in the battery 16 is the diode D4, the jumper JP, and the transmission line 18. It is provided to the power input terminal of the CMOS RAM 12 through.
상술한 바와 같이, 컴퓨터의 전언이 오프 되는 경우에도 밧데리 백-업 회로에 의거하여 CMOS RAM(12)의 전원입력단으로 항상 일정한 소정전압이 제공되므로써, CMOS RAM(12)에 저장되어 있는 정보가 계속적으로 보존된다.As described above, even when the computer is turned off, a constant voltage is always supplied to the power input terminal of the CMOS RAM 12 based on the battery back-up circuit, so that the information stored in the CMOS RAM 12 is continuously. Are preserved.
다른 한편, 종래의 전형적인 밧데리 백-업 회로에 있어서, 외부전지 접속부(14)를 통해 외부(예를 들면, 리튬 전지)로부터 소정전압이 제공되는 경우, 점퍼(JP) 내의 접점(P1,P2,P3)이 개방되어, 다이오드(D3,D4) 및 저항(R3)이 사용되지 않는다.On the other hand, in the conventional typical battery back-up circuit, when a predetermined voltage is provided from the outside (for example, a lithium battery) through the external battery connecting portion 14, the contacts P1, P2, P3) is opened so that diodes D3 and D4 and resistor R3 are not used.
따라서, 본 고안은 상기한 바와 같은 점에 착안하여 안출한 것으로, 백-업 회로를 구성하는 구성부재 간의 연결을 달리하여 종래의 전형적인 밧데리 백-업 회로의 기능을 동일하게 수행하면서도 백-업 회로에 소요되는 부품 수를 줄일 수 있는 밧데리 백-업 회로를 제공하는데 그 목적이 있다.Accordingly, the present invention has been devised in view of the above-described points, and the back-up circuit is performed while performing the same function as a typical battery back-up circuit by changing the connection between the constituent members constituting the back-up circuit. The object is to provide a battery back-up circuit that can reduce the number of parts required.
상기 목적을 달성하기 위하여 본 고안은, 컴퓨터 주변환경에 대한 정보를 저장하는 CMOS RAM의 전원입력단으로 일정한 설정된 소정전압을 제공하기 위한 밧데리 백-업 회로에 있어서, 외부 전원제공수단으로부터 제공되는 전원에 의거하여 상기 설정된 소정전압을 제공하는 전압제공수단과, 상기 전압제공수단으로부터 제공되는 상기 설정된 소정전압에 의해 충전되며, 상기 전압제공수단으로부터 제공되는 상기 설정된 소정전압이 차단되는 경우 상기 충전된 소정전압을 상기 CMOS RAM의 전원입력단으로 제공하기 위한 충방전용 밧데리와, 외부전지를 접속하며, 상기 CMOS RAM의 전원입력단으로 상기 외부전지로부터의 설정된 소정전압을 제공하기 위한 외부전지 접속수단과, 상기 전압제공수단과 상기 충방전용 밧데리를 스위칭하기 위한 제1스위칭수단과, 상기 CMOS RAM에 저장된 정보를 클리어하고 초기화시키기 위해 상기 CMOS RAM의 전원입력단으로 제공되는 소정전압을 접지로 제공하기 위한 제2스위칭수단과, 상기 외부전지 접속수단을 통해 제공되는 외부전지로부터의 소정전압을 제1소정레벨로 전압 강하시키기 위한 제1전압강하형 단방향성 소자와, 상기 제1스위칭수단을 통한 충방전용 밧데리로부터의 소정전압을 상기 CMOS RAM의 전원입력단으로 제공하며, 상기 외부전지 접속수단으로부터 제공되는 상기 외부전지로부터의 소정전압을 제2소정레벨로 전압 강하시키기 위한 제2전압강하형 단방향성소자와, 상기 전압제공수단으로부터의 소정전압을 상기 제1스위칭수단을 통해 상기 충방전용 밧데리로 제공하기 위한 제3전압강하형 단방향소자로 구성된 것을 특징으로 하는 밧데리 백-업 회로를 제공한다.In order to achieve the above object, the present invention, in the battery back-up circuit for providing a predetermined predetermined voltage to the power input terminal of the CMOS RAM for storing information about the computer environment, the power supply from the external power supply means The charged predetermined voltage charged by the voltage providing means for providing the set predetermined voltage and the set predetermined voltage provided from the voltage providing means, and when the set predetermined voltage provided from the voltage providing means is cut off. A battery for charging and discharging for providing a battery to a power input terminal of the CMOS RAM, an external battery, and an external battery connecting means for providing a predetermined voltage from the external battery to the power input terminal of the CMOS RAM, and providing the voltage. First switching means for switching the means and the battery for charging and discharging, Second switching means for providing a predetermined voltage provided to a power input terminal of the CMOS RAM to ground for clearing and initializing information stored in the CMOS RAM, and a predetermined voltage from an external battery provided through the external battery connection means. A first voltage drop type unidirectional element for dropping a voltage to a first predetermined level, and a predetermined voltage from a battery for charge and discharge through the first switching means to a power input terminal of the CMOS RAM; A second voltage drop type unidirectional element for dropping a predetermined voltage from the external battery provided by the second predetermined level; and a predetermined voltage from the voltage providing means to the battery for charging and discharging through the first switching means. Providing a battery back-up circuit comprising a third voltage drop type unidirectional element for providing .
본 고안의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 고안의 바람직한 실시예로부터 더욱 명확하게 될 것이다.The above and other objects and various advantages of the present invention will become more apparent from the preferred embodiments of the invention described below with reference to the accompanying drawings by those skilled in the art.
이하 첨부된 도면을 참조하여 본 고안의 바람직한 실시예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 고안의 바람직한 실시예에 따른 밧데리 백-업 회로의 회로도로서, 동도면을 참조하면 알 수 있듯이, 전압제공부(10), CMOS RAM(12), 제1점퍼(JP1), 제2점퍼(JP2), 외부전지 접속부(14), 밧데리(16), 3개의 다이오드(D1,D2,D3) 및 저항(R4)으로 구성된다.FIG. 2 is a circuit diagram of a battery back-up circuit according to a preferred embodiment of the present invention. As can be seen from the drawings, the voltage providing unit 10, the CMOS RAM 12, the first jumper JP1, It consists of two jumpers JP2, an external battery connecting portion 14, a battery 16, three diodes D1, D2, D3, and a resistor R4.
한편, 본 고안에 따른 밧데리 백-업 회로의 구성부재 중에 전압제공부(10), CMOS RAM(12), 외부전지 접속부(14) 및 밧데리(16)는 전술한 바와 같은 종래의 전형적인 밧데리 백-업 회로의 전압제공부(10), CMOS RAM(12), 외부전지 접속부(14) 및 밧데리(16)와 실질적으로 동일한 기능을 수행하므로, 중복된 기재를 피하기 위해 여기에서의 기술은 생략하기로 한다.On the other hand, among the components of the battery back-up circuit according to the present invention, the voltage providing unit 10, the CMOS RAM 12, the external battery connection unit 14 and the battery 16 is a conventional typical battery bag- Since they perform substantially the same functions as the voltage providing unit 10, the CMOS RAM 12, the external battery connection unit 14, and the battery 16 of the up circuit, the description herein will be omitted to avoid overlapping substrates. do.
따라서, 본 고안에 따른 밧데리 백-업 회로가 종래의 백-업 회로와 다른 점은, 제1점퍼(JP1), 제2점퍼(JP2), 3개의 다이오드(D1,D2,D3) 및 저항(R4)으로서, 하기는 이들 구성부재의 동작과정에 대하여 중점적으로 설명하기로 한다.Therefore, the battery back-up circuit according to the present invention is different from the conventional back-up circuit, the first jumper (JP1), the second jumper (JP2), three diodes (D1, D2, D3) and the resistor ( As R4), the following will focus on the operation process of these constituent members.
제2도에 있어서, 제1점퍼(JP1)는 밧데리(16)와 전압제공부(10)를 연결하기 위한 것이고, 제2점퍼(JP2)는 전술한 바와 같이, CMOS RAM(12)이 전원입력단으로 제공되는 소정전압을 접지로 제공하므로써 CMOS RAM(12)에 저장되어 있는 정보를 클리어한 다음 초기화하기 위한 것이다.In FIG. 2, the first jumper JP1 is for connecting the battery 16 and the voltage providing unit 10, and the second jumper JP2 is a power supply input terminal of the CMOS RAM 12 as described above. This is for clearing and then initializing the information stored in the CMOS RAM 12 by providing a predetermined voltage to ground.
그리고, 제1다이오드(D1)은 외부전지 접속부(14)를 통한 외부로부터의 소정전압을 전압강하시키고, 제2다이오드(D2)는 제1점퍼(JP1)가 연결되어 있는 경우, 밧데리(16)에 충전된 소정전압을 도시 생략된 CMOS RAM(12)의 전원입력단으로 제공하는 동시에, 제1점퍼(JP1)가 개방되어 있는 경우, 외부전지 접속부(14)로부터 제공되는 소정전압을 전압강하시킨다.In addition, when the first diode D1 drops a predetermined voltage from the outside through the external battery connection unit 14 and the second diode D2 is connected to the first jumper JP1, the battery 16 The predetermined voltage charged in the above is supplied to the power input terminal of the CMOS RAM 12 (not shown), and when the first jumper JP1 is opened, the predetermined voltage provided from the external battery connection unit 14 is dropped.
이때, 외부전지 접속부(14)로부터 3.6V의 전압이 제공되는 경우에는 제1다이오드(D1)는 제거된다.At this time, when the voltage of 3.6 V is provided from the external battery connection unit 14, the first diode D1 is removed.
한편, 저항(R4) 및 제3다이오드(D3)는 제1점퍼(JP1)가 연결되어 있는 상태에서, 전압제공부(10)로부터 제공되는 소정전압을 밧데리(16)로 제공한다.Meanwhile, the resistor R4 and the third diode D3 provide the battery 16 with a predetermined voltage provided from the voltage providing unit 10 while the first jumper JP1 is connected.
상기한 바와 같은 구성부재로 이루어진 본 고안의 동작과정에 대하여 제2도를 참조하여 보다 상세하게 설명하기로 한다.With reference to Figure 2 will be described in more detail with respect to the operation of the present invention made of a component as described above.
먼저, 제1점퍼(JP1)가 연결되고 제2점퍼(JP2)가 개방되어 있는 경우, 전압제공부(10)로부터 CMOS RAM(12)의 전원입력단으로 제공되는 소정전압이 전송라인(18), 저항(R4), 제3다이오드(D3) 및 제1점퍼(JP1)를 통해 밧데리(16)로 제공되어, 전압제공부(10)로부터의 소정전압이 밧데리(16)에 충전된다.First, when the first jumper JP1 is connected and the second jumper JP2 is open, a predetermined voltage provided from the voltage providing unit 10 to the power input terminal of the CMOS RAM 12 is transferred to the transmission line 18, The resistor 16 is provided to the battery 16 through the resistor R4, the third diode D3, and the first jumper JP1, so that a predetermined voltage from the voltage providing unit 10 is charged in the battery 16.
한편, 전압제공부(10)로부터 제공되는 소정전압이 차단, 즉 컴퓨터가 오프상태로 전환되면, 밧데리(16)에 충전되어 있는 소정전압이 제1점퍼(JP1), 제2다이오드(D2) 및 전송라인(18)을 통해 CMOS RAM(12)의 전원입력단으로 제공된다.On the other hand, when the predetermined voltage provided from the voltage providing unit 10 is cut off, that is, the computer is turned off, the predetermined voltage charged in the battery 16 is changed to the first jumper JP1, the second diode D2, and the like. It is provided to the power input terminal of the CMOS RAM 12 through the transmission line 18.
한편, 외부전지 접속부(14)를 통해 외부로부터의 소정전압이 제공되는 경우(이때, 제1점퍼(JP1)와 제2점퍼(JP2)를 개방된다.), 외부전지 접속부(14)를 통한 외부전지(예를 들면, 리튬 전지)로부터의 소정전압이 제1다이오드(D1) 및 제2다이오드(D2)를 통해 전압 강하된 다음, 전송라인(18)을 통해 CMOS RAM(12)의 전원입력단으로 제공된다.On the other hand, when a predetermined voltage from the outside is provided through the external battery connecting portion 14 (at this time, the first jumper JP1 and the second jumper JP2 are opened), the external through the external battery connecting portion 14 A predetermined voltage from a battery (for example, a lithium battery) is dropped across the first diode D1 and the second diode D2 and then through the transmission line 18 to the power input terminal of the CMOS RAM 12. Is provided.
예를 들면, 외부전지 접속부(14)를 통해 4.5V의 리튬전지로부터 전압이 제공되는 경우, 제1다이오드(D1)와 제2다이오드(D2)를 통해 1.4V의 전압이 전압 강하되어 전송라인(18)을 통해 CMOS RAM(12)의 전원입력단으로 제공되고, 외부전지 접속부(14)를 통해 3.6V의 리튬전지로부터 전압이 제공되는 경우, 제1다이오드(D1)는 제거되고, 제2다이오드(D2)를 통해 0.7V의 전압이 전압 강하되어 전송라인(18)을 통해 CMOS RAM(12)의 전원입력단으로 제공된다.For example, when a voltage is provided from a 4.5V lithium battery through the external battery connection unit 14, a voltage of 1.4V is dropped through the first diode D1 and the second diode D2, thereby transmitting the voltage. 18 is provided to the power input terminal of the CMOS RAM 12, and when a voltage is supplied from the lithium battery of 3.6 V through the external battery connection unit 14, the first diode D1 is removed, and the second diode ( A voltage of 0.7 V is dropped through D2) and provided to the power input terminal of the CMOS RAM 12 through the transmission line 18.
다른 한편, 제2점퍼(JP2)가 연결되는 경우에는, CMOS RAM(12)의 전원입력단으로 제공되는 소정전압이 접지로 제공되므로, CMOS RAM(12)에 저장되어 있는 정보가 클리어되고, CMOS RAM(12)은 초기화된다.On the other hand, when the second jumper JP2 is connected, since the predetermined voltage provided to the power input terminal of the CMOS RAM 12 is provided to ground, the information stored in the CMOS RAM 12 is cleared, and the CMOS RAM 12 is initialized.
상술한 바와 같이, SMPS 등의 전원제공수단으로부터 전원이 제공되는 경우, 전압제공부(10)로부터 소정전압이 CMOS RAM(12)의 전원입력단으로 제공되는 동시에, 전송라인(18), 저항(R4), 다이오드(D3) 및 제1점퍼(JP1)를 통해 밧데리(16)로 제공되어 밧데리(16)는 충전되고, 전압제공부(10)로부터의 소정전압이 차단되는 경우, 밧데리(16)에 충전된 소정전압이 제1점퍼(JP1), 다이오드(D2) 및 전송라인(18)을 통해 CMOS RAM(12)의 전원입력단으로 제공된다.As described above, when power is supplied from a power supply means such as SMPS, a predetermined voltage is provided from the voltage supply unit 10 to the power input terminal of the CMOS RAM 12, and at the same time, the transmission line 18 and the resistor R4. ) Is supplied to the battery 16 through the diode D3 and the first jumper JP1 so that the battery 16 is charged and the predetermined voltage from the voltage providing unit 10 is cut off. The charged predetermined voltage is provided to the power input terminal of the CMOS RAM 12 through the first jumper JP1, the diode D2, and the transmission line 18.
한편, 외부전지 접속부(14)를 통해 외부전지로부터의 소정전원이 제공되는 경우, 외부전지로부터의 소정전압이 다이오드(D1,D2)를 통해 전압 강하된 다음, 전송라인(18)을 통해 CMOS RAM(12)의 전원입력단으로 제공된다.On the other hand, when a predetermined power source from an external battery is provided through the external battery connection unit 14, the predetermined voltage from the external battery is dropped through the diodes D1 and D2, and then the CMOS RAM is transferred through the transmission line 18. It is provided to the power input terminal of (12).
다른 한편, 본 고안의 실시예에서는 이해를 돕기 위해 제1점퍼(JP1)와 제2점퍼(JP2)로 구분하여 기술하였으나, 실제로는 4개의 접점을 갖는 하나의 점퍼로서 구현 가능하다.On the other hand, in the embodiment of the present invention to describe the first jumper (JP1) and the second jumper (JP2) for the purpose of understanding, it can be implemented as one jumper having four contacts in practice.
따라서, 본 고안을 이용하면, 다이오드(D2)를 통해 밧데리(16)에 충전된 소정전압을 CMOS RAM(12)의 전원입력단으로 제공하고, 외부전지 접속부(14)를 통해 외부전지로부터 소정전압이 제공되는 경우, 다이오드(D2)를 통해 전압 강하되어 CMOS RAM(12)의 전원입력단으로 제공되므로, 백-업 회로를 간소화시킬 수 있을 뿐만 아니라 밧데리 백-업 회로의 제작비용을 절감시킬 수 있는 효과가 있다.Therefore, according to the present invention, the predetermined voltage charged in the battery 16 through the diode D2 is provided to the power input terminal of the CMOS RAM 12, and the predetermined voltage is supplied from the external battery through the external battery connection unit 14. When provided, the voltage drop through the diode D2 is provided to the power input terminal of the CMOS RAM 12, which not only simplifies the back-up circuit but also reduces the manufacturing cost of the battery back-up circuit. There is.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019920027601U KR0129034Y1 (en) | 1992-12-30 | 1992-12-30 | Back-up circuit for battery |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019920027601U KR0129034Y1 (en) | 1992-12-30 | 1992-12-30 | Back-up circuit for battery |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940018017U KR940018017U (en) | 1994-07-30 |
| KR0129034Y1 true KR0129034Y1 (en) | 1998-12-15 |
Family
ID=19348802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019920027601U KR0129034Y1 (en) | 1992-12-30 | 1992-12-30 | Back-up circuit for battery |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0129034Y1 (en) |
-
1992
- 1992-12-30 KR KR2019920027601U patent/KR0129034Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940018017U (en) | 1994-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5568441A (en) | IC card | |
| EP0392857B1 (en) | Battery-powered apparatus | |
| USRE41217E1 (en) | Method and apparatus for reducing stress across capacitors used in integrated circuits | |
| US7030591B2 (en) | Integrated circuit implementing protection switch for battery charging and discharging with enhanced reverse voltage protection | |
| US6255896B1 (en) | Method and apparatus for rapid initialization of charge pump circuits | |
| JPH05189095A (en) | Electronic device | |
| US6931554B2 (en) | Add-on card for wireless communication with power-managing circuit | |
| EP0952512A1 (en) | Power supply switching circuit for portable equipment | |
| EP0823115B1 (en) | Reference for cmos memory cell having pmos and nmos transistors with a common floating gate | |
| KR0129034Y1 (en) | Back-up circuit for battery | |
| CN103107577B (en) | Battery management circuit and terminal | |
| US20080150492A1 (en) | Portable device with supercapacitor | |
| CN113872265A (en) | Power management circuit | |
| CN113381505B (en) | Power circuit and power supply method thereof | |
| JPH06164467A (en) | Terminal sharing circuit | |
| US10044219B2 (en) | Power supply apparatus | |
| CN219477618U (en) | Pure hardware control circuit for switching on and switching off output end of battery pack | |
| CN111538370B (en) | Power supply circuit and power supply method for RTC | |
| CN219512634U (en) | USB module control circuit, USB equipment and electronic equipment | |
| JP2500878Y2 (en) | Power supply circuit | |
| KR0151498B1 (en) | Power supply using dc-dc converter | |
| JP2001251770A (en) | Rechargeable battery or rechargeable battery pack | |
| JPH0276019A (en) | Memory card | |
| JPH0442615A (en) | Semiconductor integrated circuit | |
| JPS59226471A (en) | Battery-back up type semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |