KR0128223Y1 - Soe rel time generation circuit - Google Patents
Soe rel time generation circuit Download PDFInfo
- Publication number
- KR0128223Y1 KR0128223Y1 KR2019930021079U KR930021079U KR0128223Y1 KR 0128223 Y1 KR0128223 Y1 KR 0128223Y1 KR 2019930021079 U KR2019930021079 U KR 2019930021079U KR 930021079 U KR930021079 U KR 930021079U KR 0128223 Y1 KR0128223 Y1 KR 0128223Y1
- Authority
- KR
- South Korea
- Prior art keywords
- latch
- data
- output
- soe
- time
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
Abstract
본 고안은 에스오이(SOE)실시간 발생회로에 관한 것으로, 종래에는 에스오이(SOE)(즉, 인터럽트)가 발생되었다는 것을 중앙처리부에 알려주었을때 중앙처리부는 현재 수행하는 일을 처리하고 난후 인터럽트를 처리하는 경우와 수행중인 일을 중지하는 경우 모두 전처리를 수행하고 난후 인터럽트를 수행하므로 실제 에스오이가 일어난 시각과 중앙처리부에 부여된 시각과의 차이가 발생하는 문제점이 있었다.The present invention relates to a real-time generation circuit of SOE. In the past, when the central processing unit informs the central processor that a SOE (ie, an interrupt) has been generated, the central processing unit processes the current task and then interrupts the interrupt. Interrupts are performed after the preprocessing is performed both in the case of processing and in the case of stopping work, which causes a difference between the time when SOS occurred and the time given to the central processing unit.
따라서 종래의 문제점을 해결하기 위하여 본 고안은 비교기에 의해 비교되어 출력된 인터럽트신호에 따라 타이머에서 에스오이(SOE)가 발생한 순간의 시각을 읽어내어 이를 램에 저장하였다가 인터럽트신호를 받은 중앙처리부에 의해 램에 저장되어 있는 시각을 읽어가도록 함으로써 정확한 시각을 알 수 있도록 한 효과가 있다.Therefore, in order to solve the conventional problems, the present invention reads the time of the moment when the SOE occurs in the timer according to the interrupt signal output by the comparator and stores it in the RAM and then receives the interrupt signal in the central processing unit. By reading the time stored in the RAM, it is effective to know the exact time.
Description
제1도는 종래의 에스오이(SOE)실시간 발생회로도.1 is a conventional SOE real-time generation circuit diagram.
제2도는 본 고안의 에스오이(SOE)실시간 발생회로도.2 is a schematic diagram of a real time generation (SOE) of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 필드절연부 2,3,5 : 제1 내지 제3래치DESCRIPTION OF SYMBOLS 1: Field insulation part 2, 3, 5: 1st-3rd latch
4 : 비교기 6 : 분주기4: comparator 6: divider
7 : 어드레스/클럭발생부 8 : 멀티플렉서7: address / clock generator 8: multiplexer
9 : 타이머 10 : 버퍼9: timer 10: buffer
11 : 램 BUS : 콘트롤버스11: RAM BUS: Control Bus
본 고안은 에스오이(SOE:Sequence Of Event)가 발생했을때의 시각을 발생하기 위한 것으로, 특히 에스오이(SOE) 발생시점과 정확히 일치하는 시각을 발생하기 위한 에스오이(SOE)실시간 발생회로에 관한 것이다.The present invention is to generate a time when a sequence of event (SOE) occurs, in particular to a real time generating circuit (SOE) for generating a time exactly coinciding with the occurrence of SOE (SOE) It is about.
종래 에스오이(SOE)실시간 발생회로는, 제1도에 도시된 바와 같이, 입력되는 필드에 대하여 절연시켜 제1래치(2)로 출력하는 필드절연부(1)와, 상기 제1래치(2)의 출력에 대해 일시적으로 저장하는 제2래치(3)와, 상기 제1 및 제2래치(2)(3)의 출력데이타를 각각 입력받아 서로 비교하여 두 데이타가 다르면 중앙처리부로 인터럽트를 발생시키는 비교기(4)와, 이 비교기(4)를 통한 비교결과 두 데이타가 다르면 중앙처리부로 인터럽트를 발생시킴과 아울러 상기 제1래치(2)의 출력을 일시적으로 래치하고 있다가 콘트롤버스를 통해 출력하는 제3래치(5)와, 입력되는 클럭을 분주하여 출력하는 분주기(6)로 구성된다.As shown in FIG. 1, a conventional SOE real time generation circuit includes a field insulator 1 for isolating an input field and outputting the same to the first latch 2, and the first latch 2; The second latch 3 temporarily storing the output of the < RTI ID = 0.0 > and < / RTI > and the output data of the first and second latches 2 and 3 respectively. The comparator 4 and the comparison result of the comparator 4, if the two data are different, an interrupt is generated to the central processing unit, and the output of the first latch 2 is temporarily latched and output through the control bus. And a third latch 5, and a divider 6 for dividing and outputting an input clock.
이와같이 구성된 종래의 기술에 대하여 살펴보면, 필드(field)가 입력되면 필드절연부(1)에서 절연시켜 제1래치(2)로 입력시키면, 이 제1래치(2)에서 일시적으로 래치하다가 비교기(4)에 입력시킨다.In the conventional technology configured as described above, when a field is input, the field insulator 1 is insulated and input to the first latch 2, and then the latch is temporarily latched by the first latch 2, and then the comparator 4 ).
이때 제1래치(2)의 출력을 또한 제2래치(3)가 입력받아 저장하고 있다가 상기 비교기(4)에 입력시키면, 상기 비교기(4)는 입력되는 두 값을 비교하여 콘트롤버스(BUS)를 통해 중앙처리부로 출력시킴과 아울러 제3래치(5)로 출력시킨다.At this time, when the output of the first latch 2 is also received by the second latch 3 and stored in the comparator 4, the comparator 4 compares the two input values and controls the bus. And output to the central processing unit through the third latch (5).
가령 비교기(4)에 의해 비교된 두 값이 서로 다를 경우, 상기 비교기(4)에는 하이상태의 인터럽트(INT)를 발생시켜 중앙처리부로 출력시킨다.For example, when the two values compared by the comparator 4 are different from each other, the comparator 4 generates an interrupt INT in a high state and outputs the interrupt INT to the central processing unit.
이와 동시에 제3래치(5)는 인터럽트 발생시 제1래치(2)의 출력데이타를 입력받아 래치하여 보관하고 있는다.At the same time, the third latch 5 receives and latches the output data of the first latch 2 when the interrupt occurs.
인터럽트를 인지한 중앙처리부는 제3래치(5)에 저장되어 있는 데이타(CDAT)를 콘트롤버스(BUS)를 이용하여 읽어가 처리한다.The central processing unit that recognizes the interrupt reads and processes the data CDAT stored in the third latch 5 using the control bus BUS.
그러나 이와 같은 종래의 기술에 있어서, 인터럽트신호(INT) 즉, 에스오이(SOE)가 발생되었다는 것을 중앙처리부에 알려주었을때 상기 중앙처리부는 현재 수행하는 일을 처리하고 난 후 비로서 인터럽트를 처리하는 경우와 수행중인 일을 중지하고 하는 경우 둘다 인터럽트를 처리하기 위한 전처리를 수행하고 난 후 에스오이(SOE)가 발생된 데이타를 읽고 발생포인트를 찾아 시각을 부여하게 되므로 실제로 에스오이(SOE)가 일어난 시각과 중앙처리부에 의해 부여된 시각과는 차이가 있는 문제점이 있었다.However, in this conventional technique, when the central processing unit is notified that the interrupt signal INT, that is, the SOE has been generated, the central processing unit processes the interrupt after processing the current work. Both the case and the case where the work is being done are suspended, and after performing the preprocessing to handle the interrupt, SOE reads the generated data, finds the occurrence point, and gives the time. There was a problem with the time and the time given by the central processing unit.
따라서 종래의 문제점을 해결하기 위하여 본 고안은 비교기에 의한 인터럽트신호에 따라, 즉 에스오이(SOE)가 발생된 순간 타이머의 년, 월, 일, 시, 분, 초 등을 읽어내어 이를 램에 저장하였다가 인터럽트신호를 받은 중앙처리부에 의해 램에 저장되어 있는 시각을 읽어가 일을 처리함에 있어 신속하게 처리할 수 있도록 한 에스오이(SOE)실시간 발생회로를 안출한 것으로, 이하 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Therefore, in order to solve the conventional problem, the present invention reads the year, month, date, hour, minute, second, etc. of the timer at the moment when the SOE is generated and stores them in RAM according to the interrupt signal by the comparator. After the central processing unit that received the interrupt signal reads the time stored in the RAM and processes the work quickly, the SOE real-time generation circuit is devised. When described in detail as follows.
제2도는 본 고안의 에스오이(SOE)실시간 발생회로도로서, 이에 도시한 바와 같이, 입력되는 필드를 절연하는 필드절연부(1)의 출력데이타를 래치하고 클럭에 동기시켜 순차적으로 출력하는 제1,2래치(2)(3)와, 상기 제1래치(2)와 제2래치(3)의 출력값을 서로 비교하여 다를 경우 인터럽트신호를 발생하는 비교기(4)와, 상기 비교기(4)의 비교출력에 따라 제1래치(2)에 의해 새로이 입력된 필드데이타를 래치하는 제3래치(5)와, 상기 비교기(4)의 비교출력 신호에 따라 인에이블되어 그때의 년, 월, 일, 시, 분, 초를 읽어가는 타이머(9)와, 입력되는 클럭에 따라 어드레스 및 클럭에 대한 데이타(LADD)를 발생하는 어드레스/클럭발생부(7)와, 콘트롤버스를 통해 입력되는 선택(SEL)신호 및 리드/라이트(R/)신호에 따라 상기 어드레스/클럭발생부(7) 및 중앙처리부로 부터 발생하는 데이타를 선택하여 출력하는 멀티플렉서(8)와, 콘트롤버스를 통해 입력된 리드/라이트(R/)신호에 따라 상기 타이머(9)에 의해 읽혀진 데이타(RDAT)를 저장하는 램(11)과, 콘트롤버스를 통해 입력되는 출력인에이블(OE1)에 따라 입력된 데이타를 버퍼링하여 상기 타이머(9)로 출력하는 버퍼(10)로 구성한다.FIG. 2 is a schematic diagram of a SOE real-time generation circuit of the present invention. As shown in FIG. The comparator 4 and the comparator 4 generating an interrupt signal when the second latch 2 and the output value of the first latch 2 and the second latch 3 are different from each other. The third latch 5 latching the field data newly input by the first latch 2 according to the comparison output and the year, month, day, and the like are enabled according to the comparison output signal of the comparator 4. Timer 9 for reading hours, minutes and seconds, address / clock generator 7 for generating address and clock data (LADD) according to the input clock, and selection input via the control bus (SEL Signal and lead / light (R / A multiplexer 8 which selects and outputs data generated from the address / clock generator 7 and the central processor according to the signal, and a read / write input via the control bus. RAM 11 for storing the data RDAT read by the timer 9 according to the signal and buffering the input data according to the output enable OE1 input through the control bus. It consists of a buffer 10 to be output.
이와같이 구성된 본 고안의 작용 및 효과에 대하여 상세히 설명하면 다음과 같다.Referring to the operation and effects of the present invention configured as described above in detail.
우선 시스템 초기화시 중앙처리부가 콘트롤버스(BUS)를 통해 버퍼(10)에 출력인에이블(OE1)신호 출력하여 구동한 후 데이타(CDAT)를 입력하면 그 데이타(CDAT)를 버퍼링하고 그 버퍼링된 데이타(RDAT)를 타이머(9)에 출력한다. 이와 동시에 중앙처리부가 콘트롤버스(BUS)를 통해 셀렉트(SEL)신호를 멀티플렉서(8)로 출력하여 상기 멀티플렉서(8)가 동작하도록 하면, 중앙처리부에 의한 데이타(CADD)와 어드레스/클럭발생부(7)로 부터 발생하는 데이타(LADD)를 입력받아 멀티플렉싱하여 임의의 데이타(MADD)로 출력하도록 함과 아울러 중앙처리부에 의한 리드(R)/라이트(W)신호에 따라 멀티플렉서(8)에서 리드/라이트(CR/)신호로 만들어 상기 타이머(9)로 출력한다.First, when the system is initialized, the central processing unit outputs and drives the output enable (OE1) signal to the buffer 10 through the control bus, and inputs data (CDAT) to buffer the data (CDAT). (RDAT) is output to the timer 9. At the same time, when the central processing unit outputs the select signal SEL through the control bus BUS to the multiplexer 8 so that the multiplexer 8 operates, the data processing unit CADD and the address / clock generating unit ( 7) The multiplexer 8 receives the data LADD generated from the multiplexer and multiplexes the data LADD and outputs the random data MADD. Light (CR / Signal) and outputs the same to the timer (9).
그러면 상기 타이머(9)는 멀티플렉서(8)로 부터 입력되는 데이타(MADD)와 리드/라이트(CR/)신호 및 버퍼(10)로 부터 입력되는 데이타(RDAT)에 의해 초기화된다. 즉 현재의 년, 월, 일, 시, 분, 초, 1/100초를 기록하여 놓는다.The timer 9 then receives data MADD and read / write CR / which are input from the multiplexer 8. ) And the data RDAT input from the buffer 10. The current year, month, day, hour, minute, second and 1/100 second are recorded.
이렇게 초기화된 상태에서 필드 n개의 입력이 필드절연부(1)로 입력되면 그 입력은 절연되고 제1래치(2)에 입력되어 래치되어 있는데 이때 첫번째 클럭(CLK)이 클럭단자로 입력되면 래치된 데이타를 출력(NDAT)한다. 이 출력데이타(NDAT)는 비교기(4)에 입력됨과 아울러 제2래치(3)에 입력되어 래치되는데 이곳에 래치된 데이타는 두번째 클럭(CLK)에 의하여 래치된 데이타를 출력(ODAT)한다. 상기 제1래치(2)와 제2래치(3)의 출력데이타는 각각 비교기(4)에 입력되어 서로 비교된다.In this initialized state, when n inputs are input to the field insulator 1, the inputs are insulated and input to the first latch 2, and are latched. When the first clock CLK is input to the clock terminal, the input is latched. Output data (NDAT). The output data NDAT is inputted to the comparator 4 and inputted to the second latch 3 and latched. The latched data outputs the data latched by the second clock CLK. The output data of the first latch 2 and the second latch 3 are input to the comparator 4 and compared with each other.
상기 비교기(4)에서 제1래치(2)와 제2래치(3)에 의해 출력된 데이타를 입력받아 비교함에 있어, 그 비교된 데이타가 서로 다를 경우 인터럽트(INT)신호가 발생되어 콘트롤버스(BUS)를 통해 중앙처리부에 알려짐과 동시에 제3래치(5)에 인가된다. 이에 따라 상기 제3래치(5)는 제1래치(2)를 통해 출력된 데이타(NDAT)를 래치시켜 놓는다. 이때 제1래치(2)에 래치된 데이타(NDAT)는 새로운 필드입력 데이타가 된다. 아울러 인터럽트(INT)신호는 타이머(9)로 입력되어 인에이블상태로 만든다.In the comparator 4 receiving and comparing the data output by the first latch 2 and the second latch 3, an interrupt (INT) signal is generated when the compared data is different from each other. BUS) is known to the central processing unit and is applied to the third latch 5 at the same time. Accordingly, the third latch 5 latches the data NDAT output through the first latch 2. At this time, the data NDAT latched in the first latch 2 becomes new field input data. In addition, the interrupt (INT) signal is input to the timer 9 to make the enable state.
그러면 어드레스/클럭발생부(7)의 출력데이타(LADD)와 멀티플렉서(8)의 출력데이타(MADD)(CR/)에 의해 타이머(9)는 현재의 년, 월, 일, 시, 분, 초, 1/100초 등을 읽어내어 램(11)에 저장하여 놓는다. 이때 중앙처리부는 인터럽트(INT)에 의해 현재 수행중인 일을 중지하고 램(11)에 데이타(CADD)신호와 리드/라이트(R/)신호를 발생시켜 램(11)에 저장되어 있는 년, 월, 일…등을 데이타(CDAT)를 통해 읽어가고, 또한 출력인에이블(OE2)를 제3래치(5)로 출력하여 구동되도록 한 후 필드데이타가 저장되어 있는 그곳에서 현재의 데이타를 읽어간다.Then, the output data LADD of the address / clock generator 7 and the output data MADD of the multiplexer 8 (CR / ), The timer 9 reads the current year, month, day, hour, minute, second, 1/100 second, and the like, and stores them in the RAM 11. At this time, the central processing unit stops the current work by interrupt (INT) and sends data (CADD) signal and read / write (R /) to RAM 11. ) To generate a signal and store the year, month, day, etc. stored in the RAM 11. Etc. are read through the data CDAT, and the output enable OE2 is output to the third latch 5 to be driven, and the current data is read from the field data stored therein.
이상에서 상세히 설명한 바와 같이 본 고안은 에스오이(SOE)가 발생하는 즉시 시각을 읽어내어 램에 저장하였다가 인터럽트신호를 받은 중앙처리부에 의해 그 램에 저장되어 있는 시각을 읽어가도록 함으로써 정확한 시각을 발생할 수 있도록 한 효과가 있다.As described in detail above, the present invention reads the time immediately after SOE occurs and stores it in RAM, and then reads the time stored in the RAM by the central processing unit receiving the interrupt signal to generate the correct time. One effect is to make it work.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019930021079U KR0128223Y1 (en) | 1993-10-14 | 1993-10-14 | Soe rel time generation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019930021079U KR0128223Y1 (en) | 1993-10-14 | 1993-10-14 | Soe rel time generation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950012368U KR950012368U (en) | 1995-05-17 |
KR0128223Y1 true KR0128223Y1 (en) | 1998-12-15 |
Family
ID=19365661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019930021079U KR0128223Y1 (en) | 1993-10-14 | 1993-10-14 | Soe rel time generation circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0128223Y1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105223919A (en) * | 2015-09-21 | 2016-01-06 | 国核电力规划设计研究院 | A kind of affair sequential record method for generating plant |
-
1993
- 1993-10-14 KR KR2019930021079U patent/KR0128223Y1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105223919A (en) * | 2015-09-21 | 2016-01-06 | 国核电力规划设计研究院 | A kind of affair sequential record method for generating plant |
Also Published As
Publication number | Publication date |
---|---|
KR950012368U (en) | 1995-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Oláh et al. | Multiple and changing cycles of active stars-II. results | |
Linde | A new inflationary universe scenario: a possible solution of the horizon, flatness, homogeneity, isotropy and primordial monopole problems | |
US5384744A (en) | Look ahead flag for FIFO | |
EP0435499A2 (en) | Method and apparatus for software monitoring and development | |
EP0136183B1 (en) | Control store arrangement for enhanced cpu pipeline performance | |
JPH0361908B2 (en) | ||
JPS61208167A (en) | Histogram data generator | |
KR0128223Y1 (en) | Soe rel time generation circuit | |
CN115598505A (en) | Chip detection method, device, equipment and storage medium | |
EP0247650B1 (en) | Motor speed control system | |
KR890004172A (en) | Process for generating automatic checks for logical devices | |
Nasser et al. | Specific-heat amplitude ratio near a Lifshitz point | |
GB877777A (en) | Improvements in or relating to electronic data processing circuit arrangements | |
US5293572A (en) | Testing system of computer by generation of an asynchronous pseudo-fault | |
Fonda et al. | On proton decay | |
Sarlis et al. | Geoelectric field and seismicity changes preceding the 2018 Mw6. 8 earthquake and the subsequent activity in Greece | |
JPH04280507A (en) | Digital noise elimination system | |
JPS5866989A (en) | Access system for reflesh memory | |
KR0126893B1 (en) | Mistogram processing unit | |
CN118445361A (en) | Data synchronization method, device, equipment and medium of foreground and background databases | |
SU1405056A1 (en) | Random number generator | |
KR950004091B1 (en) | Heath clock generating method in video display clock device | |
CA2312355C (en) | Method and device for testing digital protection devices | |
JPS62187916A (en) | Time setting system | |
KR920004387B1 (en) | High speed processing circuit for set/clear command |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20010627 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |