KR0125419Y1 - The automatic gain control circuit of scramble/descramble apparatus - Google Patents
The automatic gain control circuit of scramble/descramble apparatusInfo
- Publication number
- KR0125419Y1 KR0125419Y1 KR2019940034146U KR19940034146U KR0125419Y1 KR 0125419 Y1 KR0125419 Y1 KR 0125419Y1 KR 2019940034146 U KR2019940034146 U KR 2019940034146U KR 19940034146 U KR19940034146 U KR 19940034146U KR 0125419 Y1 KR0125419 Y1 KR 0125419Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- scramble
- separator
- level
- gain
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/16—Analogue secrecy systems; Analogue subscription systems
- H04N7/167—Systems rendering the television signal unintelligible and subsequently intelligible
- H04N7/1675—Providing digital key or authorisation information for generation or regeneration of the scrambling sequence
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/65—Arrangements characterised by transmission systems for broadcast
- H04H20/76—Wired systems
- H04H20/77—Wired systems using carrier waves
- H04H20/78—CATV [Community Antenna Television] systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/10—Adaptations for transmission by electrical cable
- H04N7/102—Circuits therefor, e.g. noise reducers, equalisers, amplifiers
- H04N7/104—Switchers or splitters
Abstract
본 고안의 스크램블/디스크램블장치의 자동이득 조절회로는 CATV 수상기에서 수신된 영상신호의 이득을 자동으로 조절하는 것으로서, 스크램블의 기준이 되는 50 IRE 크기의 스크램블 기준신호가 삽입된 영상신호(VS)에서 수평동기신호를 분리하는 수평 동기신호 분리기(11)와, 수평 동기신호 분리기(11)의 출력신호를 수평 동기신호부터 스크램블 기준신호가 삽입된 위치까지의 시간동안 지연시키는 지연기(12)와, 지연기(12)의 출력신호에 따라 트리거되어 스크램블 기준신호의 삽입시간동안 펄스신호를 발생하는 펄스 발생기(13)와, 펄스 발생기(13)의 출력신호에 따라 영상신호(VS)에서 스크램블 기준신호를 분리하는 스크램블 기준신호 분리기(14)와, 스크램블 기준신호 분리기(14)의 출력신호를 적분하여 직류레벨로 변환하는 적분기(15)와, 영상신호(VS)의 이득을 적분기(15)의 출력신호 레벨에 따라 조절하여 출력하는 영상신호 이득 조절부(16)를 구비한다.The automatic gain control circuit of the scramble / descramble device of the present invention automatically adjusts the gain of a video signal received from a CATV receiver, and has a video signal (VS) inserted with a scramble reference signal having a size of 50 IRE as a reference for scramble. A horizontal synchronizing signal separator 11 for separating the horizontal synchronizing signal from the delay unit, and a delaying unit 12 for delaying the output signal of the horizontal synchronizing signal separator 11 from the horizontal synchronizing signal to a position where the scramble reference signal is inserted; And a scramble reference from the image signal VS according to the output signal of the pulse generator 13 and the pulse generator 13 which is triggered according to the output signal of the delay unit 12 and generates a pulse signal during the insertion time of the scramble reference signal. The scramble reference signal separator 14 for separating the signal, the integrator 15 for integrating the output signal of the scramble reference signal separator 14 to a DC level, and the image signal VS The video signal gain adjusting unit 16 adjusts gain according to the output signal level of the integrator 15 and outputs the gain.
Description
제1도는 종래 스크램블/디스크램블장치의 자동이득 조절회로도.1 is an automatic gain control circuit diagram of a conventional scramble / descramble device.
제2도는 본 고안에 따른 스크램블/디스크램블장치의 자동이득 조절회로도.2 is an automatic gain control circuit diagram of a scramble / descramble device according to the present invention.
제3도의 (a)~(b)는 제2도의 각부의 동작 파형도.(A)-(b) of FIG. 3 is an operation waveform diagram of each part of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 수평 동기신호 분리기 12 : 지연기11: horizontal synchronizing signal separator 12: delay
13 : 펄스 발생기 14 : 50 IRE신호 분리기13: pulse generator 14: 50 IRE signal separator
15 : 적분기 16 : 영상신호 레벨 조절부15: integrator 16: video signal level control unit
VS : 영상신호VS: Video signal
본 고안은 CATV 수상기에 있어서, 영상신호의 이득을 자동으로 조절하는 자동이득 조절회로에 관한 것으로, 특히 영상신호의 스크램블(scramble)을 위하여 삽입된 50 IRE 크기의 스크램블 기준신호를 이용하여 이득을 조절하는 스크램블/디스크램블장치의 자동이득 조절회로에 관한 것이다.The present invention relates to an automatic gain control circuit that automatically adjusts the gain of a video signal in a CATV receiver. In particular, the gain is adjusted using a 50 IRE scramble reference signal inserted for scramble of the video signal. The automatic gain control circuit of the scramble / descramble device.
종래의 한국형 CATV에 사용되는 방식은 라인 바이 라인 인버전(line by line inversion) 방식으로서 영상신호에 혼합되어 있는 수평 동기신호의 직류레벨을 기준으로 하여 영상신호의 이득을 조절하였다.The conventional method used in the Korean CATV is a line by line inversion method, and the gain of the video signal is adjusted based on the DC level of the horizontal synchronizing signal mixed with the video signal.
즉, 종래의 자동이득 조절회로는 제1도에 도시된 바와 같이, 영상신호(VS)에서 수평동기신호를 분리하는 수평 동기신호 분리기(1)와, 상기 수평 동기신호 분리기(1)에서 분리된 수평 동기신호를 적분하여 직류레벨을 검출하는 적분기(2)와, 상기 적분기(2)의 출력신호에 따라 영상신호(VS)의 레벨을 조절하는 영상신호 레벨 조절부(3)로 구성하였다.That is, the conventional automatic gain control circuit is separated from the horizontal synchronizing signal separator 1 and the horizontal synchronizing signal separator 1 to separate the horizontal synchronizing signal from the image signal VS, as shown in FIG. The integrator 2 detects the DC level by integrating the horizontal synchronization signal, and the video signal level adjuster 3 adjusts the level of the video signal VS in accordance with the output signal of the integrator 2.
이와 같이 구성된 종래의 자동이득 조절회로는 수신된 영상신호(VS)가 입력되면, 입력된 영상신호(VS)에서 수평 동기신호 분리기(1)가 수평 동기신호를 분리하고, 분리한 수평 동기신호는 적분기(2)에서 적분되어 직류레벨로 변환된 후 영상신호 레벨 조절부(3)에 입력된다.In the conventional automatic gain control circuit configured as described above, when the received image signal VS is input, the horizontal synchronizing signal separator 1 separates the horizontal synchronizing signal from the input image signal VS, and the separated horizontal synchronizing signal is The integrator 2 is integrated and converted into a DC level and input to the video signal level controller 3.
그러면, 영상신호 레벨 조절부(3)는 입력되는 영상신호(VS)의 레벨을 상기 적분기(2)의 출력신호 레벨에 따라 조절 즉, 영상신호(VS)의 이득을 수평 동기신호의 직류레벨에 따라 조절한 후 출력하게 된다.Then, the video signal level adjusting unit 3 adjusts the level of the input video signal VS according to the output signal level of the integrator 2, that is, the gain of the video signal VS to the DC level of the horizontal synchronization signal. After adjusting accordingly, it is output.
그러나 상기한 종래의 자동이득 조절회로는 수평 동기신호의 직류레벨에 따라 영상신호(VS)의 이득을 조절하는 것으로서, 영상신호 레벨 조절부(3)를 구성하는 트랜지스터 등의 비선형 소자에 의해 영상신호(VS)의 이득이 비선형적으로 조절되어 원래의 영상신호(VS)보다 레벨이 높아지게 되고, 이로 인하여 영상신호의 디스크램블(descramble)시 원래의 영상신호와 동일한 영상신호를 복원하기 어려운 등의 문제점이 있었다.However, the conventional automatic gain adjusting circuit adjusts the gain of the video signal VS in accordance with the DC level of the horizontal synchronizing signal, and the video signal is controlled by a nonlinear element such as a transistor constituting the video signal level adjusting unit 3. The gain of the VS is adjusted non-linearly so that the level is higher than the original video signal VS, which makes it difficult to restore the same video signal as the original video signal when the video signal is descrambled. There was this.
본 고안은 상기와 같은 종래의 제반 문제점들을 해결하기 위하여 고안한 것으로서, 영상신호에 삽입되어 영상신호의 스크램블시 기준이 되는 50 IRE 크기의 스크램블 기준신호를 분리하고, 이 스크램블 기준신호의 직류레벨을 검출하여 영상신호의 이득을 조절함으로써 영상신호를 선형적으로 정확히 이득조절할 수 있도록 하는 스크램블/디스크램블장치의 자동이득 조절회로를 제공하는 데 그 목적이 있는 것으로, 이를 첨부된 도면을 참조하여 상세히 설명한다.The present invention was devised to solve the above-mentioned problems. The scramble reference signal having a size of 50 IRE inserted into the video signal and used as a reference for scramble of the video signal is separated, and the DC level of the scramble reference signal is adjusted. It is an object of the present invention to provide an automatic gain control circuit of a scramble / descramble device capable of detecting and linearly and accurately adjusting gain of a video signal by detecting and adjusting gain of a video signal, which will be described in detail with reference to the accompanying drawings. do.
제2도는 본 고안에 따른스크램블/디스크램블장치의 자동이득 조절회로도로서, 이에 도시된 바와 같이, 영상신호(VS)에서 수평동기신호를 분리하는 수평 동기신호분리기(11)와, 상기 수평 동기신호 분리기(11)의 출력신호를 수평 동기신호부터 영상신호의 스크램블시 스크램빌의 기준이 되는 50 IRE 크기의 스크램블 기준신호가 삽입된 위치까지의 시간동안 지연시키는 지연기(12)와, 상기 지연기(12)의 출력신호에 따라 트리거되어 스크램블 기분신호의 삽입시간동안 펄스신호를 발생하는 펄스 발생기(13)와, 상기 펄스 발생기(13)의 출력신호에 따라 영상신호(VS)에서 스크램블 기준신호를 분리하는 기준신호 분리기(14)와, 상기 기준신호 분리기(14)의 출력신호를 적분하여 직류레벨로 변환하는 적분기(15)와, 영상신호(VS)의 이득을 상기 적분기(15)의 출력신호 레벨에 따라 조절하여 출력하는 영상신호 이득 조절부(16)로 구성하였다.2 is an automatic gain control circuit diagram of a scramble / descramble device according to the present invention, as shown in the figure, a horizontal sync signal separator 11 for separating a horizontal sync signal from an image signal VS, and the horizontal sync signal A delay unit 12 for delaying the output signal of the separator 11 for a time from the horizontal synchronization signal to the position where the scramble reference signal having a size of 50 IRE, which is a reference of the scramble bill, is inserted when the video signal is scrambled; A pulse generator 13 which is triggered according to the output signal of (12) and generates a pulse signal during the insertion time of the scrambled mood signal, and the scramble reference signal from the image signal VS according to the output signal of the pulse generator 13. A reference signal separator 14 for separating, an integrator 15 for integrating the output signal of the reference signal separator 14 to a DC level, and an output signal of the integrator 15 with a gain of the video signal VS; re The video signal gain adjusting unit 16 adjusts and outputs the bell.
이와 같이 구성된 본 고안의 자동이득 조절회로는 수신된 영상신호(VS)가 제3도의 (a)에 도시된 바와 같이 입력되면, 입력된 영상신호(VS)에서 수평 동기신호 분리기(11)가 제3도의 (b)에 도시된 바와 같이 수평 동기신호를 분리하고, 분리한 수평 동기신호는 기준신호가 삽입된 위치까지 지연기(12)에서 제3도의 (c)에 도시된 바와 같이 지연된 후 펄스 발생기(13)에 트리거 신호로 입력된다.In the automatic gain control circuit of the present invention, as described above, when the received image signal VS is input as shown in (a) of FIG. 3, the horizontal synchronization signal separator 11 is removed from the input image signal VS. As shown in (b) of FIG. 3, the horizontal synchronizing signal is separated, and the separated horizontal synchronizing signal is delayed as shown in (c) of FIG. 3 by the delay unit 12 to the position where the reference signal is inserted. It is input to the generator 13 as a trigger signal.
그러면, 펄스 발생기(14)는 제3도의 (d)에 도시된 바와 같이 50 IRE의 기준신호가 삽입된 시간의 폭을 가지는 펄스신호를 발생하고, 펄스 발생기(13)가 발생한 펄스신호에 따라 기준신호 분리기(14)는 영상신호(VS)를 스위칭하여 출력하게 된다.Then, as shown in (d) of FIG. 3, the pulse generator 14 generates a pulse signal having a width of time at which the 50 IRE reference signal is inserted, and the pulse generator 13 generates a reference signal according to the generated pulse signal. The signal separator 14 switches and outputs the image signal VS.
이와 같이 기준신호 분리기(14)에서 분리출력되는 50 IRE의 기준신호는 적분기(15)에서 적분되어 직류레벨로 변환된 후 영상신호 레벨 조절부(16)에 입력되므로 영상신호 레벨 조절부(16)는 입력되는 영상신호(VS)의 레벨을 상기 적분기(15)의 출력신호 레벨에 따라 조절 즉, 영상신호(VS)의 이득을 기준신호의 직류레벨에 따라 조절한 후 출력하게 된다.As such, the 50 IRE reference signal separated from the reference signal separator 14 is integrated into the integrator 15 and converted into a DC level, and then input to the image signal level adjusting unit 16. Is adjusted according to the output signal level of the integrator 15, that is, the gain of the video signal VS is adjusted according to the DC level of the reference signal and then output.
이상에서 상세히 설명한 바와 같이 본 고안은 영상신호의 스크램블을 위하여 영상신호에 삽입되어 스크램블의 기준이 되는 50 IRE 크기의 스크램블 기준신호를 이용하여 영상신호의 이득을 조절함으로써 영상신호의 이득이 선형적으로 조절되어 레벨이 일정하게 되고, 이로 인하여 디스크램블시 원래의 영상신호와 거의 동일한 영상신호를 복원할 수 있는 등의 효과가 있다.As described in detail above, the present invention adjusts the gain of the video signal linearly by using a 50 IRE scramble reference signal that is inserted into the video signal for scramble of the video signal and becomes a scramble reference. By adjusting, the level becomes constant, and thus, there is an effect of restoring a video signal almost identical to the original video signal during descramble.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019940034146U KR0125419Y1 (en) | 1994-12-14 | 1994-12-14 | The automatic gain control circuit of scramble/descramble apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019940034146U KR0125419Y1 (en) | 1994-12-14 | 1994-12-14 | The automatic gain control circuit of scramble/descramble apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026194U KR960026194U (en) | 1996-07-22 |
| KR0125419Y1 true KR0125419Y1 (en) | 1998-10-15 |
Family
ID=19401434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019940034146U KR0125419Y1 (en) | 1994-12-14 | 1994-12-14 | The automatic gain control circuit of scramble/descramble apparatus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0125419Y1 (en) |
-
1994
- 1994-12-14 KR KR2019940034146U patent/KR0125419Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026194U (en) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4547802A (en) | TV Scrambler/descrambler using serial memories | |
| KR900001256A (en) | Cable Television Descrambler | |
| US5249051A (en) | Method and apparatus for converting synchronizing signal for television cameras | |
| US8144250B2 (en) | Microcontroller-based multi-format video AGC/sync loop regulator | |
| KR0125419Y1 (en) | The automatic gain control circuit of scramble/descramble apparatus | |
| JPS5752266A (en) | Picture stabilizing circuit of television set | |
| EP0127125B1 (en) | Video signal transmission system | |
| US4725882A (en) | Scrambled video signal processor | |
| US3986204A (en) | Video synchronizing apparatus and method | |
| US6108043A (en) | Horizontal sync pulse minimum width logic | |
| JP3230687B2 (en) | D2 standard video adjustment device | |
| KR0159413B1 (en) | Descrambler for cancelling the reference signal | |
| MY117057A (en) | Control signal generator for dynamic focus disabling | |
| JPH09511370A (en) | Phase-locked sync signal stripper | |
| JPH0380688A (en) | Terminal equipment for catv | |
| KR970004922Y1 (en) | Gate pulse self-control circuit for secam signal | |
| JPS625507B2 (en) | ||
| JP3384188B2 (en) | Television receiver | |
| KR0169855B1 (en) | Apparatus for controlling reset signals in trigger board | |
| JP3329149B2 (en) | Clamp pulse generation method and circuit thereof | |
| KR100226842B1 (en) | Video signals processing device and method thereof | |
| KR950007879Y1 (en) | Teletext data receiving ration requlating circuit | |
| KR960013656B1 (en) | Horizontal sync. prediction circuit | |
| KR0129470Y1 (en) | Video signal decoding apparatus with copy preventing signal | |
| KR0135857B1 (en) | Specific burst signal erasing method and circuit for laser disk player |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20030416 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |