KR0124171B1 - Circuit for video signal - Google Patents

Circuit for video signal

Info

Publication number
KR0124171B1
KR0124171B1 KR1019930013847A KR930013847A KR0124171B1 KR 0124171 B1 KR0124171 B1 KR 0124171B1 KR 1019930013847 A KR1019930013847 A KR 1019930013847A KR 930013847 A KR930013847 A KR 930013847A KR 0124171 B1 KR0124171 B1 KR 0124171B1
Authority
KR
South Korea
Prior art keywords
data
unit
average value
converter
signal
Prior art date
Application number
KR1019930013847A
Other languages
Korean (ko)
Other versions
KR950004900A (en
Inventor
차윤식
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019930013847A priority Critical patent/KR0124171B1/en
Publication of KR950004900A publication Critical patent/KR950004900A/en
Application granted granted Critical
Publication of KR0124171B1 publication Critical patent/KR0124171B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

Disclosed is a circuit for processing an image signal by utilizing an offset signal to reduce noise. The circuit comprises an A/D converter(1), a delayer(2-4), a mean value calculator(5), a comparator(6), a buffer(7), a D/A converter(8) and a priority circuit(9). The A/D converter(1) converts the composite image signal into a digital signal. The delayer(2-4) samples the data from A/D converter(1), and outputs data per 3 units. The mean value calculator(5) calculates mean value of the data value from delayer(2-4). The comparator(6) compares the data value and the mean value, and outputs the mean value if the difference is over the offset. The buffer(7) buffers the output values of the comparator(6) and delayer(2-4). The D/A converter(8) converts digital signal from the buffer(7) into an analog signal. The priority circuit(9) processes image dots of the analog signal from the D/A converter(8) with a priority. Thereby, the noise in a band of image signal can be effectively reduced without a microprocessor.

Description

영상신호의 잡음 제거장치Noise canceling device of video signal

제1도는 본 발명에 따른 영상신호의 잡음 제거장치의 일실시예를 나타낸 블록도.1 is a block diagram showing an embodiment of an apparatus for removing noise of a video signal according to the present invention.

제2a도는 제1도에 따른 제1지연부의 동작을 설명하기 위한 개략도.2A is a schematic diagram for explaining the operation of the first delay unit according to FIG.

제2b도는 제1도에 따른 제2, 제3지연부의 동작을 설명하기 위한 개략도.FIG. 2B is a schematic diagram for explaining the operation of the second and third delay units according to FIG. 1; FIG.

제3도는 제1도에 따른 비교부에서 사용하는 오프셋 신호 처리를 설명하기 위한 개략도.3 is a schematic diagram for explaining offset signal processing used in the comparison unit according to FIG.

제4도는 제1도에 따른 비퍼부의 일실시예를 나타낸 회로도.4 is a circuit diagram showing an embodiment of the beeper unit according to FIG.

제5도는 제1도에 따른 우선권 회로부의 일실시예를 나타낸 회로도.5 is a circuit diagram showing an embodiment of a priority circuit part according to FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : A/D 변환부 2,3,4 : 제1, 제2, 제3지연부1: A / D converter 2,3,4: 1st, 2nd, 3rd delay unit

5 : 평균치 산출부 6 : 비교부5: average value calculation part 6: comparison part

7 : 버퍼부 8 : D/A 변환부7: Buffer section 8: D / A converter section

9 : 우선권 회로부9: priority circuitry

본 발명은 영상신호의 잡음 제거장치에 관한 것으로 특히, 텔리비젼이나 VCR (video cassette recorder)과 같은 영상기기에 있어서 오프셋(offset) 신호를 이용하여 영상신호를 처리하도록 해서 영상신호의 잡음을 감소시키기에 적당하도록 한 영상신호의 잡음 제거장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device for removing noise of a video signal, and more particularly, to reduce noise of a video signal by processing an image signal using an offset signal in a video device such as a television or a video cassette recorder (VCR). The present invention relates to a noise canceling device of a video signal that is adapted.

종래의 기술에 따른 영상기기에 있어서는 영상신호를 처리하기 위한 수단으로서 마이크로 프로세서(micro processor)를 사용하는데 이때 원가가 상승하는 문제가 있으며, 영상신호 처리에 필터를 사용하는 기술에 있어서는 영상신호 대역내에 있는 잡음을 제거할 수 없는 결점이 있었다.In a conventional video apparatus, a microprocessor is used as a means for processing a video signal, and the cost is increased. In a technique of using a filter for processing a video signal, a video processor is used within a video signal band. There was a flaw that could not eliminate the noise.

본 발명은 이와 같은 종래의 기술에 따른 결점을 해결하기 위하여 안출한 것으로, 입력되는 아날로그(analog) 복합영상신호를 2차원적으로 처리하여 영상신호의 잡음을 감소시키는데 그 목적이 있다.The present invention has been made to solve the above-described drawbacks of the prior art, and its object is to reduce the noise of the video signal by processing the analog composite video signal in two dimensions.

이하, 이와 같은 목적을 달성하기 위한 본 발명의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings an embodiment of the present invention for achieving the above object is as follows.

제1도를 참조하면, 제1도는 본 발명에 따른 영상신호의 잡음 제거장치의 일실시예를 나타낸 블록도로, 입력되는 아날로그 복합영상신호를 디지털 신호로 변환시키는 A/D(analog/digital) 변환부(1)와, 상기 A/D변환부(1)로부터 출력되는 디지털 데이터를 9개의 데이터 단위로 샘플링(sampling)하여 지연시키는 지연부와, 상기 지연부로부터 9개의 데이터를 인가받아 평균치를 구하는 평균치 산출부(5)와, 상기 지연부로부터 9개의 데이터와 상기 평균치 산출부(5)의 평균치를 각각 비교하여 그 편차가 오프셋을 초과하는 경우마다 평균치를 출력시키는 비교부(6)와, 상기 비교부(6)로부터 비교 결과에 따른 제어를 받아 상기 지연부로부터 9개의 데이터를 받아 완충시키되, 상기 편차가 오프셋을 초과하는 경우의 데이터는 그 데이터 대신 상기 비교부(6)로부터의 평균치에 따른 데이터로 대치시켜 완충시키는 버퍼부(7)와, 상기 버퍼부(7)의 디지털 신호를 아날로그 신호로 변환시키는 D/A 변환부(8)와, 상기 D/A 변환부(8)의 아날로그 신호로부터 처리하려고 하는 영상의 도트를 우선적으로 처리하는 우선권 회로부(9)를 포함한다.Referring to FIG. 1, FIG. 1 is a block diagram showing an embodiment of an apparatus for removing noise of a video signal according to the present invention, wherein A / D (analog / digital) conversion for converting an input analog composite video signal into a digital signal is shown. A delay unit for sampling and delaying the digital data output from the A / D conversion unit 1 in nine data units, and an average of nine data values obtained from the delay unit. An average value calculation unit 5 and a comparison unit 6 which compares the average values of nine pieces of data and the average value calculation unit 5 from the delay unit and outputs an average value whenever the deviation exceeds the offset; Under the control according to the comparison result from the comparator 6 receives and buffers nine data from the delay unit, the data when the deviation exceeds the offset is the average value from the comparator 6 instead of the data Of the buffer unit 7 which substitutes and buffers the data according to the data, the D / A conversion unit 8 which converts the digital signal of the buffer unit 7 into an analog signal, and the D / A conversion unit 8 A priority circuit section 9 for preferentially processing the dots of the image to be processed from the analog signal is included.

이와 같이 이루어지는 본 발명을 제2도 내지 제5도를 참조하여 보면 다음과 같다.The present invention thus made will be described with reference to FIGS. 2 to 5 as follows.

먼저, A/D 변환부(1)는 텔레비젼 아날로그 복합영상신호를 디지털 신호로 변환시키며, 지연부는 제1, 제2, 제3지연부(2,3,4)로 이루어져 상기 A/D 변환부(1)로부터 출력되는 디지털 데이터를 9개의 데이터(D1내지 D9) 단위로 샘플링하여 3개의 데이터씩 각각 지연시킨다.First, the A / D converter 1 converts a television analog composite video signal into a digital signal, and the delay unit includes first, second, and third delay units 2, 3, and 4, and the A / D converter The digital data output from (1) is sampled in units of nine data (D1 to D9) and delayed by three pieces of data.

즉, 제1지연부(2)는 9개의 데이터(D1내지 D9) 중에서 3개의 데이터(D7 내지 D9)를 지연시키고 제2지연부(3)는 9개의 데이터(D1 내지 D9) 중에서 3개의 데이터(D4 내지 D6)를 지연시키며, 제3지연부(4)는 9개의 데이터(D1 내지 D9) 중에서 3개의 데이터(D1 내지 D3)를 지연시킨다.That is, the first delay unit 2 delays three data D7 to D9 among nine data D1 to D9, and the second delay unit 3 three data among nine data D1 to D9. Delays D4 to D6, and the third delay unit 4 delays three data D1 to D3 among the nine data D1 to D9.

이때, 제1, 제2, 제3지연부(2,3,4)는 각각 구비된 라인을 통해 출력해서 평균치산출부(5)에 9개의 데이터(D1 내지 D9)를 각각 라인을 통해 제공하는 것이다.At this time, the first, second, and third delay units 2, 3, and 4 output through the provided lines, respectively, to provide nine data D1 to D9 to the average value calculating unit 5 through the lines, respectively. will be.

다음, 평균치 산출부(5)는 상기 지연부로부터 9개의 데이터(D1 내지 D9)를 인가받아 평균치를 구하며, 비교부(6)는 상기 지연부로부터 9개의 데이터(D1 내지 D9)와 상기 평균치 산출부(5)의 평균치를 각각 비교하여 그 편차가 오프셋을 초과하는 경우마다 평균치를 버퍼부(7)로 출력시키고 상기 편차가 오프셋을 초과했는지 여부를 알리는 제어신호도 별도의 신호라인을 통해 버퍼부(7)로 출력시킨다.Next, the average value calculation unit 5 receives nine data D1 to D9 from the delay unit to obtain an average value, and the comparison unit 6 calculates nine data D1 to D9 and the average value from the delay unit. Each average value of the unit 5 is compared and each time the deviation exceeds the offset, the average value is output to the buffer unit 7 and a control signal indicating whether the deviation exceeds the offset is also provided through a separate signal line. Output to (7).

즉, 버퍼부(7)는 상기 비교부(6)로부터 비교 결과에 따른 제어를 받아 상기 지연부로부터 9개의 데이터(D1 내지 D9)를 받아 완충시키되, 상기 편차가 오프셋을 초과하는 경우의 데이터는 그 데이터대신 상기 비교부(6)로부터의 평균치에 따른 데이터로 대치시켜 완충시키며, D/A 변환부(8)는 상기 버퍼부(7)의 디지털 신호를 아날로그 신호로 변환시킨다.That is, the buffer unit 7 receives and buffers 9 data D1 to D9 from the delay unit under the control according to the comparison result from the comparison unit 6, but the data when the deviation exceeds the offset is Instead of the data, the data is buffered by replacing the data according to the average value from the comparison section 6, and the D / A converter 8 converts the digital signal of the buffer section 7 into an analog signal.

다음, 우선권 회로부(9)는 상기 D/A 변환부(8)의 아날로그 신호로부터 처리하려고 하는 영상의 도트를 우선적으로 처리한다.Next, the priority circuit unit 9 preferentially processes the dots of the image to be processed from the analog signal of the D / A converter 8.

또한, 제2도(a)는 제1도에 따른 제1지연부(2)의 동작을 설명하기 위한 개략도로, 이는 도시된 바와 같이 3개의 데이터(D7 내지 D9)를 지연시켰다가 출력하되, 2개의 데이터(D7,D8)의 값을 정할 수 있는 소자이다.FIG. 2A is a schematic diagram illustrating the operation of the first delay unit 2 according to FIG. 1, which delays and outputs three data D7 to D9 as shown in FIG. The device can determine the values of two data D7 and D8.

제2도(b)는 제1도에 따른 제2, 제3지연주(3,4)의 동작을 설명하기 위한 개략도로, 각각의 제2, 제3지연부(2,3)의 각 데이터 갯수가 N개라면 N·Ts 값은 텔레비젼의 수평주사 기간인 1H와 같도록 설정되어 있으며, 상기 제1,제2지연부(2,3)는 각각 디-플립플롭(D-FF)으로 이루어져 있다.FIG. 2 (b) is a schematic diagram illustrating the operation of the second and third delay lines 3 and 4 according to FIG. 1, and each data of each of the second and third delay parts 2 and 3 is illustrated in FIG. If the number is N, the N · Ts value is set equal to 1H, which is a horizontal scanning period of the television, and the first and second delay parts 2 and 3 are each made of de-flip flops (D-FF). have.

즉, 제2지연부(3)는 3개의 데이터(D4 내지 D6)의 값을 정할 수 있는 소자이며, 제3지연부(4)는 3개의 데이터(D1 내지 D3)의 값을 정할 수 있는 소자이다.That is, the second delay unit 3 is an element capable of determining the values of the three data D4 to D6, and the third delay unit 4 is an element capable of determining the values of the three data D1 to D3. to be.

제3도는 제1도에 따른 비교부(6)에서 사용하는 오프셋 신호처리를 설명하기 위해 평균치 산출부(5)로부터의 8비트로 표현되는 평균치(AV) 및 상술한 9개의 데이터(D1 내지 D9) 중에 어느 8비트 데이터(D1)를 각각 나타낸 개략도이다.FIG. 3 shows the average value AV represented by 8 bits from the average value calculating section 5 and the above nine data D1 to D9 to explain the offset signal processing used in the comparing section 6 according to FIG. 8 is a schematic diagram showing certain 8-bit data D1, respectively.

또한, 제4도는 제1도에 따른 버퍼부(7)의 일실시예를 나타낸 3상태 버퍼로서, 비교부(6)의 비교결과에 있어서 편차가 오프셋을 초과하는지에 따른 비교부(6)로부터 제어신호에 따라 상술한 9개의 데이터(D1 내지 D9) 중에 어느 데이터(D) 또는 평균치 산출부(5)로부터의 평균치(AV)를 출력하기 위한 것이다.FIG. 4 is a three-state buffer showing an embodiment of the buffer unit 7 according to FIG. 1 from the comparison unit 6 according to whether the deviation exceeds the offset in the comparison result of the comparison unit 6. It is for outputting any data D or the average value AV from the average value calculating section 5 among the nine data D1 to D9 described above in accordance with the control signal.

제5도는 제1도에 따른 우선권 회로부(9)의 일실시예를 나타낸 회로도로, 저항기(R1,R2,R3,R4,R5,R6,R7,R8,R9)(RA,RB)(R)와 OP 앰프로 이루어지며, 우선권의 비율은 저항값 역수의 비율과 동일하고 R은 저항기 (R1,R2,R3,R4,R5,R6,R7,R8,R9)의 병렬연결에 따른 저항값을 갖는 저항기이다.FIG. 5 is a circuit diagram showing an embodiment of the priority circuit section 9 according to FIG. 1, wherein resistors R1, R2, R3, R4, R5, R6, R7, R8, R9 (RA, RB) (R) And the op amp, the ratio of the priority is equal to the ratio of the inverse of the resistance value, and R has the resistance value according to the parallel connection of the resistors (R1, R2, R3, R4, R5, R6, R7, R8, R9). Resistor.

본 발명에 따른 영상신호의 잡음 제어장치는 오프셋을 이용한 2차원 영상신호 처리방식으로, IF(intermediate frequency) 신호, 복합영상신호, R, G, B 드라이브 앞단에 설치하되, 샘플링주파수, 지연선(delay line)의 갯수는 각각 다르게 할 수 있다.An apparatus for controlling noise of an image signal according to the present invention is a two-dimensional image signal processing method using an offset, and is installed in front of an IF (intermediate frequency) signal, a composite image signal, R, G, and B drives, and has a sampling frequency and a delay line ( The number of delay lines can vary.

이와 같이 구성된 본 발명은 신호처리를 위하여 2차원 영상처리 방법을 이용한것으로, 이를 설명하기 위하여 텔레비젼 영상의 샘플 도트 9개 취하여 3×3의 행렬 형태로 배치하여 첫 행에 오른쪽으로 가면서 1, 2, 3의 번호를 부여했고 두번째 행에 오른쪽으로 가면서 4, 5, 6의 번호를 부여했으며, 세번째 행에 오른쪽으로 가면서 7, 8, 9의 번호를 부여했다.The present invention constructed as described above uses a two-dimensional image processing method for signal processing. In order to explain this, nine sample dots of a TV image are taken and arranged in a matrix form of 3 × 3 while going to the right in the first row, 1, 2, We numbered 3, numbered 4, 5, and 6 on the second row to the right, and numbered 7, 8, and 9 on the third row to the right.

예를 들어, 지금 처리하려고 하는 도트가 5번에 해당될때 그 처리방법은 다음과 같다.For example, when the dot to be processed is 5, the processing method is as follows.

즉, 복합영상신호가 A/D 변환부(1)에 입력되면 디지털 신호로 바뀐 후, 제1, 제2, 제3지연부(2,3,4)를 거치면서 제2도와 같은 원리에 의해 9개의 각각의 데이터(D1 내지 D9)가 출력된다.That is, when the composite video signal is inputted to the A / D converter 1, it is converted into a digital signal, and then the first, second, and third delay units 2, 3, and 4 are processed according to the principle shown in FIG. Nine pieces of data D1 to D9 are output.

이때의 각 제1, 제2, 제3지연부(2,3,4)의 클록 주파수는 처리하려고 하는 부분의 신호처리에 맞게 결정되어야 하며, 복합영상신호시 6MHz 클록, 8비트 데이터 워드(bit data word)정도이면 적당하다.At this time, the clock frequency of each of the first, second, and third delay units (2, 3, 4) should be determined according to the signal processing of the part to be processed, and 6MHz clock, 8-bit data word (bit) data word).

따라서, 평균치 산출부(5)에서는 입력되는 9개 데이터(D1 내지 D9)값의 평균치를 구하게 되고 이렇게 구한 평균치와 9개의 데이터(D1 내지 D9)값이 비교부(6)에서 각각 비교된다.Therefore, the average value calculating section 5 obtains an average value of the nine data D1 to D9 values inputted, and the average value thus obtained and the nine data D1 to D9 values are compared in the comparison section 6, respectively.

이때 비교된 편차가 오프셋을 초과하면 원래의 데이터를 대신하여 상술한 평균치로 대신 채워 넣는데, 비교된 편차가 오프셋을 초과한다는 것은 정상정인 영상신호가 아니고 잡음으로 판단해서 이 부분의 영상이 전후의 영상에 적절히 어울리도록 평균치를 사용하는 것이다.At this time, if the compared deviation exceeds the offset, instead of the original data, the average value is filled instead. Instead, the difference is larger than the offset. Use the average to match your needs.

여기서, 오프셋 신호 결정의 일실시예를 제3도를 참고로하여 보면,Here, an embodiment of the offset signal determination with reference to FIG.

D1 오프셋=/AV7 D7+/AV6 D6+/AV5 D5이고,D1 offset = / AV 7 D 7 + / AV 6 D 6 + / AV 5 D 5 ,

/D1 오프셋=/AV7 D7+AV6 D6 AV5 D5이 된다./ D1 offset = / AV 7 D 7 + AV 6 D 6 AV 5 D 5 is obtained.

여기서, AV는 상술한 평균치 산출부(5)로부터의 8비트로 표현되는 평균치를 의미하는데 예를 들어, AV7은 8비트 중에서 8번째 비트를 의미하고는 배타적 논리합 연산을 의미하며, D7은 8비트로 표현되는 데이터에 있어서 8번째 비트를 의미하고 +는 가산을 의미하며, /는 반전을 의미하고는 논리합 연산을 의미한다.Here, AV means an average value expressed by 8 bits from the above-described average value calculating section 5, for example, AV 7 means the 8th bit of the 8 bits Is the exclusive OR operation, D 7 is the eighth bit in the data represented by 8 bits, + is the addition, / is the inversion, Means the OR operation.

한편, 비교부(6)의 출력은 제4도와 같이 3상태 버퍼로 이루어지는 버퍼부(7)를 통해 D/A 변환부(8)에서 아날로그 신호로 바뀌어 우선권 회로부(9)에 입력되는데 이때, 우선권 회로부(9)는 5번 데이터는 1위, 2, 4, 6, 8번 데이터는 2위 1, 3, 7, 9번 데이터는 3위로 우선권을 정한다.On the other hand, the output of the comparator 6 is converted into an analog signal from the D / A converter 8 through the buffer part 7 composed of a three-state buffer as shown in FIG. 4, and is input to the priority circuit part 9, where priority is given. In the circuit 9, data 5 is ranked first, data 2, 4, 6, and 8 are second, and data 1, 3, 7, and 9 are third.

이때, 우선권 회로부(9)의 저항기(R1,R2,R3,R4,R5,R6,R7,R8,R9)의 저항값 비율은 R5 : R2, R4, R6, R8 : R1, R3, R7, R9=1 : 2 : 4로 설정하는 것이 바람직하다.At this time, the resistance ratio of the resistors R1, R2, R3, R4, R5, R6, R7, R8, R9 of the priority circuit section 9 is R5: R2, R4, R6, R8: R1, R3, R7, R9 It is preferable to set = 1: 2: 4.

즉, 저항기(R5)에 가중치를 가장 많이 두기 위해 다른 어느 저항기보다 저항기(R5)의 저항값을 가장 적게 설정해야 한다.That is, in order to give the most weight to the resistor R5, the resistance value of the resistor R5 should be set to be the least than any other resistor.

이상에서 설명한 바와 같은 본 발명은 오프셋을 이용하여 저신호시에도 영상신호의 잡음을 어느 정도 감소시켜 신호대 잡음비를 개선할 수 있을 뿐만 아니라 종래의 기술과 같이 마이크로 프로세서를 사용하지 않고도 집적화할 수 있으므로 원가를 절감할 수 있는 효과가 있다.As described above, the present invention not only improves the signal-to-noise ratio by reducing the noise of the video signal to a certain degree even at a low signal by using the offset, but also can be integrated without using a microprocessor as in the prior art. There is an effect to reduce the.

Claims (5)

아날로그 복합영상신호를 디지털 신호로 변환시키는 A/D(analog/digital) 변환부(1); 상기 A/D 변환부(1)로부터 출력되는 디지털 데이터를 9개의 데이터 단위로 샘플링(sampling)하여 지연시키는 지연부; 상기 지연부로부터 9개의 데이터를 인가받아 평균치를 구하는 평균치 산출부(5); 상기 지연부로부터 9개의 데이타와 상기 평균치 산출부(5)의 평균치를 각각 비교하여 그 편차가 오프셋을 초과하는 경우마다 평균치를 출력시키는 비교부(6); 상기 비교부(6)로부터 비교결과에 따른 제어를 받아 상기 지연부로부터 9개의 데이터를 받아 완충시키되, 상기 편차가 오프셋을 초과하는 경우의 데이터는 그 데이터대신 상기 비교부(6)로부터의 평균치에 따른 데이터로 대치시켜 완충시키는 버퍼부(7); 상기 버퍼부(7)의 디지털 신호를 아날로그 신호로 변환시키는 D/A 변환부(8); 상기 D/A 변환부(8)의 아날로그 신호로부터 처리하려고 하는 영상의 도트를 우선적으로 처리하는 우선권 회로부(9)를 포함하는 영상신호의 잡음 제거장치.An analog / digital (A / D) converter 1 for converting an analog composite video signal into a digital signal; A delay unit for sampling and delaying the digital data output from the A / D converter 1 in nine data units; An average value calculation unit (5) which receives nine pieces of data from the delay unit to obtain an average value; A comparison unit (6) for comparing nine data from the delay unit with an average value of the average value calculating unit (5) and outputting an average value whenever the deviation exceeds an offset; Under the control of the comparison result from the comparison unit 6, the data is buffered by receiving nine data from the delay unit. When the deviation exceeds the offset, the data is compared to the average value from the comparison unit 6 instead of the data. A buffer unit 7 which replaces and buffers the data with the corresponding data; A D / A converter 8 for converting the digital signal of the buffer 7 into an analog signal; And a priority circuit unit (9) for preferentially processing dots of an image to be processed from analog signals of said D / A converter (8). 제1항에 있어서, 상기 지연부 제1, 제2, 제3지연부(2,3,4)로 이루어져 상기 A/D 변환부(1)로부터 출력되는 9개의 디지털 데이터(D1 내지 D9)를 3개의 데이터씩 각각 지연시킴을 특징으로 하는 영상신호의 잡음 제거장치.According to claim 1, wherein the delay unit consists of the first, second, third delay unit (2, 3, 4) to output nine digital data (D1 to D9) output from the A / D conversion unit (1) Noise canceling device for a video signal, characterized in that each of the three data delay. 제2항에 있어서, 상기 제1, 제2, 제3지연부(2,3,4)중에서 적어도 하나 이상의 지연부는 디-플립플롭(D-FF)으로 이루어짐을 특징으로 하는 영상신호의 잡음 제거장치.3. The noise canceling method of claim 2, wherein at least one delay unit among the first, second, and third delay units (2, 3, 4) comprises a de-flip flop (D-FF). Device. 제1항에 있어서, 상기 버퍼부(7)는 상기 비교부(6)의 비교결과에 있어서 상기 편차가 오프셋을 초과하는지에 따른 상기 비교부(6)로부터의 제어신호에 따라 상기 9개의 데이터(D1 내지 D9) 중에 어느 데이터(D) 또는 상기 평균치 산출부(5)로부터의 평균치(AV)를 출력하는 3상태 버퍼로 이루어짐을 특징으로 하는 영상신호의 잡음 제거장치.2. The buffer unit (7) according to claim 1, wherein the buffer unit (7) stores the nine pieces of data according to a control signal from the comparison unit (6) according to whether the deviation exceeds an offset in the comparison result of the comparison unit (6). And a three-state buffer for outputting any data (D) or an average value (AV) from said average value calculating part (5) among D1 to D9. 제1항에 있어서, 상기 우선권 회로부(9)는 각 데이터(D1 내지 D9)가 각 저항기(R1 내지 R2)를 통해 OP 앰프에 인가되도록 이루어지되, 각 저항기(R1 내지 R9)의 각 저항값은 우선권은 순위가 높은 측의 데이터를 통하는 저항기일 수록 저항값을 작게 설정함을 특징으로 하는 영상신호의 잡음 제거장치.The method of claim 1, wherein the priority circuit section (9) is made so that each data (D1 to D9) is applied to the OP amplifier through each resistor (R1 to R2), each resistance value of each resistor (R1 to R9) Priority is the noise reduction device of the video signal, characterized in that the resistance value is set as the resistor through the data of the higher side.
KR1019930013847A 1993-07-21 1993-07-21 Circuit for video signal KR0124171B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930013847A KR0124171B1 (en) 1993-07-21 1993-07-21 Circuit for video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930013847A KR0124171B1 (en) 1993-07-21 1993-07-21 Circuit for video signal

Publications (2)

Publication Number Publication Date
KR950004900A KR950004900A (en) 1995-02-18
KR0124171B1 true KR0124171B1 (en) 1997-11-26

Family

ID=19359756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930013847A KR0124171B1 (en) 1993-07-21 1993-07-21 Circuit for video signal

Country Status (1)

Country Link
KR (1) KR0124171B1 (en)

Also Published As

Publication number Publication date
KR950004900A (en) 1995-02-18

Similar Documents

Publication Publication Date Title
US4700229A (en) Image enhancement circuit
JP2505798B2 (en) Signal transient condition improvement device
KR940010709A (en) Solid-state imaging device
JPH05199500A (en) Format converter
CA1219338A (en) Signal processing circuit
KR890006084A (en) Equalizer for Decoder
EP0311265A3 (en) Method and apparatus for processing picture element (pel) signals of an image
KR0124171B1 (en) Circuit for video signal
JPS6319116B2 (en)
EP0535751A2 (en) Automatic white balance control apparatus
US4553042A (en) Signal transition enhancement circuit
JPH07322146A (en) Noise reducing device and image pickup device
US4654634A (en) Apparatus for processing a sequence of digital data values
JPH0555919A (en) Analog/digital conversion system
JPH0795817B2 (en) Digital television signal processor with error correction
CN1253016C (en) Image processor
US4587448A (en) Signal transition detection circuit
KR960012484B1 (en) Aspect ratio conversion apparatus
KR100224689B1 (en) Apparatus and method for reducing image with high resolution
JP2785823B2 (en) High-efficiency television signal encoding apparatus and method, and decoding apparatus and method
KR960015307A (en) Black and White Digital Camera Module for PC
JP2802711B2 (en) Contour correction device
JPH01140382A (en) Video signal processor
JPS5797269A (en) Profile emphasis processor for digital image
JPH06205323A (en) Video signal processing circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 16

EXPY Expiration of term