KR0123052Y1 - Line driver and receiver ic - Google Patents
Line driver and receiver icInfo
- Publication number
- KR0123052Y1 KR0123052Y1 KR2019940022606U KR19940022606U KR0123052Y1 KR 0123052 Y1 KR0123052 Y1 KR 0123052Y1 KR 2019940022606 U KR2019940022606 U KR 2019940022606U KR 19940022606 U KR19940022606 U KR 19940022606U KR 0123052 Y1 KR0123052 Y1 KR 0123052Y1
- Authority
- KR
- South Korea
- Prior art keywords
- receiver
- pins
- line driver
- driver
- present
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
Abstract
본 고안은 라인 드라이버 및 리시버 IC와 어플리케이션 방법에 관한 것으로 구조 및 구성을 변경하여 전송라인이 엇갈리지 않고 연결하기 쉬운 라인 드라이버 및 리시버에 IC와 어플리케이션 방법을 제공함에 그 목적이 있다.The present invention relates to a line driver and a receiver IC and an application method. The purpose of the present invention is to provide an IC and an application method to a line driver and a receiver that are easy to connect with each other without changing the structure and configuration.
상기 목적을 달성하기 위한 본 고안의 라인 드라이버 및 리시버 IC 와 어플리케이션 방법은 데이타를 전송하는 제 1, 2, 3, 4, 5 드라이버와, 데이타를 수신하는 제 1, 2, 3리시버와, 상기 드라이버와 리시버의 입, 출력점으로 사용하는 복수(1∼20)개의 핀으로 이루어진다.The line driver and receiver IC and the application method of the present invention for achieving the above object are the first, second, third, four, fifth driver for transmitting data, the first, second, third receiver for receiving data, and the driver And a plurality of pins (1 to 20) used as input and output points of the receiver.
Description
제 1 도는 종래의 라인 드라이버 및 리시버IC의 구조도.1 is a structural diagram of a conventional line driver and receiver IC.
제 2 도는 종래의 라인 드라이버 및 리시버IC의 어플리케이션 설명도.2 is an application explanatory diagram of a conventional line driver and receiver IC.
제 3 도는 본 고안의 라인 드라이버 및 리시버 IC의 구조도.3 is a structural diagram of a line driver and receiver IC of the present invention.
제 4 도는 본 고안의 라인 드라이버 및 리시버 IC의 어플리케이션 설명도.4 is an application explanatory diagram of a line driver and receiver IC of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
21, 29 : 제 1 드라이버 22, 30 : 제 2 드라이버21, 29: first driver 22, 30: second driver
23, 31 : 제 3 드라이버 24 : 제 4 드라이버23, 31: third driver 24: fourth driver
25 : 제 5 드라이버 26,32 : 제 1 리시버25: fifth driver 26,32: first receiver
27,33 : 제 2 리시버 28, 34 : 제 3 리시버27,33: second receiver 28, 34: third receiver
35 : 제 4 리시버 36 : 제 5 리시버35: fourth receiver 36: fifth receiver
본 고안의 라인 드라이버(DRIVER) 및 리시버(RECEIVER) IC에 관한 것으로 특히, 구조 및 구성을 변경하여 기존의 라인 드라이버 및 리시버 IC와 어플리케이션(applica tion)이 용이하기에 적당하도록한 라인 드라이버 및 리시버 IC에 관한 것이다.The present invention relates to a line driver (REC) and a receiver (RECEIVER) IC, and in particular, a line driver and a receiver IC adapted to facilitate application with existing line driver and receiver ICs by changing the structure and configuration. It is about.
첨부된 제 1도와 제 2도를 참조하여 종래의 라인 드라이버 및 리시버 IC와 어플리케이션 방법을 설명하면 다음과 같다.A description will be given of a conventional line driver and receiver IC and an application method with reference to FIGS. 1 and 2 as follows.
제 1도는 종래의 라인 드라이버 및 리시버 IC의 구조도를 나타내었다.1 shows the structure of a conventional line driver and receiver IC.
도시된 바와 같이 GD752321C(maker : GSEN)와 SN75C185IC(maker : TI)는 제 1, 2, 3 드라이버(1)(2)(3)와 제 1, 2, 3, 4, 5 리시버(4)(5)(6)(7)(8)로 구성되며 제 1, 2, 3 드라이버 (1)(2)(3)는 16, 15, 13번 핀을 입력점으로, 5, 6, 8번 핀을 출력점으로 사용하고, 제 1, 2, 3, 4, 5, 리시버(4)(5)(6)(7)(8)는 2, 3, 4, 7, 9번 핀을 입력점으로 19, 18, 17, 14, 12번 핀을 출력점으로 사용한다.As shown, the GD752321C (maker: GSEN) and SN75C185IC (maker: TI) are the first, second, and third drivers (1) (2) (3) and the first, second, three, four, and five receivers (4) ( 5) (6) (7) (8) and the first, second and third drivers (1) (2) (3) are pins 16, 15 and 13 as input points, pins 5, 6 and 8 Is used as the output point, and the first, second, third, fourth, fifth, receivers (4) (5) (6) (7) (8) use pins 2, 3, 4, 7, and 9 as input points. Use pins 19, 18, 17, 14, and 12 as output points.
그리고 LT1135IC는 제 1, 2, 3, 4, 5드라이버(9)(10)(11)(12)(13)와 제 1, 2, 3 리시버 (14)(15)(16)으로 구성되며 제 1, 2, 3, 4, 5 드라이버 (9)(10)(11)(12)(13)는 19, 18, 16, 15, 13번 핀을 입력점으로 3, 4, 6, 7, 9번 핀을 출력점으로 사용하고 제 1, 2, 3리시버 (14)(15)(16)는 5, 8, 10번 핀을 입력점으로, 17, 14, 12번 핀을 출력점으로 사용한다.The LT1135IC consists of first, second, third, fourth, fifth drivers (9) (10) (11) (12) (13) and first, second, and third receivers (14) (15) (16). 1, 2, 3, 4, 5 drivers (9) (10) (11) (12) (13) use pins 19, 18, 16, 15 and 13 as input points 3, 4, 6, 7, 9 Pin 1 is used as an output point, and the first, second, and third receivers (14, 15, 16) use pins 5, 8, and 10 as input points, and pins 17, 14, and 12 as output points. .
그리고, 상기 GD75232IC(또는 SN75C185IC)와 LT1135IC의 어플리케이션은 제 2도를 참조하여 설명하면 다음과 같다.In addition, the application of the GD75232IC (or SN75C185IC) and the LT1135IC will be described with reference to FIG.
제 2도는 종래의 라인 드라이버 및 리시버 IC의 어플리케이션 설명도를 나타내었다.2 shows an application explanatory diagram of a conventional line driver and receiver IC.
도시된 바와 같이 시스템 I에는 3개의 드라이버와 5개의 리시버로 구성된 GD75232(또는 SN75C185)IC가 전송선로의 인터페이스(interface)용으로 사용되었고 시스템 Ⅱ에는 5개의 드라이버와 3개의 리시버로 구성된 LT1135IC가 전송선로의 인터페이스용으로 사용되었다.As shown, in system I, the GD75232 (or SN75C185) IC, which consists of three drivers and five receivers, is used for the interface of the transmission line, and in system II, the LT1135IC, which consists of five drivers and three receivers, is used for the transmission line Used for interface.
이에 따른 동작으로서 시스템 Ⅰ 에서는 데이타를 드라이버를 통하여 전송하고 시스템 Ⅱ에서는 드라이버를 통해 전송된 데이타를 리시버를 통해 수신한다.As a result, the system I transmits data through the driver and the system II receives data transmitted through the driver through the receiver.
그러나 종래의 라인 드라이버 및 리시버 IC의 어플리케이션 방법은 GD75232(또는 SN 75C185)IC와 LT1135IC의 전송 및 수신하는 핀(pin)구조 쌍(pair)구조로 이루어지지 않아서 어플리케이션시, 전송 및 수신라인이 엇갈려지기 때문에 연결이 어려워지거나 미스-콘넥션(Mis-connection)이 발생하는 문제점이 있었다.However, the application method of the conventional line driver and receiver IC is not composed of a pin structure pair structure for transmitting and receiving the GD75232 (or SN 75C185) IC and the LT1135IC. This makes the connection difficult or miss-connection (Mis-connection) occurred.
본 고안은 상술한 문제점을 해결하기 위하여 안출한 것으로 기존의 LT1135IC와는 구조가 바뀐 새로운 라인 드라이버 및 리시버 IC(5-드라이버, 3-리시버)를 사용하여 전송라인이 엇갈려지지 않고 연결하기 쉬운 라인 드라이버 및 리시버 IC를 제공하는데 그 목적이 있다.The present invention has been made to solve the above-mentioned problems. Using a new line driver and receiver IC (5-driver, 3-receiver) whose structure is different from that of the existing LT1135IC, a line driver and a line which are easy to connect without being interlaced The purpose is to provide a receiver IC.
상기 목적을 달성하기 위한 본 고안의 라인 드라이버 및 리시버 IC는 데이터를 전송하기 위해 각각 2번핀과 19번핀, 3번핀과 18번핀, 4번핀과 17번핀, 7번핀과 14번핀, 그리고 9번핀과 12번핀을 입·출력점으로 하는 제 1, 제2, 제3, 제4, 제5 드라이버와, 데이터를 수신하기 위해 각각 16번핀과 5번핀, 15번핀과 6번핀, 그리고 13번핀과 8번핀을 입·출력점으로 하는 제1, 제2, 제3 리시버로 구성되는 것을 특징으로 한다.The line driver and receiver IC of the present invention for achieving the above object are pins 2 and 19, pins 3 and 18, pins 4 and 17, pins 7 and 14, and pins 9 and 12 respectively. 1st, 2nd, 3rd, 4th, 5th drivers with the pins as input and output points, pins 16 and 5, pins 15 and 6, pins 13 and 8, respectively, to receive data It is comprised by the 1st, 2nd, 3rd receiver used as an input / output point, It is characterized by the above-mentioned.
이하, 첨부된 도면을 참조하여 본 고안의 라인 드라이버 및 리시버 IC와 어플리케이션 방법을 설명하면 다음과 같다.Hereinafter, the line driver and receiver IC and application method of the present invention will be described with reference to the accompanying drawings.
제 3도는 본 고안의 라인 드라이버 및 리시버 IC의 구조도를 나타내었다. 도시된 바와 같이 본 고안의 라인 드라이버 및 리시버 IC의 구조는 5개의 드라이버와 3개의 리시버, 그리고 전원공급 회로로 구성되어 있다.3 shows the structure of the line driver and receiver IC of the present invention. As shown, the structure of the line driver and receiver IC of the present invention is composed of five drivers, three receivers, and a power supply circuit.
상기 5개의 드라이버는 제 1, 2, 3, 4, 5 드라이버(21)(22)(23)(24)(25)로서 2, 3, 4, 7, 9번 핀을 입력점으로 19, 18, 17, 14, 12번 핀을 출력점으로 사용하며, 상기 3개의 리시버는 제 1, 2, 3리시버(26)(27)(28)는 16, 15, 13번 핀을 입력점으로 5, 6, 8번 핀을 출력점으로 사용하고 또한 전원공급 회로는 각각 1, 10, 11, 20번 핀을 사용한다.The five drivers are first, second, third, fourth, fifth drivers 21, 22, 23, 24, 25, and pins 2, 3, 4, 7, and 9 are used as input points. Pins 17, 14, and 12 are used as output points, and the three receivers are the first, second, and third receivers 26, 27, 27, and 28 are pins 16, 15, and 13 as input points. Pins 6 and 8 are used as output points, and power supply circuits use pins 1, 10, 11 and 20, respectively.
그리고, 상술한 본 고안의 라인 드라이버 및 리시버 IC와 기존의 GD75232(또는 SN75C185)IC의 어플리케이션은 제4도를 참조하여 설명하면 다음과 같다.In addition, the application of the above-described line driver and receiver IC of the present invention and the existing GD75232 (or SN75C185) IC will be described with reference to FIG.
제 4도는 본 고안의 라인 드라이버 및 리시버 IC의 어플리케이션 설명도를 나타내었다.4 shows an application diagram of the line driver and receiver IC of the present invention.
도시한 바와 같이 시스템Ⅰ에는 5개의 드라이버와 3개의 리시버로 구성된 본 고안의 라인 드라이버 및 리시버 IC가 전송선로의 인터페이스(interface)용으로 사용되고 시스템Ⅱ에는 3개의 드라이버와 5개의 리시버로 구성된 GD75232(또는 SN75C185)IC가 전송선로의 인터페이스용으로 사용된다.As shown, the line driver and receiver IC of the present invention, which consists of five drivers and three receivers, are used for the interface of the transmission line and the GD75232 (or three drivers and five receivers) are used for the system II. SN75C185) IC is used to interface the transmission line.
이에 따른 동작으로서 시스템Ⅰ의 데이타는 제 1, 2, 3, 4, 5 드라이버(21)(22)(23)(24)(25)의 19, 18, 17, 14, 12번 핀(출력점)을 통해 시스템Ⅱ의 제 1, 2, 3, 4, 5, 리시버(32)(33)(34)(35)(36)의 2, 3, 4, 7, 9번 핌(입력점)으로 전송된다.As a result of this operation, the data of the system I is input to pins 19, 18, 17, 14, and 12 of the first, second, third, fourth, and fifth drivers 21, 22, 23, 24, and 25 (output points). ) To the first, second, second, third, fourth, fifth, second, third, fourth, seventh, and nineth pim of the receivers 32, 33, 34, 35, and 36. Is sent.
또한 시스템Ⅱ의 데이타는 제 1, 2, 3드라이버(29)(30)(31)의 5, 6, 8번 핀(출력점)을 통해 시스템 Ⅰ의 제 1, 2, 3리시버(26)(27)(28)의 16, 15, 13번핀(입력점)으로 전송되어 본 고안의 어플리케이션을 완성한다.In addition, the data of the system II is transmitted to the first, second, and third receivers 26 of the system I through pins 5, 6, and 8 of the first, second, and third drivers 29, 30, and 31 (output points). 27) (28) is transmitted to pins 16, 15 and 13 (input points) to complete the application of the present invention.
이상에서 설명한 본 고안의 라인 드라이버 및 리시버 IC와 어플리케이션방법은 본 고안의 라인 드라이버 및 리시버 IC와 GD75232(또는SN75C185)IC의 전송 및 수신하는 핀구조가 쌍(pair)구조로 이루어지므로 어플리케이션시 전송 및 수신라인이 바르고 연결이 쉬워 미스-콘넥션(Mis-connection)을 방지하는 효과가 있다.In the above-described line driver and receiver IC and application method of the present invention, the pin structure for transmitting and receiving the line driver and receiver IC of the present invention and the GD75232 (or SN75C185) IC is composed of a pair structure. The receiving line is correct and easy to connect, which prevents mis-connection.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019940022606U KR0123052Y1 (en) | 1994-09-02 | 1994-09-02 | Line driver and receiver ic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019940022606U KR0123052Y1 (en) | 1994-09-02 | 1994-09-02 | Line driver and receiver ic |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960012684U KR960012684U (en) | 1996-04-17 |
| KR0123052Y1 true KR0123052Y1 (en) | 1998-10-01 |
Family
ID=19392305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019940022606U KR0123052Y1 (en) | 1994-09-02 | 1994-09-02 | Line driver and receiver ic |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0123052Y1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005040961A2 (en) * | 2003-10-15 | 2005-05-06 | Pdf Solutions, Inc. | Method and configuration for connecting test structures or line arrays for monitoring integrated circuit manufacturing |
-
1994
- 1994-09-02 KR KR2019940022606U patent/KR0123052Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960012684U (en) | 1996-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006789B1 (en) | Loop transmission system having automatic loop configuration control means | |
| EP0149253B1 (en) | Data collection apparatus of multi-drop connection type | |
| KR0123052Y1 (en) | Line driver and receiver ic | |
| KR890002482B1 (en) | Data transmitting method | |
| JPH02166946A (en) | Line concentration device for loop type local area network | |
| JPH0654034A (en) | Fault location system | |
| DE20318766U1 (en) | Converter for installation bus systems | |
| JPS57181251A (en) | Data transmission system | |
| JPS559224A (en) | Automatic diagnosis method for dispersion type bus control system | |
| JPS57143957A (en) | Serial data transmission system | |
| EP0242764A3 (en) | Method and arrangement for the decentralized transfer of the master function in multicomputer systems with a looped transmission channel | |
| KR960016664B1 (en) | Protocol testing device | |
| JPH09270782A (en) | Data communication method and control data communication equipment | |
| DE19949669A1 (en) | Combined analogue and digital transmission method has analogue signal divided into 2 phase opposed signals of equal amplitude and digital signal divided into 2 amplitude symmetrical signals of equal phase | |
| JPS57111155A (en) | Data transmission and receiving system | |
| JPH03263955A (en) | Control signal switching system | |
| WO1999000943A3 (en) | A method of transmitting data in a ring-shaped teletransmission network, such as a network and a network element therefor | |
| EP0849908A3 (en) | Method for in-service monitoring of a digital transmission system | |
| JPH0536946U (en) | Line termination board for multimedia multiplexer | |
| JPS5599626A (en) | Bus line cutting system | |
| JPS60117837A (en) | Alarm signal transfer system | |
| JPS5679321A (en) | Reporting system for operation state | |
| JPS5485645A (en) | Data transmitting devicee | |
| DE3428047A1 (en) | Pluggable connection arrangement | |
| JPS6427339A (en) | Active type optical star coupler |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |