KR0122318B1

KR0122318B1 - Fabrication method of mosfet

Info

Publication number: KR0122318B1
Application number: KR1019930029818A
Authority: KR
Inventors: 박상훈
Original assignee: 김주용; 현대전자산업주식회사
Priority date: 1993-12-27
Filing date: 1993-12-27
Publication date: 1997-11-26

Abstract

A transistor forming method of a semiconductor device forms a gate electrode by using a silicon layer, obtains a gate electrode smaller than a threshold value of a gate electrode mask, and achieves a high-integration of the semiconductor device.

Description

Transistor Formation Method of Semiconductor Device

제1a도 내지 제1h도는 본 발명에 의한 반도체 소자의 트랜지스터를 형성하는 단계를 도시한 단면도.1A to 1H are cross-sectional views showing steps of forming a transistor of a semiconductor device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 반도체 기판 2 : 필드 산화막1: semiconductor substrate 2: field oxide film

3 : 게이트 산화막 4 : 폴리실리콘막3: gate oxide film 4: polysilicon film

4A, 4B : 잔류 폴리실리콘막 5, 5A, 5B : 질화막4A, 4B: residual polysilicon film 5, 5A, 5B: nitride film

6 : 감광막 7 : 트렌치6: photosensitive film 7: trench

8 : 열산화막 9 : 불순물 영역8: thermal oxide film 9: impurity region

10 : 저온 산화막 스페이서 11 : 전이금속막10 low temperature oxide film spacer 11 transition metal film

11A : 전이금속 산화막 12 : 산화막11A: transition metal oxide film 12: oxide film

본 발명은 반도체 소자의 트랜지스터를 형성하는 방법에 관한 것으로, 특히 질화막을 사용하여 게이트 전극을 형성하므로써, 게이트 전극용 마스크의 임계치보다 작은 게이트 전극을 얻을 수 있어 반도체 소자의 고집적화를 이룰 수 있도록 한 반도체 소자의 트랜지스터를 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a transistor of a semiconductor device, and in particular, by forming a gate electrode using a nitride film, it is possible to obtain a gate electrode smaller than the threshold of the mask for the gate electrode, thereby achieving high integration of the semiconductor device. A method of forming a transistor of an element is provided.

종래의 트랜지스터에 있어서, 게이트 전극 형성방법은 반도체 기판상에 필드 산화막 및 게이트 산화막이 형성되고, 그 상부에 폴리실리콘막을 증착한 다음, 상기 폴리실리콘막 상부에 감광막으로 소정의 패턴을 형성하고, 패턴화된 감광막을 사용한 식각공정을 수행하여 게이트 전극을 형성한다.In the conventional transistor, in the gate electrode forming method, a field oxide film and a gate oxide film are formed on a semiconductor substrate, a polysilicon film is deposited thereon, and then a predetermined pattern is formed on the polysilicon film by a photoresist film. An etching process using the photosensitive film is performed to form a gate electrode.

그러나 점차 반도체 소자가 고집적화 됨에 따라 게이트 전극이 패턴선폭이 작아지고 해상도도 떨어지게 되는데, 1μm 이하의 선폭을 갖는 게이트 전극 형성시에는 폴리실리콘막의 식각 마스크로 사용되는 감광막 패턴 형성을 위한 임계치수에 의해 게이트 전극의 선폭이 결정되며, 임계치수 이하로 정상적인 감광막 패턴을 형성하기 위해서는 고도의 사진식각공정이 요구된다. 또한 이에 상응하는 고가의 노광기가 요구되는 문제점이 있다.However, as semiconductor devices are increasingly integrated, the gate electrode has a smaller pattern line width and a lower resolution. When forming a gate electrode having a line width of 1 μm or less, the gate electrode is formed by a critical dimension for forming a photoresist pattern used as an etching mask of a polysilicon film. The line width of the electrode is determined, and a high photolithography process is required to form a normal photoresist pattern below a critical dimension. In addition, there is a problem that a corresponding expensive exposure machine is required.

따라서, 본 발명은 상기한 문제점을 해결하기 위하여, 기존의 노광기를 사용하되, 질화막을 사용하여 게이트 전극을 형성하므로써, 게이트 전극용 마스크의 임계치수보다 더 작은 게이트 전극의 형성을 가능하게 하며, 반도체 소자의 제조원가를 감소시키는 반도체 소자의 트랜지스터를 형성하는 방법을 제공함에 그 목적이 있다.Therefore, in order to solve the above problems, the present invention uses a conventional exposure machine, but forms a gate electrode using a nitride film, thereby enabling the formation of a gate electrode smaller than the threshold of the mask for the gate electrode, and the semiconductor It is an object of the present invention to provide a method for forming a transistor of a semiconductor device that reduces the manufacturing cost of the device.

상술한 목적을 실현하기 위한 본 발명에 따른 트랜지스터 형성방법은 필드 산화막이 형성된 반도체 기판 상에 게이트 산화막을 형성하고, 전체구조상부에 도핑된 폴리실리콘막 및 질화막을 순차적으로 형성하고, 상기 질화막 상부에 게이트 전극용 마스크를 이용하여 소정의 패턴화된 감광막을 형성하는 단계와, 상기 패턴화된 감광막을 이용한 식각공정으로 상기 질화막을 건식 식각하여 제1질화막 패턴을 형성하는 단계와, 상기 제1질화막 패턴을 식각 마스크로하여 폴리실리콘막을 습식 식각하여 제1잔류 폴리실리콘막을 형성하는 단계와, 블랭켓 식각공정으로 노출된 부위의 반도체 기판을 소정깊이로 식각하여 트렌치를 형성하는 단계와, 상기 제1질화막 패턴을 인산용액으로 식각하여 제2질화막 패턴을 형성하고, 상기 제2질화막 패턴을 식각정지층으로 하여 상기 제1잔류 폴리실리콘막을 건식식각하여 제2잔류 폴리실리콘막을 형성하는 단계와, 게이트 전극의 선폭을 고려하여 상기 제2잔류 폴리실리콘막의 측면에 소정두께의 열산화막을 형성한 후 소정 각도로 기울여서 N^-이온주입을 실시하여 소오스 및 드레인용 불순물 영역을 형성하는 단계와, 전체구조 상부에 소정두께의 저온 산화막을 증착한 후 비등방성 식각을 실시하여 저온 산화막 스페이서를 형성하고, N⁺이온주입을 실시하여 소오스 및 드레인용 불순물 영역을 완성하고 인산용액으로 제2질화막 패턴을 제거하여 반도체 기판이 노출되도록 하는 단계와, 전이 금속막을 제2잔류 폴리실리콘막 및 반도체 기판 상부에 형성한 다음, 소정의 산화막을 전체구조 상부에 형성한 후 고온 열처리하여 필드 산화막 및 저온 산화막 스페이서 상부의 미반응 전이 금속막을 전이 금속 산화막으로 변환시키는 단계로 이루어진다.In the transistor forming method according to the present invention for realizing the above object, a gate oxide film is formed on a semiconductor substrate on which a field oxide film is formed, a doped polysilicon film and a nitride film are sequentially formed on the entire structure, and a nitride film is formed on the nitride film. Forming a predetermined patterned photoresist film using a mask for a gate electrode, dry etching the nitride film to form a first nitride film pattern by an etching process using the patterned photoresist film, and forming the first nitride film pattern Forming a first residual polysilicon film by wet etching the polysilicon layer by using the etching mask; forming a trench by etching the semiconductor substrate of a portion exposed by a blanket etching process to a predetermined depth; and forming the trench; The pattern is etched with a phosphate solution to form a second nitride film pattern, and the second nitride film pattern is etched away. Dry etching the first residual polysilicon film as a layer to form a second residual polysilicon film; and forming a thermal oxide film having a predetermined thickness on the side of the second residual polysilicon film in consideration of the line width of the gate electrode. Forming an impurity region for source and drain by injecting N ⁻ ions at an angle to the source; depositing a low temperature oxide film having a predetermined thickness on the entire structure, and performing anisotropic etching to form a low temperature oxide film spacer ^; Performing ion implantation to complete the source and drain impurity regions, removing the second nitride film pattern with a phosphoric acid solution to expose the semiconductor substrate, and forming a transition metal film over the second residual polysilicon film and the semiconductor substrate. A predetermined oxide film is formed on the entire structure, and then subjected to high temperature heat treatment to form a field oxide film and a low temperature oxide film spacer. Unreacted transition portion comprises a step of converting a metal film is a transition metal oxide film.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1a도 내지 제1h도는 본 발명에 의한 반도체 소자의 트랜지스터를 형성하는 단계를 도시한 단면도이다.1A to 1H are cross-sectional views showing steps of forming a transistor of a semiconductor device according to the present invention.

제1a도를 참조하면, 필드 산화막(2)이 형성된 반도체 기판(1)상에 게이트 산화막(3)을 형성하고, 전체구조 상부에 도핑된 폴리실리콘막(4) 및 질화막(5)을 순차적으로 형성하고, 상기 질화막(5) 상부에 게이트 전극용 마스크를 이용하여 소정의 패턴화된 감광막(6)을 형성한다.Referring to FIG. 1A, the gate oxide film 3 is formed on the semiconductor substrate 1 on which the field oxide film 2 is formed, and the doped polysilicon film 4 and the nitride film 5 are sequentially formed on the entire structure. And a predetermined patterned photosensitive film 6 is formed on the nitride film 5 by using a mask for a gate electrode.

제1b도를 참조하여, 상기 패턴화된 감광막(6)을 이용한 식각공정으로 상기 질화막(5)을 건식 식각하여 제1질화막 패턴(5A)을 형성한다.Referring to FIG. 1B, the nitride film 5 is dry-etched by an etching process using the patterned photosensitive film 6 to form a first nitride film pattern 5A.

제1c도를 참조하면, 상기 제1질화막 패턴(5A)을 식각 마스크로하여 HF와 HNO₃의 혼합용액에서 폴리실리콘막(4)을 습식 식각하여 제1잔류 폴리실리콘막(4A)을 형성한다.Referring to FIG. 1C, the first silicon polysilicon film 4A is formed by wet etching the polysilicon film 4 in a mixed solution of HF and HNO ₃ using the first nitride film pattern 5A as an etching mask. .

제1d도를 참조하면, 블랭켓(Blanket) 식각공정으로 노출된 부위의 반도체 기판(1)을 소정깊이로 식각하여 트렌치(7)를 형성한다.Referring to FIG. 1D, the trench 7 is formed by etching the semiconductor substrate 1 in a portion exposed by a blanket etching process to a predetermined depth.

이때, 상기 블랭켓 식각공정에 사용되는 개스는 NF₃, SF₆, C₂F₆, CF₄, BCl₃, Cl₂등의 조합에 의해 이루어진다. 그리고 상기 트렌치(7)의 식각깊이는 약 0.3 내지 1.0μm이다.At this time, the gas used in the blanket etching process is made by a combination of NF ₃ , SF ₆ , C ₂ F ₆ , CF ₄ , BCl ₃ , Cl ₂ . And the etching depth of the trench 7 is about 0.3 to 1.0μm.

제1e도를 참조하면, 제1질화막 패턴(5A)을 160 내지 180℃의 H₃PO₄를 사용한 식각공정으로 제2질화막 패턴(5B)을 형성하고, 상기 제2질화막 패턴(5B)을 식각정지층으로 하여 상기 제1잔류 폴리실리콘막(4A)을 건식 식각하여 제2잔류 폴리실리콘막(4B)을 형성한다.Referring to FIG. 1E, the second nitride film pattern 5B is formed by etching the first nitride film pattern 5A using H ₃ PO ₄ at 160 to 180 ° C., and the second nitride film pattern 5B is etched. As the stop layer, the first residual polysilicon film 4A is dry etched to form a second residual polysilicon film 4B.

제1f도를 참조하면, 게이트 전극의 선폭을 고려하여 상기 제2잔류 폴리실리콘막(4B)의 측면에 소정두께의 열산화막(8)을 형성한 후 소정의 각도로 기울여서 N^-이온주입을 실시하여 소오스 및 드레인용 불순물영역(9)을 형성한다.Referring to FIG. 1f, the thermal oxide film 8 having a predetermined thickness is formed on the side of the second residual polysilicon film 4B in consideration of the line width of the gate electrode, and the film is inclined at a predetermined angle to perform N ⁻ ion implantation. The source and drain impurity regions 9 are formed.

상기 열산화막(8)의 두께는 게이트 전극의 선폭을 고려하여 약 300 내지 3000Å 두께로 형성한다.The thermal oxide film 8 is formed to a thickness of about 300 to 3000 kPa in consideration of the line width of the gate electrode.

제1g도를 참조하면, 전체구조 상부에 소정두께의 저온 산화막을 증착한 후, RIE등에 의한 비등방성 식각을 실시하여 제2질화막 패턴(5B) 및 제2잔류 폴리실리콘막(4B)의 측벽에 저온 산화막 스페이서(10)을 형성하고, N⁺이온주입을 실시하여 소오스 및 드레인용 불순물 영역(9)을 완성한 후 인산용액으로 제2질화막 패턴(5B)을 제거하여 반도체 기판(1)이 노출되도록 한다.Referring to FIG. 1G, after depositing a low-temperature oxide film having a predetermined thickness on the entire structure, anisotropic etching by RIE or the like is performed to the sidewalls of the second nitride film pattern 5B and the second residual polysilicon film 4B. After forming the low-temperature oxide film spacer 10 and performing N ⁺ ion implantation to complete the source and drain impurity regions 9, the second nitride film pattern 5B is removed with a phosphoric acid solution to expose the semiconductor substrate 1. do.

제1h도를 참조하면, 전이금속막(11)을 제2잔류 폴리실리콘막(4B) 및 반도체 기판(1) 상부에 형성한 다음, 소정의 산화막(12)을 전체구조 상부에 형성하고, 약 850 내지 950℃로 고온 열처리하여 필드 산화막(2) 및 저온 산화막 스페이서(10) 상부의 미반응 전이금속막을 전이금속 산화막(11A)으로 변환시켜 소정의 게이트 전극을 완성하므로써 트랜지스터를 형성한다.Referring to FIG. 1H, a transition metal film 11 is formed over the second residual polysilicon film 4B and the semiconductor substrate 1, and then a predetermined oxide film 12 is formed over the entire structure. The high temperature heat treatment is performed at 850 to 950 ° C. to convert the unreacted transition metal film on the field oxide film 2 and the low temperature oxide film spacer 10 into the transition metal oxide film 11A, thereby completing a predetermined gate electrode to form a transistor.

상술한 바에 의거한 본 발명은 기존의 노광기를 사용하여 임계치수 이하의 게이트 전극을 형성할 수 있어, 반도체 제조시에 제품 원가를 절감할 수 있으며, 또한 임계치수 이하를 갖는 게이트 전극을 형성하는 고집적 반도체 소자의 제조를 용이하게 할 수 있는 효과가 있다.According to the present invention, the gate electrode having a critical dimension or less can be formed by using an existing exposure machine, thereby reducing the product cost during semiconductor manufacturing, and also forming a highly integrated gate electrode having a critical dimension or less. There is an effect that can facilitate the manufacture of a semiconductor device.

Claims

In the method of forming a transistor of a semiconductor device, a gate oxide film is formed on a semiconductor substrate on which a field oxide film is formed, a doped polysilicon film and a nitride film are sequentially formed on the entire structure, and a mask for a gate electrode is used on the nitride film. Forming a predetermined patterned photoresist film, forming a predetermined patterned photoresist film using the patterned photoresist film, and wet etching the polysilicon film using the first nitride film pattern as an etching mask Forming a residual polysilicon film, etching the semiconductor substrate in the portion exposed by the blanket etching process to a predetermined depth, forming a first residual polysilicon film, and forming the semiconductor substrate in the portion exposed by the blanket etching process Etching to a depth to form a trench, and etching the first nitride film pattern with a phosphate solution. Forming a second nitride film pattern, using the second nitride film pattern as an etch stop layer, forming the first residual polysilicon film as a dry etching second residual polysilicon film, and considering the line width of the gate electrode; Forming a thermal oxide film having a predetermined thickness on the side of the polysilicon film and tilting it at a predetermined angle to form N ^- ion implantation to form impurity regions for source and drain, and depositing a low-temperature oxide film having a predetermined thickness on the entire structure. And then performing anisotropic etching to form low temperature oxide spacers, performing N ⁺ ion implantation to complete source and drain impurity regions, and removing the second nitride layer pattern with a phosphate solution to expose the semiconductor substrate; A transition metal film is formed over the second residual polysilicon film and the semiconductor substrate, and then a predetermined oxide film is formed over the entire structure. And a step of converting the unreacted transition metal film on the field oxide film and the low temperature oxide film spacer to the transition metal oxide film by high temperature heat treatment.

The method of claim 1, wherein the trench has an etching depth of about 0.3 μm to about 1.0 μm.

The method of claim 1, wherein the thermal oxide film is formed to have a gate electrode having a thickness of 300 to 3000 Å in consideration of a line width.

The method of claim 1, wherein the high temperature heat treatment is performed at a temperature of about 850 ° C. to about 950 ° C. 5.