KR0122006B1 - 바운더리 스캔 구조의 tck 조정 장치 - Google Patents

바운더리 스캔 구조의 tck 조정 장치

Info

Publication number
KR0122006B1
KR0122006B1 KR1019940040050A KR19940040050A KR0122006B1 KR 0122006 B1 KR0122006 B1 KR 0122006B1 KR 1019940040050 A KR1019940040050 A KR 1019940040050A KR 19940040050 A KR19940040050 A KR 19940040050A KR 0122006 B1 KR0122006 B1 KR 0122006B1
Authority
KR
South Korea
Prior art keywords
output
multiplexer
register
signal
boundary scan
Prior art date
Application number
KR1019940040050A
Other languages
English (en)
Other versions
KR960024436A (ko
Inventor
곽재봉
Original Assignee
박성규
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박성규, 대우통신주식회사 filed Critical 박성규
Priority to KR1019940040050A priority Critical patent/KR0122006B1/ko
Publication of KR960024436A publication Critical patent/KR960024436A/ko
Application granted granted Critical
Publication of KR0122006B1 publication Critical patent/KR0122006B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318552—Clock circuits details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G01R31/318563—Multiple simultaneous testing of subparts

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

본 발명은 IEEE(Institute of Electrical and Electronics Engineers)에서 규정한 바운더리 스캔 구조(Boundary-Scan Architecture)에 관한 것으로서, 입력되는 스캐닝 신호를 의사 시프트 데이타 레지스터 클럭에 동기되어 시프트 시키도록 종속, 접속되는 제1,2,3 바운더리 스캔 셀로 형성되어 제3바운더리 스캔셀이 스캔 신호를 출력하는 바운더리 스캔 레지스터와; 업 데이트 레지스터 신호에 동기되어 상기 제1,2바운더리 스캔 셀의 스캐닝 신호를 출력하는 제1,2업 데이트 셀로 형성된 제1업 데이트 레지스터와; 출력 인에이블 신호 또는 상기 제1업 데이트 레지스터의 출력을 외부 테스트 신호에 따라 선택적으로 출력하는 제1멀티플렉서와; 출력 데이타 신호 또는 제2업 데이트 셀의 출력을 외부 테스트 신호에 따라 선택적으로 출력하는 제2멀티플렉서와; 상기 제1멀티플렉서의 출력에 따라 상기 제2멀티플렉서의 출력을 선택적으로 출력하는 3상태 버퍼와; 시프트 데이타 레지스터 신호에 동기되어 TDI를 순차적으로 시프트시키는 다수개의 시프트 셀들로 형성된 시프트 레지스터와; 상기 시프트 레지스터의 출력을 업 데이트 레지스터 신호에 동기되어 업 데이트하여 출력하는 제2업 데이트 레지스터와; 상기 제2업 데이트 레지스터의 출력의 일부를 조합하여 다수개의 선택 신호를 출력하는 조합회로와; 상기 선택 신호에 따라 원래의 시프트 데이타 레지스터 클럭을 의사 시프트 데이타 레지스터 클럭으로서, 바운더리 스캔 레지스터에 인가하거나, 상기 제2업 데이트 레지스터의 출력의 일부를 설정 계수값으로 이용하여 TCK를 계수하여 계수된 값이 상기 설정 계수값에 도달할 때에 의시 시프트 데이타 레지스터 클럭을 바운더리 스캔 레지스터에 인가하는 신호 발생부와; 상기 조합 회로의 선택신호에 따라 상기 제1바운더리 스캔 셀 출력 또는 제2멀티플렉서의 출력을 선택적으로 출력하는 제3멀티를렉서와; 상기 선택 신호에 따라 상기 제2바운더리 스캔 셀의 출력 또는 상기 3상태 버퍼의 출력을 선택적으로 출력하는 제4멀티플렉서와; 시프트 레지스터 신호에 따라 바운더리 스캔 셀로부터 인가되는 TDI 및 제1바운더리의 스캔 셀의 출력을 선택적으로 출력하는 제5멀티 플렉서와; 시프트 레지스터 신호에 따라 상기 제3멀티플렉서의 출력 및 상기 제2멀티플렉서의 출력을 선택적으로 출력하는 제6멀티플렉서와; 시프트 레지스터 신호에 따라 상기 제4멀티플렉서의 출력 및 상기 3상태 버퍼의 출력을 선택적으로 출력하는 제7멀티플렉서를 구비한다.
따라서, 본 발명은 의사 시프트 레지스터, 의사 업 데이트 레지스터 및 조합 회로와 의사 시프트 레지스터 신호 발생부를 이용하여 TCK에 동기되는 시프트 레지스터 신호를 분주한 의사 시프트 레지스터 신호의 주기를 기준으로 바운더리 스캔 레지스터의 상태값을 저장하므로써 바운더리 스캔 기능을 이용하는 시스템에서의 프로세서의 사용 효율을 높이면서 특정 핀에 대한 상태 감시를 바운더리 스캔 레지스터에 보관하는 기능을 실현할 수 있다는 효과가 있다.

Description

바운더리 스캔 구조의 TCK 조정 장치
제1도는 본 발명에 따른 바운더리 스캔 구조의 TCK 조정장치의 블럭도.
제2도는 본 발명에 따른 바운더리 스캔 구조의 TCK 조정장치에 이루어지는 바운더리 스캔 입/출력 셀의 회로도.
제3도는 본 발명에 따른 바운더리 스캔 구조의 TCK 조정장치에 이루어지는 의사 시프트 데이타 레지스터 클럭 발생부의 회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 시프트 레지스터, 20 : 업 데이트 레지스터
30 : 조합 회로 40-1~40-4 : 바운더리 스캔 입/출력셀
50 : 신호 발생부
본 발명은 IEEE(Institute of Electrical and Electronics Engineers)에서 규정한 바운더리 스캔 구조(Boundary-Scan Architecture)에 관한 것으로서, 더욱 상세하게는 바운더리 스캔 입/출력 셀에 인가되는 TCK를 선택적으로 변경할 수 있는 바운더리 스캔 구조의 TCK 조정장치에 관한 것이다.
IEEE에서는 집적 회로의 구성 요소들이 요구되는 기능을 정확히 수행하는지, 또는 각 구성 요소들이 정확하게 서로 연결되었는지, 또는 각 구성 요소들이 요구되는 기능을 정확하게 수행할 수 있도록 상호 작용을 하는지를 감시하는데 필요한 바운더리 스캔 구조를 IEEE 1149.1에 규정하였다.
이 규정에 의하면, 바운더리 스캔 구조에서는 최소한 테스트 클럭(Test Clock : 이하, TCK라함), 테스트 데이타 입력(Test Data Input : 이하, TDI라함), 테스트 데이타 출력 (Test Data Output : 이하, TDO라함) 및 테스트 모드 선택(Test Mode Select : 이하, TMS라함) 신호들을 위한 단자를 필요로 한다. 여기서, TCK는 IEEE 규정에 의한 집적 회로의 로직용 테스트 클럭이며, TDI는 상술한 규정의 집적 회로의 로직을 테스트하기 위한 테스트 명령 및 데이타를 의미한다. TDI는, TCK의 상승에지에서 샘플링되어 테스트하기 위한 로직에 인가된다.
또한, TDI는 상술한 규정에 의한 집적 회로로부터 로직을 테스트하기 위하여 직렬로 출력되는 테스트 명령 및 데이타로서, TDO는 TCK의 하강 에지에서 상태가 변화되어야 한다. 또한, TMS는 상술한 규정에 의한 집적 회로의 로직을 테스트하기 위한 모드를 설정하는 신호로서, TCK의 상승 에지에서 샘플링되어 출력된다.
이러한 바운더리 스캔 구조에서 상술한 TDI들은 바운더리의 스캔 레지스터에 입력된다. 이때, 바운더리 스캔 레지스터는 바운더리 스캔 입/출력 셀들로 이루어지며, 바운더리 스캔 입/출력 셀들은 종속 접속된 셀(D 플립플롭 또는 래치로 구성되는)들로 구성되어 인가된 TDI를 TCK에 동기되어 셀들에 순차적으로 시프트시키면서 입력하게 된다.
이러한 종래의 장치에서는 TDI를 TCK에 동기시켜 특정핀에 선택적으로 출력시키므로써 상태를 감지할 수 있게 되나, 상태 변화의 값이 느린 상태의 긴 주기의 값으로 변화할 경우에 그 상태 감시를 위한 프로세서가 장시간 동안 그 핀의 상태 감시를 위하여 다른 동작을 수행할 수 없다는 문제가 있었다.
이와 같이 프로세서의 클럭 주파수에 비해 아주 느린 상태의 변화를 갖는(경우에 따라서는 수초이상의 기간에 대해 상태를 알 필요가 있는 경우도 있다)경우에 프로세서의 부하를 경감시키기 위하여 그 신호에 적합한 주기로 TCK를 변경하여 변경된 주기를 기준으로 바운더리 스캔의 상태 값을 보관하므로써 프로세서에 부하를 주지 않는 상태에서 주기가 조절될 TCK의 상태 값을 바운더리 스캔 레지스터에 저장하여, 바운더리 스캔 기능을 이용하는 시스템에서의 프로세서의 사용 효율을 높이면서 특정 핀에 대한 상태 감시를 바운더리 스캔 레지스터에 보관하는 기능을 실현할 수 있다.
본 발명은 이러한 점에 착안하여 안출한 것으로서, 본 발명의 목적은 사용자의 편이에 따라 TCK의 주기를 변경하여 프로세서에 부하를 주지 않는 바운더리 스캔 구조의 TCK 조정 장치를 제공하는데 있다.
이러한 목적을 달성하기 위한 본 발명의 특징은, 입력되는 스캐닝 신호를 의사 시프트 데이타 레지스터 클럭에 동기되어 시프트 시키도록 종속, 접속되는 제1,2,3 바운더리 스캔 셀로 형성되어 제3바운더리 스캔셀이 스캔 신호를 출력하는 바운더리 스캔 레지스터와, 업 데이트 레지스터 신호에 동기되어 상기 제1,2바운더리 스캔 셀의 스캐닝 신호를 출력하는 제1,2업 데이트 셀로 형성된 제1업 데이트 레지스터와, 출력 인에이블 신호 또는 상기 제1업 데이트 레지스터의 출력을 외부 테스트 신호에 따라 선택적으로 출력하는 제1멀티플렉서와, 출력 데이타 신호 또는 제2업 데이트 셀의 출력을 외부 테스트 신호에 따라 선택적으로 출력하는 제2멀티플렉서와, 상기 제1멀티플렉서의 출력에 따라 상기 제2멀티플렉서의 출력을 선택적으로 출력하는 3상태 버퍼를 구비하는 바운더리 스캔 입/출력 셀들이 다수 형성된 바운더리 스캔구조에 있어서, 시프트 데이타 레지스터 신호에 동기되어 TDI를 순차적으로 시프트시키는 다수개의 시프트 셀들로 형성된 시프트 레지스터와, 상기 시프트 레지스터의 출력을 업 데이트 레지스터 신호에 동기되어 업 데이트하여 출력하는 제2업 데이트 레지스터와, 상기 제2업 데이트 레지스터의 출력의 일부를 조합하여 다수개의 선택 신호를 출력하는 조합회로와, 상기 선택 신호에 따라 원래의 시프트 데이타 레지스터 클럭을 의사 시프트 데이타 레지스터 클럭으로서, 바운더리 스캔 레지스터에 인가하거나, 상기 제2업 데이트 레지스터의 출력의 일부를 설정 계수값으로 이용하여 TCK를 계수하여 계수된 값이 상기 설정 계수값에 도달할 때에 의시 시프트 데이타 레지스터 클럭을 바운더리 스캔 레지스터에 인가하는 신호 발생부와; 상기 조합 회로의 선택 신호에 따라 상기 제1바운더리 스캔 셀 출력 또는 제2멀티플렉서의 출력을 선택적으로 출력하는 제3멀티플렉서와, 상기 선택 신호에 따라 상기 제2바운더리 스캔 셀의 출력 또는 상기 3상태 버퍼의 출력을 선택적으로 출력하는 제4멀티플렉서와; 시프트 레지스터 신호에 따라 바운더리 스캔 셀로부터 인가되는 TDI 및 제1바운더의 스켄 셀의 출력을 선택적으로 출력하는 제5멀티 플렉서와, 시프트 레지스터 신호에 따라 상기 제3멀티플렉서의 출력 및 사익 제2멀티플렉서의 출력을 선택적으로 출력하는 제6멀티플렉서와, 시프트 레지스터 신호에 따라 상기 제4멀티플렉서의 출력 및 상기 3상태 버퍼의 출력을 선택적으로 출력하는 제7멀티플렉서를 구비하는 바운더리 스캔 구조의 TCK 조정장치에 있다.
이하, 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제1도는 본 발명에 따른 바운더리 스캔 구조의 TCK 조정장치의 회로도로서, 시프트 레지스터(10), 업 데이트 레지스터(20), 조합회로(30), 다수개의 바운더리 스캔 입/출력 셀(40-1~40-4)과 신호발생부(50)로 이루어져 있다.
이를 구체적으로 설명하면, 시프트 레지스터(10)는 제1도에 도시된 바와같이 플립플롭(D11-D22)들로 되는 시프트 셀을 구비하며, 이들 D플립플롭(D11-D22)들은 시프트 데이타 레지스터 신호에 동기되어 TDI를 순차적으로 시프트시키도록 종속, 접속되어 있다.
상술한 시프트 레지스터(10)는 업 데이트 레지스터(20)에 연결되어 있으며, 업 데이트 레지스터(20)는 제1도에 도시된 바와같이 플립플롭(D23-D34)들로 되는 시프트 셀을 구비하며, 이들 D플립플롭(D23-D34)들은 업 데이트 레지스터 클럭에 동기되어 시프트 레지스터(10)로부터 인가되는 TDI를 순차적으로 시프트시키도록 종속 접속되어 있다. 이때, D 플립플롭(D32-D34)의 출력 값은 후술하는 설명으로부터 알 수 있는 바와 같이 신호 발생부에서는 설정 계수값으로 이용한다.
조합회로(30)는 도시된 바와 다수의 디멀티플렉서(DM1-DM3)로 이루어져 있다. 이때, 디멀티플렉서(DM1-DM3)는 D 플립플롭(D23-D31)의 출력을 조합하여 통하여 선택 신호를 선택적으로 출력하게 구성된다.
상술한 조합회로(30)에는 다수개의 바운더리 스캔 입/출력 셀(40-1~40-4)들이 연결되어 있으며, 바운더리 스캔 입/출력 셀(40-1~40-4)들은 제2도에 도시된 바와 같이 바운더리 스캔 레지스터 (410), 업 데이트 레지스터(420) 및 다수개의 멀티플렉서(M1-M8)와 3상태 버퍼(B1)로 각각 구성되어 있다.
여기서, 바운더리 스캔 레지스터(410)는 D 플립플롭(D41-D43)으로 되는 바운더리 스캔 셀(411,412,413)로 구성되며, 업 데이트 레지스터(420)는 D플립플롭(D44,D45)으로 되는 업 데이타 셀(421,422)들로 구성된다.
그리고, 상기 D 플립플롭(D41-D43)은 의사 시프트 데이타 레지스터 클럭 동기되며, 플립플롭(D44,D45)은 업 데이트 레지스터 신호에 동기되도록 구성된다. 이때, 의사 시프트 데이타 레지스터 클럭은 후술하는 설명으로부터 알 수 있는 바와 같이 신호 발생부(50)로부터 제공된다.
또한, 멀티플렉서(M1)는 입력단자(11,12)에 D 플립플롭(D44)의 출력및 출력 인에이블신호가 인가되며, 외부 테스트신호에 따라 상기 D 플립플롭(D44)의 출력 또는 출력 인에이블신호를 선택적으로 출력하도록 구성된다. 또한, 멀티플렉서(M2)는 입력단자(11,12)에 D 플립플롭(D45)의 출력 및 출력 데이타신호가 인가되며, 외부 테스트신호에 따라 상기 D 플립플롭(D45)의 출력 또는 출력 데이타를 선택적으로 출력하도록 구성된다. 이때, 상기 3상태 버퍼(B1)는 멀티플렉서(M1)의 출력에 따라 멀티플렉서(M2)의 출력을 선택적으로 집적회로에 형성되는 입/출력 핀(P)에 인가하도록 구성된다.
그리고, 멀티플렉서(M3)에는 멀티플렉서(M2) 및 D 플립플롭(D41)의 출력이 인가되며, 상기 디멀티플렉서(DM1 또는 DM2 또는 DM3)의 선택 신호에 따라 상기 D플립플롭(D44)의 출력 또는 멀티플렉서(M2)의 출력을 선택적으로 출력하도록 구성된다.
또한, 멀티플렉서(M4)에는 D플립플롭(D42)의 출력 및 입/출력핀(P)의 출력이 인가되며, 상기 디멀티플렉서(DM1 또는 DM2 또는 DM3)의 선택 신호에 따라 D플립플롭(D42)의 출력 또는 입/출력핀(P)의 출력을 선택적으로 출력하도록 구성된다.
그리고, 멀티플렉서(M6)는 시프트 레지스터 신호에 따라 이전 셀로부터 인가되는 TDI(스캔 신호) 및 D 플립플롭(D41)의 출력을 선택적으로 출력하도록 구성된다.
그리고, 멀티플렉서(M7)는 시프트 레지스터 신호에 따라 멀티플렉서(M3)의 출력 및 멀티플렉서(M2)의 출력을 선택적으로 출력하도록 구성된다.
그리고, 멀티플렉서(M8)는 시프트 레지스터 신호에 따라 멀티플렉서(M4)의 출력 및 3상태 버퍼(B1)의 출력을 선택적으로 출력하도록 구성된다.
제3도에는 상술한 신호 발생부(50)의 구성이 도시되어 있다.
도시된 바와 같이 멀티플렉서(M5)는 상기 선택 신호에 따라 시스템의 기본 클럭 즉, 바운더리 스캔 구조에서 사용되는 원래의 시프트 데이타 레지스터 클럭 또는 D 플립플롭(D5)의 출력을 의사 시프트 데이타 레지스터 클럭으로서 출력하도록 구성되어 있으며, 카운터(51)는 TCK를 계수하여 출력하도록 구성되어 있다.
이때, D 플립플롭(D32-D34)이 출력, 즉, 설정 계수값 및 카운터(51)의 출력은 비교기(52)에 의하여 비교되며, 비교기(52)의 출력은 D 플립플롭(D5)의 클럭으로서 사용된다. 따라서, 사용자는 업 데이트 레지스터(20)에 인가되는 TDI를 제어하는 비교기(52)에 인가되는 값을 조정하며 TCK를 원하는 주기로서 분주한 의사 시프트 데이타 레지스터 클럭으로서 생성시킬 수 잇으며, 필요에 따라서는 원래의 시프트 데이타 레지스터 클럭 또는 TCK를 분주한 신호를 바운더리 스캔 셀(40-1~40-4)에 인가되는 의사 시프트 데이타 레지스터 클럭으로서 사용할 수 있게 되는 것이다.
이때, 사용자는 업 데이트 레지스터(20)에 인가되는 TDI를 제어하여 사용자는 의사 시프트 데이타 레지스터 클럭의 주기에 따라서 바운더리 스캔 레지스터(410)에 인가되는 신호를 선택할 수 있게 된다. 이와 같이 본 발명은 의사 시프트 레지스터, 의사 업 데이터 레지스터 및 조합 회로의 신호 발생부를 이용하여 TCK에 동기되는 시프트 데이타 레지스터 클럭을 분주한 의사 시프트 데이타 레지스터 클럭의 주기를 기준으로 바운더리 스캔 레지스터에 상태값을 저장하므로써 바운더리 스캔 기능을 이용하는 시스템에서의 프로세서의 사용 효율을 높이면서 특정 핀에 대한 상태 감시를 바운더의 스캔 레지스터의 보관하는 기능을 실현할 수 있다는 효과가 있다.

Claims (1)

  1. 입력되는 스캐닝 신호를 의사 시프트 데이타 레지스터 클럭에 동기되어 시프트 시키도록 종속, 접속되는 제1,2,3 바운더리 스캔 셀로 형성되어 제3바운더리 스캔 셀이 스캔 신호를 출력하는 바운더리 스캔 레지스터와, 업 데이트 레지스터 신호에 동기되어 상기 제1,2바운더의 스캔 셀의 스캐닝 신호를 출력하는 제1,2업 데이트 셀로 형성된 제1업 데이트 레지스터와, 출력 인에이블 신호 또는 상기 제1업 데이트 레지스터의 출력을 외부 테스트 신호에 따라 선택적으로 출력하는 제1멀티플렉서와, 출력 데이타 신호 또는 제2업 데이트 셀의 출력을 외부 테스트 신호에 따라 선택적으로 출력하는 제2멀티플렉서와, 상기 제1멀티플렉서의 출력에 따라 상기 제2멀티플렉서의 출력을 선택적으로 출력하는 3상태 버퍼를 구비하는 바운더리 스캔 입/출력 셀들이 다수 형성된 바운더리 스캔 구조에 있어서, 시프트 데이타 레지스터 신호에 동기되어 TDI를 순차적으로 시프트시키는 다수개의 시프트 셀들로 형성된 시프트 레지스터와; 상기 시프트 레지스터의 출력을 업 데이트 레지스터 신호에 동기되어 업 데이트하여 출력하는 제2업 데이트 레지스터와; 상기 제2업 데이트 레지스터의 출력의 일부를 조합하여 다수개의 선택 신호를 출력하는 조합회로와; 상기 선택 신호에 따라 원래의 시프트 데이타 레지스터 클럭을 의사 시프트 데이타 레지스터 클럭으로서, 바운더리 스캔 레지스터에 인가하거나, 상기 제2업 데이트 레지스터의 출력의 일부를 설정 계수값으로 이용하여 TCK를 계수하여 계수된 값이 상기 설정 계수값에 도달할 때에 의시 시프트 데이타 레지스터 클럭을 바운더리 스캔 레지스터에 인가하는 신호 발생부와; 상기 조합 회로의 선택신호에 따라 상기 제1바운더리 스캔 셀 출력 또는 제2멀티플렉서의 출력을 선택적으로 출력하는 제3멀티플렉서와; 상기 선택 신호에 따라 상기 제2바운더리 스캔 셀의 출력 또는 상기 3상태 버퍼의 출력을 선택적으로 출력하는 제4멀티플렉서와; 시프트 레지스터 신호에 따라 바운더리 스캔 셀로부터 인가되는 TDI 및 제1바운더의 스켄 셀의 출력을 선택적으로 출력하는 제5멀티 플렉서와; 시프트 레지스터 신호에 따라 상기 제3멀티플렉서의 출력 및 상기 제2멀티플렉서의 출력을 선택적으로 출력하는 제6멀티플렉서와; 시프트 레지스터 신호에 따라 상기 제4멀티플렉서의 출력 및 상기 3상태 버퍼의 출력을 선택적으로 출력하는 제7멀티플렉서를 구비하는 바운더리 스캔 구조의 TCK 조정장치.
KR1019940040050A 1994-12-30 1994-12-30 바운더리 스캔 구조의 tck 조정 장치 KR0122006B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940040050A KR0122006B1 (ko) 1994-12-30 1994-12-30 바운더리 스캔 구조의 tck 조정 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940040050A KR0122006B1 (ko) 1994-12-30 1994-12-30 바운더리 스캔 구조의 tck 조정 장치

Publications (2)

Publication Number Publication Date
KR960024436A KR960024436A (ko) 1996-07-20
KR0122006B1 true KR0122006B1 (ko) 1997-12-05

Family

ID=19405940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940040050A KR0122006B1 (ko) 1994-12-30 1994-12-30 바운더리 스캔 구조의 tck 조정 장치

Country Status (1)

Country Link
KR (1) KR0122006B1 (ko)

Also Published As

Publication number Publication date
KR960024436A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
US8065549B2 (en) Scan-based integrated circuit having clock frequency divider
US8205125B2 (en) Enhanced control in scan tests of integrated circuits with partitioned scan chains
US7543207B2 (en) Full scan solution for latched-based design
US20160169966A1 (en) Integrated circuit with scan chain having dual-edge triggered scannable flip flops and method of operating thereof
US20070200597A1 (en) Clock generator having improved deskewer
EP1228378A1 (en) Method and apparatus for testing circuits with multiple clocks
CA2226061C (en) Method and apparatus for controlling power level during bist
US20020157065A1 (en) Clock synchronizing circuit and method of designing the same
US20050276321A1 (en) Circuit for PLL-based at-speed scan testing
US20060117230A1 (en) System and method for testing integrated circuits at operational speed using high-frequency clock converter
US5938782A (en) Scan flip-flop and methods for controlling the entry of data therein
US20040085082A1 (en) High -frequency scan testability with low-speed testers
KR20020086684A (ko) 제어가능하고 테스트가능한 집적 회로용 발진기 장치
US7421634B2 (en) Sequential scan based techniques to test interface between modules designed to operate at different frequencies
KR0122006B1 (ko) 바운더리 스캔 구조의 tck 조정 장치
JP4662520B2 (ja) スキャンテスト回路およびスキャンテスト方法、並びに半導体集積回路
KR970006020B1 (ko) 바운더리 스캔 구조의 티디오(tdo) 출력 장치
JP2010066019A (ja) テスト回路およびテスト方法
US20030043748A1 (en) Data capture circuit with self-test capability
KR970002062B1 (ko) 바운더리 스캔 구조의 테스트 데이타 출력 장치
KR0145789B1 (ko) 바운더리 스캔 구조의 테스트 클럭 발생 장치
KR970006019B1 (ko) 바운더리 스캔 구조의 티디아이(tdi) 입력 장치
JP2013088400A (ja) 半導体集積回路の検査方法および半導体集積回路
KR970000820B1 (ko) 바운더리 스캔 구조의 테스트 데이타 입력 장치
KR200279213Y1 (ko) 바운더리스캔회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee