KR0120722B1 - Improved direct digital frequency synthesizer - Google Patents
Improved direct digital frequency synthesizerInfo
- Publication number
- KR0120722B1 KR0120722B1 KR1019940030613A KR19940030613A KR0120722B1 KR 0120722 B1 KR0120722 B1 KR 0120722B1 KR 1019940030613 A KR1019940030613 A KR 1019940030613A KR 19940030613 A KR19940030613 A KR 19940030613A KR 0120722 B1 KR0120722 B1 KR 0120722B1
- Authority
- KR
- South Korea
- Prior art keywords
- noise
- phase
- output
- frequency
- data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
Abstract
Description
제1도는 종래 직접 디지탈 주파수 합성기의 블록 구성도.1 is a block diagram of a conventional direct digital frequency synthesizer.
제2도는 종래 직접 디지탈 주차수 합성기에서의 위상누산기의 입출력파형 예시도.2 is a diagram illustrating input and output waveforms of a phase accumulator in a conventional direct digital parking number synthesizer.
제3도는 본 발명에 따른 잡음 정형기를 사용한 디지탈 주파수 합성기의 블록 구성도.3 is a block diagram of a digital frequency synthesizer using the noise shaper according to the present invention.
제4도는 제3도에 도시되어 있는 잡음 정형기의 입출력 파형예시도.4 is an exemplary waveform diagram of input and output waveforms of the noise shaper shown in FIG.
제5도는 본 발명에 따른 잡음 정형기를 사용한 디지탈 주파수 합성기의 스팩트럼 파형 예시도.5 is a diagram illustrating spectrum waveforms of a digital frequency synthesizer using a noise shaper according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 주파수 입력 레지스터 2 : 위상누산기1: Frequency input register 2: Phase accumulator
3 : 잡음 정형기 4 : 사인룩업 테이블3: noise shaper 4: sine lookup table
5 : 디지탈/아나로그 변환기 6 : 저역 통과 필터5: digital / analog converter 6: low pass filter
본 발명은 계수형 발진기(Number Controlled Oscillator : 이하 NCO라 칭한다.)를 모체로 하는 직접 디지탈 주파수 합성기(Direct Digital Frequency Synthesizer)에 관한 것으로 특히, NCO형 위상누산기와 사인룩업 테이블 사이에 잡음 정형기를 구비하여 사용하므로써 위상 트렁케이션(Phase trucncation)으로 인해 발생되는 출력 스팩트럼으로 나타나는 백색 잡음과 스퓨리어스(Spurious)잡음을 최소화함과 동시에 고속 처리가 가능하도록 주파수 해상도 및 위상과 주파수의 안정도를 향상시키기 위한 잡음 정형기를 사용한 디지탈 주파수 합성기에 관한 것이다.The present invention relates to a direct digital frequency synthesizer based on a number controlled oscillator (hereinafter referred to as NCO). In particular, a noise shaper is provided between an NCO type phase accumulator and a sine lookup table. Noise shaper to improve frequency resolution and stability of phase and frequency so that high speed processing is possible while minimizing white noise and spurious noise, which are caused by output truncation caused by phase trucncation. It relates to a digital frequency synthesizer using.
일반적으로, 직접 디지탈 주파수 합성기란 주파수 입력 레지스터에 주파수 조정 2진 데이터값을 입력하면 이 2진 데이터 워드값(Binary Data Word)에 해당되는 주파수가 출력되는 디지탈 신호 발생장치를 말하며, 종래 직접 디지탈 주파수 합성기는 제1도에 도시되어 있는 바와 같이 구성되어 있다.In general, a direct digital synthesizer is a digital signal generator that outputs a frequency corresponding to a binary data word when a frequency adjusted binary data value is input to a frequency input register. The synthesizer is constructed as shown in FIG.
상기와 같은 구성을 갖는 종래 직접 디지탈 주파수 합성기의 동작을 간단히 살펴보면, 주파수 입력 레지스터(1)를 통하여 조정 2진 데이터 값(a)(첨부한 제2도의 (a)~(d)참조)을 입력받은 NCO로 구성된 위상 누산기(Phase accumulator)(2)는 시스템 클럭(b)(첨부한 제2도의 (e) 참조)에 따라 입력되는 상기 데이터값과 자신의 출력값을 가산하여 출력하며, 그에 따라 재궤환되는 출력값을 원래의 값과 다시 가산하여 출력신호의 위상값을 계수(첨부한 제2도의 (f)~(k) 참조)한다.Briefly referring to the operation of the conventional direct digital frequency synthesizer having the above configuration, the adjusted binary data value (a) (see (a) to (d) in FIG. 2) is input through the frequency input register (1). The phase accumulator 2 composed of the received NCOs adds and outputs the data value inputted according to the system clock b (see (e) in FIG. 2) and its output value. The feedback value is added back to the original value to count the phase value of the output signal (see (f) to (k) in FIG. 2).
이 때, 상기 위상 누산기(2)에서 출력되는 값은 주소비트(Address Bit)로서, 상기 주소 비트를 입력받은 사인룩업 테이블(Sine Look-up Table)(4)은 입력된 주소비트에 따라 정현파형(Sinusoidal Waveform)을 나타내는 일련의 데이터값을 출력하며, 상기 사인룩업 테이블(4)에서 출력되는 데이터는 디지탈/아날로그 변환기(D/A Converter)(5)에 입력되어 상기 디지탈/아날로그 변환기(5)에서 아날로그 신호로 변환되어 양자화된 사인파형(Quantized Sinusoid)이 출력된다.At this time, the value output from the phase accumulator 2 is an address bit, and the sine look-up table 4 receiving the address bit has a sine wave according to the input address bit. Outputs a series of data values indicating a sinusoidal waveform, and the data output from the sine lookup table 4 is input to a digital / analog converter 5 to input the digital / analog converter 5. The quantized sinusoid is output by converting it into an analog signal.
이후, 상기 디지탈/아나로그 변환기(5)에서 출력되는 사인파형은 지역 통과필터(Low Pass Filter)(6)에 입력되고, 상기 저역통과필터(6)에서 고주파 성분이 제거된 후 출력되므로서 정확한 정현파(Sine wave)를 얻을 수 있다.Subsequently, the sinusoidal waveform output from the digital / analog converter 5 is input to a low pass filter 6, and the high frequency component is removed from the low pass filter 6 and then output. You can get a sine wave.
그러나, 종래의 직접 디지탈 주파수 합성기에서는 위상 누산기(2)의 출력중 상위 비트만 사인룩업 테이블(4)에서 어드레스로 사용하는데, 이로인하여 위상 트렁케이션(Phase Truncation) 잡음이 발생된다.However, in the conventional direct digital frequency synthesizer, only the upper bit of the output of the phase accumulator 2 is used as an address in the sine lookup table 4, which causes phase truncation noise.
또한, 사인룩업 테이블(4)의 크기가 한정되어 있으므로 즉, 한정된 샘플링(sampling)데이터로 인하여 진폭 트렁케이션(Amplitude Truncation) 잡음이 발행한다.In addition, since the size of the sine lookup table 4 is limited, that is, amplitude truncation noise is generated due to limited sampling data.
또한, 상기 사인룩업 테이블(4)에서 수행되는 샘플링으로 인한 이산형 고조파 성분과 백색잡음(White Noise)이 발생하여 혼변조 성분이 초래되어 주파수 합성기능이 떨어지는 문제점이 발생되었다.In addition, a discrete harmonic component and white noise are generated due to the sampling performed in the sine lookup table 4, resulting in intermodulation components, resulting in a poor frequency synthesis function.
상기와 같은 현상을 제거하기 위하여 위상 누산기(2)의 출력을 전부 사인룩업 테이블(4)의 어드레스로 사용하고, 상기 사인룩업 테이블(4)의 롬(ROM)사이즈를 증가시켜 위상 트렁케이션을 감소시키는 진폭 양자화(Amplitude Quantization)방식을 적용한 직접 디지탈 주파수 합성기가 제안되었다.In order to eliminate the above phenomenon, all the outputs of the phase accumulator 2 are used as addresses of the sine lookup table 4, and the phase truncation is reduced by increasing the ROM size of the sine lookup table 4. A direct digital frequency synthesizer using Amplitude Quantization is proposed.
그러나, 사인룩업 테이블(4)에서 출력되는 데이터의 양은 일반적으로 입력되는 어드레스 비트수의 제곱의 지수 함수적으로 증가하기 때문에 주파수 합성기의 칩(Chip)크기가 커지는 문제점이 발생되었다.However, since the amount of data output from the sine lookup table 4 generally increases exponentially with the square of the number of address bits inputted, a problem arises in that the chip size of the frequency synthesizer increases.
또한, 높은 안정도와 고해상도의 정현파를 발생시키기 위해서는 위상누산기(2)의 모든 출력비트를 상기 사인룩업 테이블(4)의 어드레스 비트로 사용할 경우에도 진성(Intrinsic)위상 트렁케이션이 발생하며 특히, 진폭 양자화 방식에 따른 백색잡암(White Noise)과 스퓨리어스 잡음(Spurious Noise)등을 제거하는 것이 불가능하여 주파수 합성기능이 떨어지는 문제점이 발생되었다.In addition, in order to generate high stability and high resolution sine wave, intrinsic phase truncation occurs even when all output bits of the phase accumulator 2 are used as address bits of the sine lookup table 4, and in particular, an amplitude quantization scheme As a result, it is impossible to remove white noise and spurious noise, resulting in a problem of inferior frequency synthesis.
상기와 같은 문제점을 해소하기 위한 본 발명의 목적은 NOC형 누산기와 사인룩업 테이블 사이에 잡음 정형기를 구비하여 사용하므로써 위상 트렁케이션으로 인해 출력 스펙트럼으로 나타나는 백색 잡음과 스퓨리어스 잡음을 최소화하고, 위상 트렁케이션에 의한 데이터 손실을 최소화함으로써 사인룩업 테이블의 룸 크기를 대폭적으로 감소시키며 이로인해 전력소모와 동작속도를 개선시키는 디지탈 주파수 합성기를 제공하는데 있다.An object of the present invention for solving the above problems is to use a noise shaper between the NOC type accumulator and the sine lookup table to minimize the white noise and spurious noise appearing in the output spectrum due to the phase truncation, phase truncation By minimizing the data loss caused by this method, the size of the sign lookup table is greatly reduced, thereby providing a digital frequency synthesizer that improves power consumption and operation speed.
상기 목적을 달성하기 위한 본 발명의 특징은, 입력받은 데이터를 아날로그 신호로 변환하여 양자화된 사인파형을 출력하는 디지탈/아나로그 변환기와 상기 디지탈/아나로그 변환기에서 출력되는 신호에서 고주파 성분을 제거하여 출력하는 저역통과필터를 구비하고 있는 디지탈 주파수 합성기에 있어서, 주파수 입력 레지스터를 통하여 주파수 조정 2진 데이터값을 입력받아 자신의 출력값을 궤환 가산하여 위상정보에 해당하는 비트 데이터중 하위 비트 일부를 필터링시켜 출력하는 NOC로 구성된 위상 누산수단과, 상기 위상 누산수단에서 출력되는 비트 데이터를 입력받아 잡음을 정형하고, 상기 위상 누산수단에서 가산되어 발생되는 위상 정보를 효과적으로 궤환시킴으로써, 위상 잘림에 의한 손실을 최소화하는 잡음 정형 수단 및 상기 잡음 정형 수단에서 출력되는 잡음 정형된 비트 데이터를 입력받아 상기 비트 데이터를 어드레스로하여 해당 정현파형을 나타내는 일련의 데이터값을 억세스하여 출력하는 사인룩업 테이블을 포함하는데 있다.A feature of the present invention for achieving the above object is, by converting the input data into an analog signal to output a quantized sinusoidal waveform and a high frequency component from the signal output from the digital / analog converter In a digital frequency synthesizer having a low pass filter for outputting, a frequency-adjusted binary data value is input through a frequency input register, and its output value is fed back and filtered to filter a part of the lower bits of the bit data corresponding to the phase information. A phase accumulating means composed of a NOC to output and bit data output from the phase accumulating means are input to shape noise, and effectively feedback the phase information generated by the phase accumulating means, thereby minimizing loss due to phase truncation. Noise shaping means and the noise shaping And a sine lookup table for receiving the noise-shaped bit data outputted from the means and accessing and outputting a series of data values representing the sinusoidal waveform by using the bit data as an address.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment according to the present invention.
제3도는 본 발명에 따른 잡음 정형기를 사용한 디지탈 주파수 합성기의 블록 구성도로서, 주파수 입력 레지스터(1)를 통하여 주파수 조정 2진 데이타값을 입력받아 자신의 출력값을 궤환 가산하여 위상정보에 해당하는 비트 데이터를 출력하는 NOC로 구성된 위상 누산기(2)와, 상기 위상 누산기(2)에서 출력되는 비트 데이터를 입력받아 잡음을 정형하고, 상기 위상 누산기(2)에 가산되어 발생되는 위상 정보를 효과적으로 궤환시킴으로써, 위상 잘림에 의한 데이터 손실을 최소화하는 잡음 정형기(3)와, 상기 잡음 정형기(3)에서 출력되는 잡음 정형된 비트 데이터를 입력받아 상기 비트 데이터를 어드레스로하여 해당 정현파형을 나타내는 일련의 데이터값을 억세스하여 출력하는 사인룩업 테이블(4)과, 상기 사인룩업 테이블(4)에서 출력되는 데이터를 입력받아 아날로그 신호로 변환하여 양자화된 사인파형을 출력하는 디지탈/아날로그 변환기(5) 및 상기 디지탈/아나로그 변환기(5)에서 출력되는 신호에서 고주파 성분을 제거하여 출력하는 저역 통과필터(6)로 구성된다.3 is a block diagram of a digital frequency synthesizer using a noise shaper according to the present invention. The frequency-correlated binary data value is input through the frequency input register 1, and its output value is feedback-added to add bits corresponding to phase information. The phase accumulator 2 composed of a NOC for outputting data and the bit data outputted from the phase accumulator 2 are input to shape noise, and the phase information generated by addition to the phase accumulator 2 is effectively fed back. A noise shaper (3) for minimizing data loss due to phase truncation, and a series of data values representing a sinusoidal waveform by receiving the noise-shaped bit data output from the noise shaper (3) and addressing the bit data. Inputs a sine lookup table 4 for accessing and outputting the Digital / analog converter 5 for converting an analog signal and outputting a quantized sine wave, and a low pass filter 6 for removing and outputting high frequency components from the signal output from the digital / analog converter 5. do.
상기와 같이 구성되는 본 발명에 따른 잡음 정형기를 사용한 디지탈 주파수 합성기의 동작상의 특략히 설명하면, 기본 구성을 종래와 별다른 차이가 없으나 NOC형 위상누산기(2)와 사인룩업 테이블(4) 사이에 NOC형 위상누산기와 비슷한 형태인 잡음 정형기(3)를 1단 혹은 다단으로 삽입하여 사용하는 것이 구성상의 특이점이다.When explaining in detail the operation of the digital frequency synthesizer using the noise shaper according to the present invention configured as described above, the basic configuration is not different from the conventional one, but NOC between the NOC type phase accumulator (2) and the sine lookup table (4) The singularity of configuration is that the noise shaper (3), which is similar to the type phase accumulator, is inserted and used in one or multiple stages.
제3도는 잡음 정형기를 1단만 구성한 것이나 일단이상 다단으로 연결한 것도 포함한다.3 includes only one stage of the noise shaping machine, but includes one or more stages connected to each other.
그러나, 상기 위상누산기(2)에서 재궤환되는 자신의 출력값을 원래의 값과 가산하여 출력신호의 위상값을 계수하는 경우에, 출력비트중 하위비트 일부를 필터링시켜 감소시켜 출력한다.However, in the case where the phase value of the output signal is counted by adding its own output value re-returned by the phase accumulator 2 to the original value, a part of the lower bits of the output bits is filtered out and output.
상기 위상 누산기(2)에서 하위 비트가 필터링된 출력신호를 입력받은 잡은 정형기(3)에서는 입력된 비트 신호를 정형하여 상기 위상누산기에서 누산 출력시 발생되는 입력펄스신호 등의 잡음을 정형하여 출력한다.The job shaper 3 receives the output signal from which the lower bit is filtered by the phase accumulator 2 and shapes the input bit signal to shape and output noise such as an input pulse signal generated when accumulating the output from the phase accumulator. .
이 때, 사인룩업 테이블(4)에 저장된 샘플링데이터는 종래와 달리 잡음에 대하여 대비하기 위한 데이터를 저장하지 않아도 되므로 샘플링데이타양을 줄일 수 있으며, 롬(ROM)의 크기가 증가되지 않아도 된다.At this time, since the sampling data stored in the sine lookup table 4 does not need to store data to prepare for noise unlike the conventional art, the amount of sampling data can be reduced, and the size of the ROM does not have to be increased.
또한, 샘플링 데이터의 출력 간격을 길게하는 오버 샘플링(Over-sampling) 방식을 적용하는 통상의 디지탈 신호 발생기에서 위상 트렁케이션으로 인해 발생되는 출력 스펙트럼으로 나타나는 백색잡음과 스퓨리어스 잡음을 최소화함과 동시에 고속처리가 가능하게 되는 특징이 있다.In addition, in a conventional digital signal generator employing an over-sampling scheme that extends the output interval of sampling data, high-speed processing is minimized while minimizing white noise and spurious noise that appear as an output spectrum generated by phase truncation. There is a feature that becomes possible.
상기와 같은 특징을 갖는 본 발명에 다른 잡은 정형기를 사용한 디지탈 주파수 합성기의 바람직한 동작예를 상세히 설명하면 다음과 같다.Referring to the preferred operation example of the digital frequency synthesizer using a fixed shaper according to the present invention having the above characteristics in detail as follows.
각각의 2진 데이터 값이 주파수 조정 레지스터(1)로 가해지면 NOC형 위상 누산기(2)에서는 입력된 데이터가 시스템 클릭에 따라 가산되면 가산된 출력값이 다시 궤환(Feedback)되어 원래의 값과 다시 가산되어 출력신호의 위상값을 계수하고 소정갯수(예를들어, m개)의 파형을 출력하여 잡음 정형기(3)에 입력한다.When each binary data value is added to the frequency adjustment register (1), in the NOC type accumulator (2), when the input data is added according to the system click, the added output value is fed back and added back to the original value. Then, the phase value of the output signal is counted, and a predetermined number (e.g., m) waveforms are output and input to the noise shaper 3.
이 때, 상기 잡음 정형기(3)에서 필요로 하는 소정비트수(예를 들어, p개) 이외의 하위 비트(예를들어, m-p개)가 상기 잡음 정형기의 입력으로 궤환되어 다시 계수되며, 상기 잡음 정형기(3) 내부의 가산기에서는 캐리비트(Carry Bit)를 발생시켜 사인룩업 테이블(4)에 입력되는 자신의 가산 출력값을 보정한다.At this time, the lower bits (e.g., mp) other than the predetermined number of bits (e.g., p) required by the noise shaper 3 are fed back to the input of the noise shaper and counted again. The adder inside the noise shaper 3 generates a carry bit to correct its added output value input to the sine lookup table 4.
즉, 상기 잡음 정형부(3)내의 가산기는 사인룩업 테이블(4)에서 요구하는 개수 만큼의 상위 비트 출력값을 출력시키고 나머지 하위 비트 출력값을 궤환시키는 것이다.In other words, the adder in the noise shaping section 3 outputs as many upper bit output values as required by the sine lookup table 4 and feeds back the remaining lower bit output values.
상기 잡음 정형기(3)의 데이터 입출력에 따른 파형의 예는 첨부한 제4도에 도시되어 있다.An example of a waveform according to data input and output of the noise shaper 3 is shown in FIG.
상기 사인룩업 테이블(4)에서는 입력된 비트수의 2배수에 해당하는 만큼의 샘플링 동작 후 결정된 일련의 파형정형 데이터 비트를 출력하며, 디지탈/아날로그 변환기(5)와 저역 통과 여파기(6)를 통하여 정현파 출력을 발생시키게 된다.The sine lookup table 4 outputs a series of waveform-shape data bits determined after a sampling operation corresponding to twice the number of input bits, and through a digital / analog converter 5 and a low pass filter 6. Will generate a sinusoidal output.
이 때, 만약 NOC형 위상 누산기(2)에서 비트폭(Bit Width)이 적은 위상누산기를 사용하는 경우는 발생 주파수의 해당도(Resolution)가 떨어지고, 양자화된 위상(Phase Quantization)으로 인한 진성위상 트렁케이션 에러는 그대로 존재하게 되므로 주의하여야 한다.In this case, if a phase accumulator with a small bit width is used in the NOC type accumulator 2, the resolution of the generated frequency drops and the intrinsic phase truncation due to the quantized phase quantization is performed. Note that the application error will exist as it is.
또한, 잡음 정형기(3)를 구비하지 않고, 위상 누산기(2)에서 출력된 모든 데이터비트를 사인룩업 테이블(4)의 어드레스 비트로 사용하여 입력시킬 경우에도 양자화된 위상(Phase Quantization)으로 인한 진성 위상 트렁케이션과 양자화된 진폭(Amplitude Quantization)으로 인한 진폭 트렁케이션등으로, 첨부한 도면 중 제2도에 도시되어 있는 바와 같이 위상누산기(2)의 출력 파형에서 발생되는 그리치(Glitch)로 인한 스퓨리어스 잡음인 출력 스펙트럼에 고조파 성분이 발생되어, 고해상도의 정현파 신호파형을 얻지 못하게 되므로 주의하여야 한다.In addition, even when the data bits output from the phase accumulator 2 are used as the address bits of the sine lookup table 4 without the noise shaper 3, the intrinsic phase due to the quantized phase is obtained. Amplitude truncation due to truncation and quantized amplitude quantization, such as spurious due to glitches generated in the output waveform of the phase accumulator 2 as shown in FIG. 2 of the accompanying drawings. Care should be taken because harmonics are generated in the output spectrum, which is noisy, and thus high resolution sinusoidal signal waveforms cannot be obtained.
예를 들면, 24비트의 위상 누산기(2)를 사용할 경우, 본 발명의 디지탈 주파수 합성기를 24비트의 위상 누산기(2) 출력 중 하위 2비트만 제어하고, 상위 22비트를 잡음 정형기(3)로 입력시며 사용하고, 상기 잡음 정형기(3) 내부에서 입력된 22비트의 데이터를 14비트로, 상기 14비트를 다시 6비트를 단계적으로 줄인다. 따라서, 상기 잡음 정형기(3)의 최종 출력인 6비트를 사인룩업 테이블의 롬의 어드레스 비트로 사용하게 되어 상기 롬의 크기를 26(=64비트)로 줄일 수 있다.For example, when using the 24-bit phase accumulator 2, the digital frequency synthesizer of the present invention controls only the lower 2 bits of the output of the 24-bit phase accumulator 2, and converts the upper 22 bits into the noise shaper 3. It is used as an input, and the 22-bit data input inside the noise shaper 3 is reduced to 14 bits, and the 14-bit is further reduced by 6 bits. Therefore, 6 bits, the final output of the noise shaper 3, are used as the address bits of the ROM of the sine lookup table, thereby reducing the size of the ROM to 2 6 (= 64 bits).
상기와 같이 동작하는 본 발명에 다른 잡음 정형기를 사용한 디지탈 주파수 합성기를 제공하며, 기존의 디지탈 신호 합성기에서 발생하는 여러 가지 에러를 보정시켜 출력단에 주파수 해상도 및 안정도가 대폭적으로 개선된 주파수 합성기를 공급할 수 있으며, 나노(nano-)초 오더의 빠른 스위칭 스피드와 고해상도 주파수 특성을 갖는 직접 디지탈 주파수 합성기의 장점과 저잡음과 고안정성 주파수 합성기의 장점을 함께 이용한 상호간의 장단점을 보완할 수 있는 혼합형 주파수 합성기(Hybrid PLL/DDS Frequency Synthesizer)의 제작도 가능하게 되며 현재의 이동통신기기의 주파수 합성장치나 고성능 신호 발생 장치에 적합한 주파수 합성기를 제공할 수 있다.According to the present invention operating as described above, a digital frequency synthesizer using another noise shaper is provided, and a frequency synthesizer with significantly improved frequency resolution and stability can be supplied to an output terminal by correcting various errors occurring in the existing digital signal synthesizer. A hybrid frequency synthesizer that complements the advantages and disadvantages of using a direct digital frequency synthesizer with fast switching speed of nano-second order and high resolution frequency characteristics and the advantages of low noise and high stability frequency synthesizer. It is also possible to manufacture PLL / DDS Frequency Synthesizer and provide a frequency synthesizer suitable for the frequency synthesizer of a current mobile communication device or a high performance signal generator.
또한, 잡은 정형기에서는 전단인 NOC형 누산기에서 발생한 그리치(Glitch)를 효과적으로 제거하여 잡음 전달을 차단시킴과 동시에, 사인룩업 테이블에 입력되는 데이터 비트 수가 줄어들게 되고 이에 따라 샘플링 데이터의 양이 감소되므로 롬(ROM)의 크기가 감소하여 디바이스 칩(Chip) 크기가 줄어들고 따라서, 주파수 합성기의 전력소모는 줄고, 동작속도는 빨라진다.In addition, the caught molder effectively removes the glitches generated by the NOC accumulator, which cuts off noise, and reduces the number of bits of data input to the sine lookup table, thereby reducing the amount of sampling data. As the size of the ROM decreases, the device chip size decreases, thereby reducing power consumption and operating speed of the frequency synthesizer.
또한, 상기 사인룩업 테이블의 샘플링데이타의 출력 간격이 길어지면서 진폭 양자화(Amplitude Quantization)로 인한 위상 트렁케이션을 보상함으로 제5도의 출력 스펙트럼과 같이 스퓨리어스 잡음이 감소하게 되는 효과가 있다.In addition, as the output interval of the sampling data of the sine lookup table becomes longer, the spurious noise is reduced like the output spectrum of FIG. 5 by compensating for phase truncation due to amplitude quantization.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940030613A KR0120722B1 (en) | 1994-11-21 | 1994-11-21 | Improved direct digital frequency synthesizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940030613A KR0120722B1 (en) | 1994-11-21 | 1994-11-21 | Improved direct digital frequency synthesizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960018613A KR960018613A (en) | 1996-06-17 |
| KR0120722B1 true KR0120722B1 (en) | 1997-11-04 |
Family
ID=19398498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940030613A KR0120722B1 (en) | 1994-11-21 | 1994-11-21 | Improved direct digital frequency synthesizer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0120722B1 (en) |
-
1994
- 1994-11-21 KR KR1019940030613A patent/KR0120722B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960018613A (en) | 1996-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| O'leary et al. | A direct-digital synthesizer with improved spectral performance | |
| Vankka | Spur reduction techniques in sine output direct digital synthesis | |
| US5931891A (en) | Digital frequency synthesizer | |
| US20070164793A1 (en) | Apparatus for generating clock pulses using a direct digital synthesizer | |
| Vankka | A direct digital synthesizer with a tunable error feedback structure | |
| KR0120722B1 (en) | Improved direct digital frequency synthesizer | |
| JP2836526B2 (en) | Frequency synthesizer | |
| US6844758B2 (en) | Frequency synthesizer | |
| US6664819B2 (en) | Frequency synthesizer for improving a unique DDS characteristic | |
| JP4344948B2 (en) | DDS circuit | |
| CN110768665B (en) | DDS signal sweep frequency source system with double clock sampling rate | |
| JPH08307380A (en) | 140m clock/stm-1 electric clock generating system | |
| US5412338A (en) | Frequency synthesizer | |
| EP0782063A1 (en) | Noise reduction in digital frequency synthesizers | |
| US20040196168A1 (en) | DAC/ADC system | |
| KR20000031136A (en) | Direct digital frequency synthesizer | |
| Lim et al. | A numerically controlled oscillator with a fine phase tuner and a rounding processor | |
| KR0141285B1 (en) | Direct digital frequency synthesizer | |
| US20030030469A1 (en) | Circuits and methods for generating an accurate digital representation of a sinusoidal wave | |
| KR0175535B1 (en) | Direct Digital Frequency Synthesizer with Parallel Structure | |
| Karpagavalli et al. | Design of Direct Digital Frequency Synthesizer with the Technique of Segmenting in Quarter Wave | |
| KR100656318B1 (en) | Numerically controlled oscillating method and apparatus for generating a digital sine waveform | |
| US7834713B2 (en) | Synthesized local oscillator and method of operation thereof | |
| JPH08204558A (en) | Da converter | |
| JP3523369B2 (en) | Direct digital synthesizer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010724 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |