KR0120558B1 - High voltage generator circuit - Google Patents
High voltage generator circuitInfo
- Publication number
- KR0120558B1 KR0120558B1 KR1019940005624A KR19940005624A KR0120558B1 KR 0120558 B1 KR0120558 B1 KR 0120558B1 KR 1019940005624 A KR1019940005624 A KR 1019940005624A KR 19940005624 A KR19940005624 A KR 19940005624A KR 0120558 B1 KR0120558 B1 KR 0120558B1
- Authority
- KR
- South Korea
- Prior art keywords
- high voltage
- circuit
- potential
- line
- voltage line
- Prior art date
Links
Landscapes
- Dram (AREA)
Abstract
Description
제1도는 종래의 고전압 발생회로 및 관련 회로를 도시한 회로 구성도.1 is a circuit diagram showing a conventional high voltage generating circuit and related circuits.
제2도는 본 발명에 의한 고전압 발생회로 및 관련 회로를 도시한 회로구성도.2 is a circuit diagram showing a high voltage generating circuit and an associated circuit according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 고전압 발생회로 12 : 데이타 출력버퍼11: high voltage generating circuit 12: data output buffer
13 : 워드선 구동회로 14 : 링 발진부13 word line driver circuit 14 ring oscillator
15 : 전하 펌핑부 16 : 전위 검출부15 charge pumping unit 16 potential detection unit
17 : 고전압 유지회로17: high voltage holding circuit
본 발명은 반도체 소자의 고전압 발생회로(high voltage generator )에 관한 것으로 특히, 워드선(word linge )에 고전압을 전달하는 고전압선과 데이터 출력버퍼(data output buffer )에 고전압을 전달하는 고전압선 사이에 다이오드 구조의 회로를 구현하여 데이터 출력버퍼 고전압선의 전압 변화가 워드선 고전압선에 영향을 미치지 못하도록 한 고전압 발생회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high voltage generator of a semiconductor device, and more particularly, to a diode between a high voltage line that transmits a high voltage to a word line and a high voltage line that transfers a high voltage to a data output buffer. The present invention relates to a high voltage generation circuit that implements a circuit of the structure such that the voltage change of the data output buffer high voltage line does not affect the word line high voltage line.
본 발명은 여러곳에 고전압을 사용하여 반도체 메모리 소자에 적용될 수 잇다.The present invention can be applied to semiconductor memory devices using high voltage in many places.
일반적으로 트랜지스터의 특성에서 PMOS형 트랜지스터의 경우는 고전위는 잘 전달하지만 저전위를 전달하는 경우는 문턱전압(threshold vlotage) 이하의 전위를 전달하기는 어렵고, NMOS형 트랜지스터의 경우는 저전위는 잘 전달하지만 고전위를 전달하는 경우에는 게이트 전위보다 문턱전압 만큼 낮은 전위 이상의 전위를 전달하기가 어려운데, 이런 것을 문턱전압에 의한 전류 손실이라고 한다.In general, in the characteristics of transistors, PMOS transistors transfer high potentials well, but low potentials are difficult to transfer potentials below threshold vlotage, and NMOS transistors have low potentials. In the case of transmitting high potential, however, it is difficult to transfer a potential higher than the potential lower than the threshold voltage by the gate potential. This is called current loss due to the threshold voltage.
그런데, 소자의 크기를 줄이거나 래치-업(latch-up)을 방지할 목적으로 고전위를 전달하는 부분에도 NMOS형 트랜지스터를 사용하는 경우가 있으며, 이 경우에 고전위를 잘 전달하도록 하기 위하여 사용하는 방법이 NMOS형 트랜지스터의 게이트에 전달하려고 하는 고전위 보다 최소한 문턱전압 이상으로 높은 전위를 인가하는 것이고, 이러한 경우의 대표적인 예가 디램 소자에 있어서의 워드선과 데이터 출력버퍼의 출력 드라이버단이다.By the way, in order to reduce the size of the device or to prevent latch-up, NMOS transistors are sometimes used for the parts that transmit the high potential, and in this case, they are used to transfer the high potential well. One method is to apply a potential higher than the high potential to be delivered to the gate of the NMOS transistor at least above the threshold voltage. A representative example of such a case is the output driver stage of the word line and data output buffer in the DRAM element.
그러나, 제1도에 도시된 바와 같이, 하나의 고전압 출력신호를 이용하여 워드선과 데이터 출력버퍼의 출력 드라이버단을 함께 동작시키는 경우가 있어서는, 워드선의 동작은 RAS(Row Address Strobe) 신호와 연관성을 갖고 규칙적으로 동작하는데에 비하여 데이터 출력버퍼의 동작은 예측하기가 어렵고 불규칙적이므로, 데이터 출력버퍼가 동작하는 시점에서 워드선이 데이터 재저장 동작을 하는 경우에는 데이터 출력버퍼의 동작에 의해 고전압 출력신호에 전압 강하가 발생함에 따라 워드선의 전위 또는 낮아지게 되어 셀에 충분한 고전위 데이터가 저장되지 못하는 문제가 발생한다.However, as shown in FIG. 1, when a word line and an output driver terminal of a data output buffer are operated together using one high voltage output signal, the operation of the word line is associated with a low address strobe (RAS) signal. The operation of the data output buffer is difficult to predict and irregular compared to the operation of the data output buffer. Therefore, when the word line performs the data resave operation at the time of the operation of the data output buffer, the data output buffer is operated by the data output buffer. As the voltage drop occurs, the potential of the word line is lowered or lowered, so that sufficient high potential data cannot be stored in the cell.
따라서, 본 발명에서는 워드선의 동작에 사용되는 고전압선과 데이터 출력버퍼의 동작에 사용되는 고전압선을 분리하고, 그 사이에 다이오드 구조의 고전압 유지회로를 구현하여 데이터 출력버퍼로 입력되는 고전압선에 전압 강하가 발생하더라도 이러한 전압 강하가 워드선에 전달되지 못하도록 하는데에 그 목적이 있다.Therefore, the present invention separates the high voltage line used for the operation of the word line and the high voltage line used for the operation of the data output buffer, and implements a high voltage holding circuit having a diode structure therebetween to drop the voltage on the high voltage line inputted to the data output buffer. This purpose is to prevent such a voltage drop from being transmitted to the word line even if a?
제2도는 본 발명에 의한 고전압 발생회로 및 관련 회로를 도시한 회로 구성도이다.2 is a circuit diagram showing a high voltage generating circuit and a related circuit according to the present invention.
제2도에 도시된 고전압 발생회로(11)는 고전압선에 전하를 펌핑하는 전하 펌핑부(15)와, 상기 전하 펌핑부(14)를 일정한 주기로 동작시키는 펌핑 인에이블신호(pump_en)을 출력하는 링 발진부(14)와, 상기 전하 펌핑부(15)를 통해 일정전위로 출력되는 고전압의 전위를 검출하여 상기 링 발진부(14)의 동작을 제어하는 신호(rosc_en)를 출력하는 전압 검출부(16)로 이루어져 있으며, 데이터 출력버퍼(12)에 접속된 고전압선(vpp1)과 워드선 구동회로(13)에 접속된 고전압선(vpp2) 사이에 고전압 유지회로(17)를 포함하고 있다.The high voltage generation circuit 11 shown in FIG. 2 outputs a charge pumping unit 15 for pumping charges to a high voltage line and a pumping enable signal pump_en for operating the charge pumping unit 14 at a constant cycle. The voltage detector 16 outputs a signal rosc_en for controlling the operation of the ring oscillator 14 by detecting a potential of a high voltage output at a constant potential through the ring oscillator 14 and the charge pumping unit 15. And a high voltage holding circuit 17 between the high voltage line vpp1 connected to the data output buffer 12 and the high voltage line vpp2 connected to the word line driving circuit 13.
상기 고전압 유지회로(17)는 데이터 출력버퍼 고전압선(vpp1)과 워드선 고전압선(vpp2) 사이에 접속되며 게이트가 노드(n11)에 연결된 PMOS형 트랜지스터(t11)와, 드레인과 게이트가 워드선 고전압선(vpp2)에 접속되며 게이트가 노드(n11)에 연결된 PMOS형 트랜지스터(t12)와, 노드(n11)과 접지전위 사이에 연결된 저항(r11)으로 이루어져 있으며, 고전압선(vpp1)의 전위가 고전압선(vpp2)에 비해 높은 경우에는 고전압선 (vpp1)의 전위가 고전압선(vpp2)에 전달되고, 고전압선(vpp1)의 전위가 고전압선(vpp2)에 비해 낮은 경우에는 그리 낮아진 전위가 고전압선(vpp2)에 전달되지 못하도록 차단하는 역할을 한다.The high voltage holding circuit 17 is connected between a data output buffer high voltage line vpp1 and a word line high voltage line vpp2 and has a gate connected to a node n11, a PMOS transistor t11, and a drain and a gate are word lines. PMOS transistor t12 connected to the high voltage line vpp2 and whose gate is connected to the node n11, and a resistor r11 connected between the node n11 and the ground potential, and the potential of the high voltage line vpp1 is The potential of the high voltage line vpp1 is transmitted to the high voltage line vpp2 when the voltage is higher than the high voltage line vpp2, and the lowered potential is the high voltage when the potential of the high voltage line vpp1 is lower than the high voltage line vpp2. It blocks the transmission of lines (vpp2).
고전압선(vpp2)와 접지전위 사이에 트랜지스터(t12)와 저항(r11)으로 구성된 회로는 노드(n11)의 전위를 vpp2-vt(트랜지스터(t12)의 문턱전압)로 만들어주기 위한 회로로서, 이 경우 트랜지스터(t11)은 약하게 턴-온 되어 있으며, 고전압선(vpp2)의 전위가 낮아지게 되는 경우에는 노드(n11)의 전위가 낮아져서 트랜지스터(t11)에는 vpp1-vpp2에 비례하는 전류가 흐르게 된다. 그 결과로 고전압선(vpp2)의 전위는 고전압선(vpp1)의 전위가 된다.The circuit composed of the transistor t12 and the resistor r11 between the high voltage line vpp2 and the ground potential is a circuit for making the potential of the node n11 into vpp2-vt (threshold voltage of the transistor t12). In this case, the transistor t11 is weakly turned on. When the potential of the high voltage line vpp2 is lowered, the potential of the node n11 is lowered so that a current proportional to vpp1-vpp2 flows through the transistor t11. As a result, the potential of the high voltage line vpp2 becomes the potential of the high voltage line vpp1.
소자에서 데이터 출력버퍼(12)의 동작이 있게 되고 고전압 발생회로(11)가 소모되는 전위를 보상하지 못하는 경우에 있어서는 고전압선(vpp1)의 전위가 고전압선(vpp2)의 전위보다 낮아지는 경우가 발생하는데, 이경우는 노드(n11)의 전위가 vpp2-vt 값을 가지고 있으므로 트랜지스터(t11)은 턴-오프되어서 고전압선(vpp2)로부터 고전압선(vpp1)으로의 전류의 흐름은 없게 된다. 만약 이 시점에서 워드선의 동작이 종료 된다하더라도(워드선의 전위가 접지전위로 변하여 셀 전달 트랜지스터가 턴-오프되더라도) 고전위를 갖는 고전압선(vpp2)에 의해 셀에는 충분한 고전위가 저장되게 된다.In the case where the data output buffer 12 is operated in the device and the high voltage generation circuit 11 cannot compensate for the potential consumed, the potential of the high voltage line vpp1 is lower than the potential of the high voltage line vpp2. In this case, since the potential of the node n11 has the value of vpp2-vt, the transistor t11 is turned off so that there is no flow of current from the high voltage line vpp2 to the high voltage line vpp1. Even if the operation of the word line is terminated at this point (even if the potential of the word line changes to ground potential and the cell transfer transistor is turned off), the high voltage line vpp2 having a high potential stores sufficient high potential in the cell.
즉, 제2도에서 설명한 고전압 유지회로를 포함하는 고전압 발생회로를 반도체 소자에 구현하게 되면 데이터 출력버퍼가 동작하여 고전압선의 전위가 낮아지더라도 워드선의 고전압선에는 영향을 미치지 않으므로 셀에는 충분한 고전위의 데이터를 저장할 수 있는 효과가 있다.That is, if the high voltage generation circuit including the high voltage holding circuit described in FIG. 2 is implemented in a semiconductor device, even if the potential of the high voltage line is lowered because the data output buffer operates, the high voltage line of the word line does not affect the high voltage line of the cell. Has the effect of storing data.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940005624A KR0120558B1 (en) | 1994-03-21 | 1994-03-21 | High voltage generator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940005624A KR0120558B1 (en) | 1994-03-21 | 1994-03-21 | High voltage generator circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR0120558B1 true KR0120558B1 (en) | 1997-10-20 |
Family
ID=19379275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940005624A KR0120558B1 (en) | 1994-03-21 | 1994-03-21 | High voltage generator circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0120558B1 (en) |
-
1994
- 1994-03-21 KR KR1019940005624A patent/KR0120558B1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960009394B1 (en) | Power supply start-up circuit for dynamic random access memory | |
| US5394365A (en) | Charge pump circuit having an improved charge pumping efficiency | |
| KR0133942B1 (en) | Semiconductor integrated circuit | |
| KR0155078B1 (en) | Semiconductor circuit having cmos circuit for use in strong electric field | |
| KR910005599B1 (en) | Power supply voltage converting circuit of high density semiconductor memory device | |
| KR930014589A (en) | Semiconductor integrated circuit device with substrate bias system selectively activated from internal and external power sources | |
| US5602506A (en) | Back bias voltage generator | |
| US5619164A (en) | Pseudo ground line voltage regulator | |
| KR0183467B1 (en) | Semiconductor storage device requiring short time for program voltage to rise | |
| KR100401392B1 (en) | Voltage regulating circuit and method thereof, regulated voltage regulating circuit and memory circuit | |
| US5786719A (en) | Mode setting circuit and mode setting apparatus used to select a particular semiconductor function | |
| US5357416A (en) | Voltage generating circuit causing no threshold voltage loss by FET in output voltage | |
| KR960042726A (en) | A semiconductor memory device having a boost circuit adapted to an external control signal. | |
| KR960009157A (en) | Semiconductor integrated circuit | |
| US4570088A (en) | Semiconductor device for pulling down output terminal voltage | |
| KR0120558B1 (en) | High voltage generator circuit | |
| KR960043522A (en) | Semiconductor Memory Device Stable to Power Fluctuations | |
| KR0120560B1 (en) | High voltage generator circuit | |
| KR970017589A (en) | Internal power supply voltage generation circuit of semiconductor memory device | |
| KR100772544B1 (en) | Substrate voltage generator of semiconductor device | |
| KR970003257A (en) | Semiconductor memory device | |
| US7012840B2 (en) | Semiconductor memory device having voltage driving circuit | |
| KR20010025819A (en) | Internal voltage generating circuit of semiconductor memory device | |
| KR20070084879A (en) | Negative back bias voltage detector | |
| KR19990015873A (en) | Array power supply voltage generation circuit and sense amplifier driving method of semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |