KR0120462B1 - 비디오 카메라용 페데스탈레벨 클램프회로 - Google Patents

비디오 카메라용 페데스탈레벨 클램프회로

Info

Publication number
KR0120462B1
KR0120462B1 KR1019930009196A KR930009196A KR0120462B1 KR 0120462 B1 KR0120462 B1 KR 0120462B1 KR 1019930009196 A KR1019930009196 A KR 1019930009196A KR 930009196 A KR930009196 A KR 930009196A KR 0120462 B1 KR0120462 B1 KR 0120462B1
Authority
KR
South Korea
Prior art keywords
signal
video
image
video camera
output
Prior art date
Application number
KR1019930009196A
Other languages
English (en)
Other versions
KR940027516A (ko
Inventor
이호형
Original Assignee
이대원
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이대원, 삼성항공산업주식회사 filed Critical 이대원
Priority to KR1019930009196A priority Critical patent/KR0120462B1/ko
Publication of KR940027516A publication Critical patent/KR940027516A/ko
Application granted granted Critical
Publication of KR0120462B1 publication Critical patent/KR0120462B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H04N5/185—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Picture Signal Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 카메라용 페데스탈레벨 클램프회로에 관한 것으로 특히 페데스탈레벨을 원하는 레벨에 고정시키는 영상감시장치에 관한 것으로 복잡한 클램프회로들을 거치지 않고도 페데스탈레벨을 원하는 레벨에 고정시켜 회로를 구성하기 위해 필요한 부피를 줄이고 가격을 하락시킬 수 있는 이점이 있다.

Description

비디오 카메라용 페데스탈레벨 클램프회로
제1도 종래의 비디오 카메라용 페데스탈레벨 클램프회로이다.
제2a도 내지 제2f도는 제1도에 도시된 비디오 카메라용 페데스탈레벨 클램프회로의 각부에서 출력되는 파형도이다.
제3도는 본 발명에 의한 비디오 카메라용 페데스탈레벨 클램프회로의 일 실시예에 따른 회로도이다.
제4도는 일반적인 에미터 팔로워(Emitter follower)의 기본회로도이다.
제5도는 제4도에 다른 전달특성을 나타내는 도면이다.
제6a도 내지 제6c도는 제3도에 도시된 비디오 카메라용 페데스탈레벨 클램프회로의 각부에서 출력되는 파형도이다.
제7a도는 제3도의 일부 개략도이다.
제7b도는 제7a도의 등가회로도이다.
* 도면의 주요부분에 대한 부호의 설명
20 : 제1클램프기 30 : 동기분리기
40 : 클램프펄스 발생기 50 : 제2클래프기
510 : 영상신호출력회로 520 : 케이블접속단자
본 발명은 영상송수신 장치에 관한 것으로, 특히 페데스탈레벨을 원하는 레벨에 고정시키는 비디오 카메라용 페데스탈레벨 클램프회로에 관한 것이다.
일반적으로 영상신호를 송수신할 때 신호의 크기는 1VP-P로 정해져 있으나 직류적인 레벨은 정해져 있지 않다. 그러나 컬러영상신호와 산업용 CCD(Charge Coupled Device:고체촬상소자)카메라의 영상신호일 경우는 밝기의 절대값이 의미를 지니므로 직류적인 레벨이 중요하다.즉 흑백 영상신호에서는 잘못된 직류 성분이 단지 밝기의 차이만을 가져오지만, 컬러영상신호에서는 직규성분이 정확한 색을 재생하기 위해서 필요하다. 산업용 CCD 카메라의 영상신호는 디지털화되어 디자탈신호 처리과정을 거쳐야 하므로 밝기의 절대값이 중요한 의미를 지닌다. 그래서 직류성분이 중요한 영상신호는 영상신호의 가장 어두운 부분인 페데스탈레벨을 고정시켜 영상신호 처리를 하고 있다.
제1도는 종래의 비디오 카메라용 페데스탈레벨 클램프회로로서, 비디오프로세서(10)에서 출력되는 신호는 케이블을 통해 전송되기 전에 콘덴서(C1)에서 직류성분이 제거되므로 직류적인 레벨이 정해지지 않는다. 제2a도 및 제2b도는 a점에서의 파형도로서, 제2a도는 조리개가 닫혀 있을 때의 출력파형도이고 제2b도는 조리개가 열려 있을 때의 출력파형도이다. 제1클램프기(20)는 케이블을 통해 전송된 신호(제2c도)를 동시신호의 바닥(sync-tip)에서 클램프하며 c점에서의 그 출력파형은 제2d도에 도시된 바와 같다. 제1클램프리(20)에서 출력된 신호중 일부는 동기분리기(30)에서 동기신호가 분리되고, 즉 d점에서의 동기신호는 제2e도에 도시된 바와 같고, 동기신호는 클램프펄스 발생기(40)로 입력되어 클램프펄스로 출력된다. 제2클램프기(50)는 제1클램프기(20)에서 출력되는 신호를 클램프펄스 발생기(40)에서 발생된 클램프펄스를 입력으로 하여 페데스탈레벨에서 클램프하며 e점에서의 그 출력파형은 제2f도에 도시된 바와 같다. 케이블 양단에 접속된 저항들 R1과 R2는 임피던스정합(Impedence Matching)을 위한 것이다. 이때, 제2클램프리(50)를 페데스탈 클램프기라고도 하며, 어떤 레벨을 고정시키는 조작을 직류재생이라고도 한다.
그러나 상술한 종래의 비디오 카메라용 페데스탈레벨 클램프회로는 케이블로 신호를 전송하기 전 직류 성분이 제거되어 조리개의 열고 닫음에 의해, 또는 화면의 밝기 상태에 의해 영상신호의 가장 어두운 부분인 페데스탈레벨의 직류값이 변하고 또한 화상처리기기의 입력회로에서는 직류레벨을 고정시키기 위해 복잡한 클램프기들을 부가시켜야 하는 문제점이 있었다.
본 발명의 목적은 이와 같은 문제점을 해결하기 위하여, 영상신호 송수신시 화면의 밝기 상태나 조리개의 개폐와는 무관하게 화상처리기기의 입력회로에 복잡한 클램프기들을 부가시키지 않고 간단하게 페데스탈레벨을 고정시키는 비디오 카메라용 페데스탈레벨 클램프회로를 제공하는데 있다.
상기의 목적을 달성하기 위하여 본 발명에 따른 비디오 카메라용 페데스탈레벨 클램프회로는 비디오 카메라장치와 모니터장치를 케이블로 연결하는 비디오 카메라용 페데스탈레벨 클램프회로에 있어서, 상기 비디오 카메라장치는 고체촬상소자를 통해 픽업된 이미지를 처리하여 소정의 영상신호로 출력하는 비디오프로세서와 상기 영상신호의 페데스탈레벨 및 파크치를 소정레벨로 고정하여 출력한 영상출력수단과 상기 영상출력수단의 출력이 인가되고 상기 케이블이 접속되는 케이블접속단자를 구비한 것을 특징으로 한다.
이어서 본 발명의 실시예를 첨부된 도면을 통하여 상세히 기술하기로 한다.
제3도는 본 발명에 따른 일실시예의 회로도이다.
본 발명은 비디오프로세서(500)와, 비디오프로세서(500)에서 출력되는 영상신호를 베이스저항(Rb)을 통해 트랜지스터(TR1)의 베이스단에 입력시키고, 콜렉터단에는 제1전원(Vcc)과 연결된 콜렉터저항(Rc)을 접속시키고, 에미터단에는 제2전원(VEE)과 연결된 에미터저항(Re)을 접속시킨 에미터 팔로워(Emitter Follower) 회로를 구성된 영상신호 출력회로(510)와, 케이블접속단자(520)로 구성된다.
먼저 본 발명의 이해를 돕기 위해서 에미터 팔로워와 그 전달특성에 대하여 설명하기로 한다.
제4도는 에미터 팔로워의 기본회로이고, 제5도는 제4도에 도시된 에미터 팔로워의 전달특성을 도시하고 있다.
Vi-VEE+VCE일 때 트랜지스터는 컷 오프(cut off)되며, Vi-VEE+VCE일 때, 트랜지스터는 활성영역이 되어 Vo=Vcc-VCE(sat)이 될 때까지 Vo=Vi-VCE를 유지한다. 활성영역에서는 기울기가 거의 1에 가까우므로 출력신호는 입력신호를 왜곡없이 따라 갈 수 있다. 또한 에미터 팔로워는 전압이득은 없으나 부하에 대전력을 공급할 수 있고, 입력 임피던스가 매우 높은 출력 임피던스가 매운 낮기 때문에 버퍼(buffer)로서 사용된다.
이어서, 제3도에 도시된 본 발명에 의한 영상감시장치의 동작에 대하여, 제6a도 내지 제6c도의 파형을 결부시켜 설명하기로 한다.
비디오프로세서(500)는 통상 SONY.CXA 1310AQ를 사용하며 이것은 6dB 이득을 갖는 앰프를 내장하고 있으므로 그 출력신호는 2VP-P의 크기를 가지며 직류값은 소정의 값에 고정되어 있다. 비디오프로세서(500)의 출력신호, 즉 A점에서의 신호파형은 제6a도에 도시되어 있다.
영상신호출력회로(510)는 에미터 팔로워(Emitter Follower)이므로 제6b도에 도시된 바와 같이 A과 B점에서의 신호는 거의 같다. C점에서의 신호는 제2전원과 가변저항인 에미터저항(Re)에 의한 전압분배로 원하는 레벨에 페데스탈레벨을 고정시킬 수 있다. 또한 케이블 양단의 임피던스는 에미터저항(Re)을 가변시킴으로써 정합(matching)을 시킬 수 있다.
제7a도는 점 B와 점 C 사이의 개요도이고, 제7b도는 제7a도의 등가회로도이다.
편의상 RA와 RB의 값을 Re로 나타내고 임피던스 정합을 위한 75은 Rc로 나타낸다.
먼저 직류값을 고정시키기 위한 식은 아래(1)식과 같다.
전원이 2개가 있으므로 Vc의 값을 구하기 위해 중첩의 정리를 사용한다. 즉 VB만이 인가될 경우의 Vc값을 Vc1으로 하고, -VEE만이 인가될 경우의 Vc값을 Vc2로 한다. 제(1)식에서 VB, -VEE는 정해진 값이며 RC75Ω고정되어 있고, Vc값을 원하는 값에 고정시키기 위해 RA와 RB를 제(1)식에 의해 조정한다. 즉, 직류값을 '0'값에 고정시키고 싶으면 VC를 '0'으로 만드는 RA와 RB값을 제(1)식에 의해 구한다.
다음은 비디오프로세서(500)의 출력신호의 크기를 결정하기 위해 VB전원만을 고려한다. 따라서 2VP-P의 VB에서 1VP-P의 VC를 구하기 위해 아래의 제(2)식을 이용한다.
여기서 RB//RC=RA일 때 VC가 VB의 크기의 1/2가 된다.
제(1)식과 제(2)식에 따라 영상신호출력회로(510)는 비디오프로세서(500)의 출력신호를 1VP-P의 직류값이 고정된 신호로 만들 수 있다.
제3도에 도시된, 일 실시예는 페데스탈레벨을 그라운드(Ground)에 고정시키고 있다. 이것은 특히 산업용 CCD 카메라의 영상신호를 디지털 신호 처리할 경우 신호처리를 쉽게 할 수 있기 때문이다.
상술한 바와 같이 본 발명에 의한 비디오 카메라용 페데스탈레벨 클램프회로는 복잡한 클램프회로들을 거치지 않고도 페데스탈레벨을 원하는 레벨에 고정시킴으로써, 클램프회로를 구성하기 위한 하드웨어의 부피를 줄이고 가격을 낮출 수 있는 이점이 있다.

Claims (2)

  1. 비디오 카메라장치와 모니터장치를 케이블로 연결하는 비디오 카메라용 페데스탈레벨 클램프회로에 있어서, 상기 비디오 카메라장치는 고체촬상소자를 통해 픽업된 이미지를 처리하여 소정의 영상신호로 출력하는 비디오프로세서; 상기 비디오프로세서로부터 공급되는 영상신호를 버퍼링하는 에미터 팔로워수단; 상기 에미터 팔로워수단의 출력단과 부(-)전원전압단자 사이에, 인가되는 신호를 소정 전압분배에 의해 페데스탈레벨이 그라운드레벨로 되고 소정 피크치로 고정되는 영상출력신호를 상기 케이블접속단자에 공급하는 전압분배수단을 구비하여 상기 영상신호의 페데스탈레벨 및 피크치를 소정레벨로 고정하여 출력하는 영상출력수단; 및 상기 영상출력수단의 출력신호가 인가되고 상기 케이블이 접속되는 케이블접속단자를 구비한 것을 특징으로 하는 비디오 카메라용 페데스탈레벨 클램프회로.
  2. 제1항에 있어서, 상기 케이블접속단자에 인가되는 영상출력신호의 피크치는 1VP-P인 것을 특징으로 하는 비디오 카메라용 페데스탈레벨 클램프회로.
KR1019930009196A 1993-05-26 1993-05-26 비디오 카메라용 페데스탈레벨 클램프회로 KR0120462B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930009196A KR0120462B1 (ko) 1993-05-26 1993-05-26 비디오 카메라용 페데스탈레벨 클램프회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930009196A KR0120462B1 (ko) 1993-05-26 1993-05-26 비디오 카메라용 페데스탈레벨 클램프회로

Publications (2)

Publication Number Publication Date
KR940027516A KR940027516A (ko) 1994-12-10
KR0120462B1 true KR0120462B1 (ko) 1997-10-22

Family

ID=19356092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930009196A KR0120462B1 (ko) 1993-05-26 1993-05-26 비디오 카메라용 페데스탈레벨 클램프회로

Country Status (1)

Country Link
KR (1) KR0120462B1 (ko)

Also Published As

Publication number Publication date
KR940027516A (ko) 1994-12-10

Similar Documents

Publication Publication Date Title
US5619261A (en) Pixel artifact/blemish filter for use in CCD video camera
US4651210A (en) Adjustable gamma controller
US20090066823A1 (en) Solid-state image pickup device and clamp control method therefor
US4302777A (en) Flare compensation circuit for television
US5801555A (en) Correlative double sampling (CDS) device
KR0120462B1 (ko) 비디오 카메라용 페데스탈레벨 클램프회로
US6940553B1 (en) Solid-state camera including a charge coupled device
JPS61109377A (ja) ビデオ・カメラ
US3955047A (en) D.C. reinsertion in video amplifier
US2952738A (en) Television viewfinder marker signal generators
EP1289314A2 (en) Color difference signal processing
JPH06150685A (ja) サンプルホールド回路
JPH09247552A (ja) 固体撮像装置の信号処理回路
KR100213223B1 (ko) 고체 촬상 소자를 이용한 카메라 시스템의 신호 처리 장치
JPS6323716B2 (ko)
JPS58153411A (ja) 前置増幅器
KR100238226B1 (ko) 프리-블랭킹 및 윈도우 혼합회로를 이용한 비디오 카메라 조리개 제어장치
US3739092A (en) Television signal blanking
JPH03108880A (ja) 映像信号出力回路
JPH04291590A (ja) 電子内視鏡装置用クランプ回路
JPH02155377A (ja) 画像入力装置
JPH02155376A (ja) 画像入力装置
JPH09322071A (ja) 映像信号処理回路
JPH0211071A (ja) 撮像装置
JPS59193619A (ja) 画像処理回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090731

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee