JPWO2021247103A5 - - Google Patents
Download PDFInfo
- Publication number
- JPWO2021247103A5 JPWO2021247103A5 JP2022574299A JP2022574299A JPWO2021247103A5 JP WO2021247103 A5 JPWO2021247103 A5 JP WO2021247103A5 JP 2022574299 A JP2022574299 A JP 2022574299A JP 2022574299 A JP2022574299 A JP 2022574299A JP WO2021247103 A5 JPWO2021247103 A5 JP WO2021247103A5
- Authority
- JP
- Japan
- Prior art keywords
- packet
- function
- functions
- pass
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003213 activating effect Effects 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 230000005540 biological transmission Effects 0.000 claims 1
- 239000000470 constituent Substances 0.000 claims 1
Claims (20)
- 組み込まれた構成要素であって、
ホストと前記組み込まれた構成要素との間の物理接続を形成するように構成された第1のポートと、
複数のI/O機能と、
埋設されたスイッチと、
前記第1のポートを介して前記ホストからパケットを受け取り、前記パケットのタイプを識別し、かつ、前記パケットの前記タイプに基づいて、前記複数のI/O機能のうちの行先I/O機能へ直接前記パケットを経路指定するかまたは前記埋設されたスイッチを使用して前記行先I/O機能へ間接的に前記パケットを経路指定するように構成されたパススルーインタフェースと
を備える、組み込まれた構成要素。 - 前記複数のI/O機能が互いに独立して動作し、異なるI/O機能を実施する、請求項1に記載の構成要素。
- 前記パケットの前記タイプが、前記パケットが時間に敏感なデータパケットであるかどうかを示し、前記パケットを前記行先I/O機能へ直接経路指定することが、前記埋設されたスイッチをバイパスする、請求項1に記載の構成要素。
- 前記パススルーインタフェースが、前記複数のI/O機能のうちの第1のI/O機能および前記埋設されたスイッチの両方が、いつでも前記ホストに伝送することができるデータを有していることの指示を受け取り、また、データを前記ホストに伝送するために、前記第1のI/O機能および前記埋設されたスイッチのうちのどちらに前記第1のポートの使用を許可するかを決定するために調停するように構成された調停論理を備える、請求項1に記載の構成要素。
- 前記パススルーインタフェースが、前記パケットの前記タイプを識別し、また、前記行先I/O機能に対応する前記パケット中の行先IDを識別するための経路指定論理を備える、請求項1に記載の構成要素。
- 前記ホストが、前記複数のI/O機能が並行して動作している間、新しいI/O機能を前記組み込まれた構成要素の中にホット追加するように構成される、請求項1に記載の構成要素。
- 前記新しいI/O機能をホット追加することが、
前記新しいI/O機能を含むように前記組み込まれた構成要素のプログラマブル論理を構成することを含む、請求項6に記載の構成要素。 - それまで起動が解除されていた前記新しいI/O機能を起動することを含み、前記新しいI/O機能が硬化論理で実現される、請求項6に記載の構成要素。
- 装置であって、
ホスト上の第2のポートとの物理接続を形成するように構成された第1のポートと、
複数のI/O機能と、
埋設されたスイッチと、
前記第1のポートを介してホストからパケットを受け取り、前記パケットのタイプを識別し、かつ、前記パケットの前記タイプに基づいて、前記複数のI/O機能のうちの行先I/O機能へ直接前記パケットを経路指定するかまたは前記埋設されたスイッチを使用して前記行先I/O機能へ間接的に前記パケットを経路指定するように構成されたパススルーインタフェースと
を備える装置。 - 前記複数のI/O機能が独立したI/Oデバイスであり、前記独立したI/Oデバイスの各々が少なくとも部分的にプログラマブル論理で実現される、請求項9に記載の装置。
- 前記独立したI/Oデバイスが同じ集積回路の中に形成される、請求項10に記載の装置。
- 前記複数のI/O機能が独立したI/Oデバイスであり、前記独立したI/Oデバイスの各々が硬化論理を使用して実現される、請求項9に記載の装置。
- 前記独立したI/Oデバイスが同じ集積回路の中に形成される、請求項12に記載の装置。
- 基板
をさらに含み、前記複数のI/O機能の各々が異なる集積回路で実現され、前記異なる集積回路および前記埋設されたスイッチが前記基板の上に取り付けられる、請求項9に記載の装置。 - 前記装置が、前記複数のI/O機能が並行して動作している間、新しいI/O機能をホット追加するように構成される、請求項9に記載の装置。
- 前記新しいI/O機能をホット追加することが、
前記新しいI/O機能を含むように前記装置のプログラマブル論理を構成することを含む、請求項15に記載の装置。 - 前記新しいI/O機能をホット追加することが、
それまで起動が解除されていた前記新しいI/O機能を起動することを含み、前記新しいI/O機能が前記装置の硬化論理で実現される、請求項15に記載の装置。 - 方法であって、
組み込まれた構成要素のパススルーインタフェースでホストから第1のパケットを受け取ることであって、前記組み込まれた構成要素が複数のI/O機能と、前記パススルーインタフェースに通信結合された埋設されたスイッチとを備える、第1のパケットを受け取ることと、
前記第1のパケットがデータパケットであることを決定することであって、前記複数のI/O機能のうちの第1のI/O機能が前記データパケットの行先である、前記第1のパケットがデータパケットであることを決定することと、
前記埋設されたスイッチをバイパスする直接データ経路を使用して、前記データパケットを前記パススルーインタフェースから前記第1のI/O機能へ直接経路指定することと、
前記パススルーインタフェースで前記ホストから第2のパケットを受け取ることと、
前記第2のパケットが構成パケットであることを決定することであって、前記第1のI/O機能が前記構成パケットの行先である、前記第2のパケットが構成パケットであることを決定することと、
前記データパケットを前記埋設されたスイッチを介して前記パススルーインタフェースから前記第1のI/O機能へ経路指定することと
を含む方法。 - 前記データパケットを前記埋設されたスイッチを介して前記パススルーインタフェースから前記第1のI/O機能へ経路指定することが、
前記構成パケットを前記パススルーインタフェースから前記埋設されたスイッチへ経路指定することと、
前記埋設されたスイッチで、前記第1のI/O機能が前記構成パケットの行先であることを決定することと、
前記構成パケットを前記埋設されたスイッチから前記第1のI/O機能へ転送することとをさらに含み、
前記方法が、
第3のパケットを前記ホストから前記パススルーインタフェースで受け取ることと、
前記第3のパケットが異なる構成パケットであることを決定することと、
前記異なる構成パケットを前記埋設されたスイッチへ経路指定することと、
前記埋設されたスイッチで、前記埋設されたスイッチが前記異なる構成パケットの行先であることを決定することとをさらに含む、請求項18に記載の方法。 - 前記パススルーインタフェースで、前記埋設されたスイッチおよび前記複数のI/O機能のうちの少なくとも2つが前記ホストにいつでも伝送することができるパケットを有していることを決定することと、
データを前記ホストに伝送するために、前記組み込まれた構成要素の共有ポートの使用をどちらに許可するかを決定するべく、サービス品質(QoS)政策に基づいて、前記埋設されたスイッチと前記複数のI/O機能のうちの前記少なくとも2つとの間で調整する、請求項19に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/894,446 US11386031B2 (en) | 2020-06-05 | 2020-06-05 | Disaggregated switch control path with direct-attached dispatch |
US16/894,446 | 2020-06-05 | ||
PCT/US2021/018540 WO2021247103A1 (en) | 2020-06-05 | 2021-02-18 | Disaggregated switch control path with direct-attached dispatch |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023529831A JP2023529831A (ja) | 2023-07-12 |
JPWO2021247103A5 true JPWO2021247103A5 (ja) | 2024-02-28 |
Family
ID=74871829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022574299A Pending JP2023529831A (ja) | 2020-06-05 | 2021-02-18 | 直接取り付けられたディスパッチを使用した、分離されたスイッチ制御経路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11386031B2 (ja) |
EP (1) | EP4104060A1 (ja) |
JP (1) | JP2023529831A (ja) |
KR (1) | KR20230019828A (ja) |
CN (1) | CN115836282A (ja) |
WO (1) | WO2021247103A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230017643A1 (en) | 2021-07-18 | 2023-01-19 | Elastics.cloud, Inc. | Composable infrastructure enabled by heterogeneous architecture, delivered by cxl based cached switch soc |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6608813B1 (en) | 1998-11-04 | 2003-08-19 | Agere Systems Inc | Method and apparatus for achieving fault tolerance in packet switching systems with inverse multiplexing |
US6914907B1 (en) | 1999-08-05 | 2005-07-05 | Alcatel Canada Inc. | Method and apparatus for providing multi-cast transmissions using a distributed router |
US7027397B1 (en) * | 2001-02-15 | 2006-04-11 | Cisco Technology, Inc. | Method and apparatus for accumulating and distributing traffic and flow control information in a packet switching system |
AU2002363142A1 (en) * | 2001-10-31 | 2003-05-12 | Doug Burger | A scalable processing architecture |
US7251704B2 (en) | 2002-08-23 | 2007-07-31 | Intel Corporation | Store and forward switch device, system and method |
US7827343B2 (en) | 2007-09-20 | 2010-11-02 | International Business Machines Corporation | Method and apparatus for providing accelerator support in a bus protocol |
US8223650B2 (en) * | 2008-04-02 | 2012-07-17 | Intel Corporation | Express virtual channels in a packet switched on-chip interconnection network |
JP4734374B2 (ja) | 2008-06-04 | 2011-07-27 | アラクサラネットワークス株式会社 | ネットワーク中継装置、および、ネットワーク中継装置方法 |
US8248951B2 (en) * | 2009-09-11 | 2012-08-21 | At&T Intellectual Property I, Lp | Methods and apparatus to manage bypass paths in an internet protocol (IP) network |
JP5561620B2 (ja) | 2011-05-27 | 2014-07-30 | 日立金属株式会社 | ネットワークシステム及びネットワークシステムの運用方法 |
JP5776618B2 (ja) | 2012-04-16 | 2015-09-09 | 日立金属株式会社 | ネットワークスイッチ |
JP5935666B2 (ja) | 2012-11-22 | 2016-06-15 | 日立金属株式会社 | 通信システムおよびネットワーク中継装置 |
US20140372660A1 (en) * | 2013-06-14 | 2014-12-18 | National Instruments Corporation | Packet Routing Based on Packet Type in Peripheral Component Interconnect Express Bus Systems |
CN104734993B (zh) | 2013-12-24 | 2018-05-18 | 杭州华为数字技术有限公司 | 数据分流方法及分流器 |
JP6278800B2 (ja) | 2014-04-03 | 2018-02-14 | APRESIA Systems株式会社 | 中継システムおよびスイッチ装置 |
JP6189783B2 (ja) | 2014-04-08 | 2017-08-30 | APRESIA Systems株式会社 | 中継システムおよびスイッチ装置 |
US20170075838A1 (en) * | 2015-09-14 | 2017-03-16 | Qualcomm Incorporated | Quality of service in interconnects with multi-stage arbitration |
US10587534B2 (en) * | 2017-04-04 | 2020-03-10 | Gray Research LLC | Composing cores and FPGAS at massive scale with directional, two dimensional routers and interconnection networks |
US10409743B1 (en) | 2018-06-29 | 2019-09-10 | Xilinx, Inc. | Transparent port aggregation in multi-chip transport protocols |
-
2020
- 2020-06-05 US US16/894,446 patent/US11386031B2/en active Active
-
2021
- 2021-02-18 JP JP2022574299A patent/JP2023529831A/ja active Pending
- 2021-02-18 WO PCT/US2021/018540 patent/WO2021247103A1/en unknown
- 2021-02-18 CN CN202180040261.4A patent/CN115836282A/zh active Pending
- 2021-02-18 KR KR1020227040696A patent/KR20230019828A/ko active Search and Examination
- 2021-02-18 EP EP21711686.2A patent/EP4104060A1/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6950394B1 (en) | Methods and systems to transfer information using an alternative routing associated with a communication network | |
TWI461032B (zh) | 電腦系統及在電腦系統的通信方法 | |
KR100965645B1 (ko) | 파이버 채널 프레임들을 순차적으로 전달하기 위한 방법및 장치 | |
Pfister | An introduction to the infiniband architecture | |
US20080195747A1 (en) | Control protocol encapsulation | |
TWI578161B (zh) | 集成有管理控制器的網路控制器暨網路控制的方法 | |
JP2017506462A5 (ja) | ||
JP4832816B2 (ja) | 無線式パケット・ベースのネットワークの電力節減 | |
US20140156906A1 (en) | Virtual Trunking Over Physical Links | |
JP2014512714A (ja) | コネクションレスmplsネットワークの転送レベルでのmpls経路のルーピング | |
CN105052083A (zh) | 用于网络的可编程管理引擎 | |
TW200413927A (en) | Multi-port high-speed serial fabric interconnect chip in a meshed configuration | |
Pfister | Aspects of the InfiniBand architecture | |
JP2005318495A (ja) | 異なる仮想チャネルへのトランザクションの分離 | |
US20090303990A1 (en) | Off-Chip Interface for External Routing | |
CN107295056A (zh) | 在使用聚合链路地址的聚合链路的若干链路上执行协议 | |
EP3300301B1 (en) | Service fault location method and device | |
CN105939294A (zh) | 报文控制的方法及装置 | |
JP2006087093A (ja) | 出力バッファを使用するパケット伝送 | |
US20070076635A1 (en) | Mechanism to implement a layer 2 gateway | |
WO2013152496A1 (zh) | 接收信息的方法、发送信息的方法及装置 | |
JP5310262B2 (ja) | サーバ装置、伝送システム及びそれらに用いるgreカプセル化転送方法 | |
JPWO2021247103A5 (ja) | ||
US9413654B2 (en) | System, relay device, method, and medium | |
CN102801628A (zh) | 一种gre隧道中的数据转发方法及其系统 |