JPWO2021196817A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2021196817A5
JPWO2021196817A5 JP2022540504A JP2022540504A JPWO2021196817A5 JP WO2021196817 A5 JPWO2021196817 A5 JP WO2021196817A5 JP 2022540504 A JP2022540504 A JP 2022540504A JP 2022540504 A JP2022540504 A JP 2022540504A JP WO2021196817 A5 JPWO2021196817 A5 JP WO2021196817A5
Authority
JP
Japan
Prior art keywords
base
epitaxial layer
light emitting
emitting diode
photoresist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022540504A
Other languages
Japanese (ja)
Other versions
JP2023520280A (en
Publication date
Priority claimed from CN202010262697.5A external-priority patent/CN113497077A/en
Application filed filed Critical
Publication of JP2023520280A publication Critical patent/JP2023520280A/en
Publication of JPWO2021196817A5 publication Critical patent/JPWO2021196817A5/ja
Pending legal-status Critical Current

Links

Images

Description

(関連出願)
本出願は、2020年4月3日に出願された出願番号が202010262697.5である中国特許出願を基礎出願とする優先権を主張し、その内容の全てが参照によって本出願に取り込まれる。
(Related application)
This application claims priority to the Chinese patent application with application number 202010262697.5 filed on April 3, 2020 as the basic application, the entire content of which is incorporated into this application by reference.

本開示は、表示技術分野に関し、特に、無機発光ダイオード基板及びその製造方法、並びに無機発光ダイオード表示装置に関する。 The present disclosure relates to the field of display technology, and particularly relates to an inorganic light emitting diode substrate, a method for manufacturing the same, and an inorganic light emitting diode display device.

表示技術分野において、マイクロ発光ダイオード(Micro LED、Micro Light-Emitting Diode)表示技術は、発光ダイオードの小型化及びマトリックス化の技術である。マイクロ発光ダイオード表示装置は、高解像度、省エネ、高輝度、高せん鋭度、高彩度、比較的速い応答速度、長い寿命などのメリットを有し、優れた応用見通しを有する。 In the field of display technology, Micro Light-Emitting Diode (Micro LED) display technology is a technology for miniaturizing and matrix-forming light-emitting diodes. Micro-light-emitting diode display device has the advantages of high resolution, energy saving, high brightness, high sharpness, high color saturation, relatively fast response speed, long life span, etc., and has excellent application prospects.

一態様において、無機発光ダイオード基板は、ベースと、複数のエピタキシャル層構造と、パッシベーション層と、複数の第2電極とを備える。ここで、前記ベースは、ベース基板及び前記ベース基板上に設けられる複数の第1電極を含む。複数のエピタキシャル層構造は、前記ベース上に設けられ、前記複数のエピタキシャル層構造は、間隔をあけて配置される。第1電極の各々は1つのエピタキシャル層構造に結合される。前記パッシベーション層は、フォトレジストからなる。前記パッシベーション層は、前記複数のエピタキシャル層構造の前記ベースから離れた側の表面を覆い、且つ前記複数のエピタキシャル層構造の間の隙間を充填する。前記パッシベーション層は複数のビアホールを有する。複数の第2電極は、前記パッシベーション層の前記ベースから離れた側に設けられ、第2電極の各々は、少なくとも1つのビアホールを通じて1つのエピタキシャル層構造に結合される。 In one embodiment, an inorganic light emitting diode substrate includes a base, a plurality of epitaxial layer structures, a passivation layer, and a plurality of second electrodes. Here, the base includes a base substrate and a plurality of first electrodes provided on the base substrate . A plurality of epitaxial layer structures are provided on the base, and the plurality of epitaxial layer structures are spaced apart. Each of the first electrodes is coupled to one epitaxial layer structure. The passivation layer is made of photoresist. The passivation layer covers the surfaces of the plurality of epitaxial layer structures remote from the base and fills the gaps between the plurality of epitaxial layer structures. The passivation layer has a plurality of via holes. A plurality of second electrodes are provided on a side of the passivation layer remote from the base, each of the second electrodes being coupled to one epitaxial layer structure through at least one via hole.

いくつかの実施形態において、前記パッシベーション層は、第1部分と第2部分を有する。前記第1部分は、前記複数のエピタキシャル層構造の前記ベースから離れた側の表面を覆い、前記第2部分は、前記複数のエピタキシャル層構造の間の隙間を充填する。前記ベースの第1電極が設けられる表面に対して、前記第1部分の前記ベースから離れた表面は、前記第2部分の前記ベースから離れた表面と面一またはほぼ面一である。 In some embodiments, the passivation layer has a first portion and a second portion. The first portion covers a surface of the plurality of epitaxial layer structures remote from the base, and the second portion fills gaps between the plurality of epitaxial layer structures. With respect to a surface of the base on which a first electrode is provided , a surface of the first portion remote from the base is flush or substantially flush with a surface of the second portion remote from the base.

いくつかの実施形態において、前記パッシベーション層の第1部分の厚さと前記エピタキシャル層構造の厚さとの比率範囲は、1:1~3:1である。 In some embodiments, the ratio of the thickness of the first portion of the passivation layer to the thickness of the epitaxial layer structure ranges from 1:1 to 3:1.

いくつかの実施形態において、前記パッシベーション層は、エポキシ系フォトレジストからなる。 In some embodiments, the passivation layer is comprised of an epoxy-based photoresist.

いくつかの実施形態において、エピタキシャル層構造の各々は、積層されて設けられた第1半導体層、発光層及び第2半導体層を含む。前記発光層は、前記第1半導体層と前記第2半導体層との間に位置する。ここで、前記エピタキシャル層構造において、前記第1半導体層は、前記発光層及び前記第2半導体層よりも前記ベースに近い。前記第1電極の各々は、1つのエピタキシャル層構造内の第1半導体層に結合され、前記第2電極の各々は、少なくとも1つのビアホールを通じて1つのエピタキシャル層構造内の第2半導体層に結合される。 In some embodiments, each epitaxial layer structure includes a first semiconductor layer, a light emitting layer, and a second semiconductor layer provided in a stack. The light emitting layer is located between the first semiconductor layer and the second semiconductor layer. Here, in the epitaxial layer structure, the first semiconductor layer is closer to the base than the light emitting layer and the second semiconductor layer. Each of the first electrodes is coupled to a first semiconductor layer in one epitaxial layer structure, and each of the second electrodes is coupled to a second semiconductor layer in one epitaxial layer structure through at least one via hole. Ru.

いくつかの実施形態において、前記ベースは、前記ベース基板、駆動回路及び複数の第1電極を含む。駆動回路は、ベース基板上に設けられる。前記複数の第1電極は、前記駆動回路の前記ベース基板から離れた側に設けられ、前記複数の第1電極は、前記駆動回路に結合される。 In some embodiments, the base includes the base substrate, a driving circuit, and a plurality of first electrodes. The drive circuit is provided on the base substrate. The plurality of first electrodes are provided on a side of the drive circuit remote from the base substrate, and the plurality of first electrodes are coupled to the drive circuit.

別の態様において、無機発光ダイオード基板の製造方法が提供され、前記製造方法は、複数の第1電極を含むベース及び複数のエピタキシャル層構造を提供することと、エピタキシャル層構造の各々が1つの第1電極に結合されるように、前記複数のエピタキシャル層構造を前記ベースに転写することと、フォトレジスト膜が前記複数のエピタキシャル層構造の前記ベースから離れた側の表面を覆い、且つ前記複数のエピタキシャル層構造の間の隙間を充填するように、前記複数のエピタキシャル層構造の前記ベースから離れた側に前記フォトレジスト膜を形成することと、前記フォトレジスト膜をパターニングして、前記フォトレジスト膜に複数のビアホールを形成して、パッシベーション層を得ることと、前記パッシベーション層の前記ベースから離れた側に複数の第2電極を形成して、第2電極の各々を少なくとも1つのビアホールを通じて1つのエピタキシャル層構造に結合することと、を有する。 In another aspect, a method of manufacturing an inorganic light emitting diode substrate is provided, the method comprising: providing a base including a plurality of first electrodes and a plurality of epitaxial layer structures, each of the epitaxial layer structures having one first electrode; transferring the plurality of epitaxial layer structures to the base so as to be coupled to one electrode; a photoresist film covering a surface of the plurality of epitaxial layer structures remote from the base; forming the photoresist film on a side remote from the base of the plurality of epitaxial layer structures so as to fill gaps between the epitaxial layer structures; and patterning the photoresist film to form the photoresist film. forming a plurality of via holes in the passivation layer to obtain a passivation layer, forming a plurality of second electrodes on a side of the passivation layer remote from the base, and connecting each of the second electrodes to one via at least one via hole; and bonding to the epitaxial layer structure.

いくつかの実施形態において、前記した、前記フォトレジスト膜をパターニングして、前記フォトレジスト膜に複数のビアホールを形成して、パッシベーション層を得ることは、前記フォトレジスト膜の前記ベースから離れた側にマスクを設けることと、前記フォトレジスト膜に対して露光及び現像プロセスを行い、前記フォトレジスト膜に複数のビアホールを形成することと、複数のビアホールが形成された前記フォトレジスト膜を硬化して、パッシベーション層を得ることと、有する。 In some embodiments, the step of patterning the photoresist film to form a plurality of via holes in the photoresist film to obtain a passivation layer may be performed on a side of the photoresist film remote from the base. providing a mask on the photoresist film, performing an exposure and development process on the photoresist film to form a plurality of via holes in the photoresist film, and curing the photoresist film in which the plurality of via holes are formed. , obtaining and having a passivation layer.

いくつかの実施形態において、前記した、前記複数のエピタキシャル層構造の前記ベースから離れた側に前記フォトレジスト膜を形成することは、前記フォトレジストが前記複数のエピタキシャル層構造の前記ベースから離れた側の表面を覆い、且つ前記複数のエピタキシャル層構造の間の隙間を充填するように、前記複数のエピタキシャル層構造の前記ベースから離れた側にフォトレジストをスピンコートすることと、前記フォトレジストを予備硬化し、フォトレジスト膜を形成することと、を有する。 In some embodiments, forming the photoresist film on a side remote from the base of the plurality of epitaxial layer structures described above may include forming the photoresist film on a side remote from the base of the plurality of epitaxial layer structures . spin coating a photoresist on a side of the plurality of epitaxial layer structures remote from the base so as to cover a side surface and fill a gap between the plurality of epitaxial layer structures; precuring to form a photoresist film.

いくつかの実施形態において、無機発光ダイオード基板の製造方法は、さらに、前記パッシベーション層の前記ベースから離れた側に前記複数の第1電極を形成する前に、プラズマプロセスにより、前記複数のビアホールに対して残留物の除去処理を行い、これにより、前記フォトレジスト膜の現像後に前記複数のビアホール内に残留したフォトレジスト膜を除去すること、を有する。 In some embodiments, the method for manufacturing an inorganic light emitting diode substrate further includes forming the plurality of via holes by a plasma process before forming the plurality of first electrodes on a side of the passivation layer remote from the base. The method further includes performing a residue removal process on the photoresist film, thereby removing the photoresist film remaining in the plurality of via holes after the photoresist film is developed.

別の態様において、無機発光ダイオード表示装置は提供され、前記無機発光ダイオード表示装置は、上記の無機発光ダイオード基板と、前記無機発光ダイオード基板の一側に設けられた封止基板と、を備える。 In another aspect, an inorganic light emitting diode display device is provided, the inorganic light emitting diode display device comprising the above inorganic light emitting diode substrate and a sealing substrate provided on one side of the inorganic light emitting diode substrate.

本開示の技術案をより明確に説明するために、以下は本開示の幾つかの実施例の説明に要する図面について簡単に説明する。以下の説明における図面は、本開示の幾つかの実施例の図面に過ぎないことは明らかである。当業者であれば、これらの図面によって他の図面を取得することができる。また、以下の説明における図面は、概略図と見なすことができ、本開示の実施例に係る製品の実際の寸法、方法の実際のプロセス、信号の実際のシーケンスなどを限定するものではない。
関連技術の幾つかの実施例に係る無機発光ダイオード基板の構造図である。 本開示に係る幾つかの実施例の無機発光ダイオード基板の構造図である。 本開示に係る幾つかの実施例の別の無機発光ダイオード基板の構造図である。 本開示に係る幾つかの実施例のさらに別の無機発光ダイオード基板の構造図である。 本開示に係る幾つかの実施例のさらに別の無機発光ダイオード基板の構造図である。 本開示に係る幾つかの実施例の無機発光ダイオード基板の上面図である。 本開示に係る幾つかの実施例の無機発光ダイオード基板の製造方法のフローチャートである。 本開示に係る幾つかの実施例の別の無機発光ダイオード基板の製造方法のフローチャートである。 本開示に係る幾つかの実施例のさらに別の無機発光ダイオード基板の製造方法のフローチャートである。 本開示に係る幾つかの実施例のさらに別の無機発光ダイオード基板の製造方法のフローチャートである。 本開示に係る幾つかの実施例の無機発光ダイオード表示装置の構造図である。 本開示の幾つかの実施例の無機発光ダイオード基板の集束イオンビーム顕微鏡図である。
In order to more clearly explain the technical solution of the present disclosure, the following briefly describes the drawings necessary for explaining some embodiments of the present disclosure. It is clear that the drawings in the following description are merely illustrations of some embodiments of the disclosure. Those skilled in the art can derive other drawings from these drawings. Also, the drawings in the following description may be considered as schematic illustrations and are not intended to limit the actual dimensions of the product, the actual process of the method, the actual sequence of signals, etc., according to the embodiments of the present disclosure.
1 is a structural diagram of an inorganic light emitting diode substrate according to some embodiments of related technology; FIG. FIG. 3 is a structural diagram of an inorganic light emitting diode substrate according to some embodiments of the present disclosure. FIG. 4 is a structural diagram of another inorganic light emitting diode substrate according to some embodiments of the present disclosure; FIG. 3 is a structural diagram of yet another inorganic light emitting diode substrate according to some embodiments of the present disclosure. FIG. 3 is a structural diagram of yet another inorganic light emitting diode substrate according to some embodiments of the present disclosure. FIG. 3 is a top view of an inorganic light emitting diode substrate according to some embodiments of the present disclosure. 3 is a flowchart of a method for manufacturing an inorganic light emitting diode substrate according to some embodiments of the present disclosure. 3 is a flowchart of another method for manufacturing an inorganic light emitting diode substrate according to some embodiments of the present disclosure. 3 is a flowchart of yet another method of manufacturing an inorganic light emitting diode substrate according to some embodiments of the present disclosure. 3 is a flowchart of yet another method of manufacturing an inorganic light emitting diode substrate according to some embodiments of the present disclosure. 1 is a structural diagram of an inorganic light emitting diode display device according to some embodiments of the present disclosure; FIG. FIG. 3 is a focused ion beam microscopy view of an inorganic light emitting diode substrate according to some embodiments of the present disclosure.

以下、図面を参照しながら、本開示の幾つかの実施例における技術案を明確かつ完全に説明する。明らかに、説明される実施例は、本開示の一部の実施例に過ぎず、すべての実施例ではない。本開示によって提供される実施例に基づいて、当業者が得られる他のすべての実施例は、本開示の請求範囲に含まれるものとする。 Hereinafter, technical solutions in some embodiments of the present disclosure will be clearly and completely explained with reference to the drawings. Obviously, the described embodiments are only some, but not all, embodiments of the present disclosure. All other examples that come to those skilled in the art based on the examples provided by this disclosure are intended to be within the scope of the claims of this disclosure.

文脈上別段の解釈を要しない限り、本明細書及び特許請求の範囲全体において、用語「含む(comprise)」及びその他の形式、例えば、第三人称の単数形である「含む(comprises)」及び現在分詞形の形式である「含む(comprising)」は、開放、包括的な意味、即ち「含むが、これらに限定されない」と解釈されるべきである。本明細書の記載において、用語「1つの実施例(one embodiment)」、「幾つかの実施例(some embodiments)」、「例示的な実施形態(exemplary embodiments)」、「例(example)」、「特定の例(specific examples)」、又は「幾つかの例(some examples)」などは、その実施例、又はその例に関連する特定の特徴、構造、材料又は特性が、本開示の少なくとも1つの実施例又は例に含まれることを示すことが意図される。上記の用語の概略的な表現は、必ずしも同じ実施例又は例を指すわけではない。さらに、記載された特定の特徴、構造、材料、又は特性は、任意の適切な態様で、任意の1つ又は複数の実施例又は例に含まれ得る。 Unless the context otherwise requires, throughout this specification and claims the term "comprise" and other forms, such as the third-person singular "comprises" and the present The participial form "comprising" is to be interpreted in an open, inclusive sense, ie, "including, but not limited to." In the description herein, the terms "one embodiment", "some embodiments", "exemplary embodiments", "example", “Specific examples” or “some examples” or the like refers to examples in which the example, or a particular feature, structure, material, or characteristic associated with the example, is present in at least one of the disclosures. is intended to include one embodiment or example. The schematic representations of the terms above do not necessarily refer to the same embodiment or example. Moreover, the particular features, structures, materials, or characteristics described may be included in any one or more embodiments or examples in any suitable manner.

以下において、「第1」、「第2」という用語は、説明の目的だけに用いられ、相対的な重要性を明示又は暗示する、或いは示される技術的特徴の数を暗示するものとして理解されるべきではない。したがって、「第1」、「第2」で限定される特徴は、1つ又は複数のその特徴を明示的又は暗黙的に含み得る。本開示の実施例の説明において、特に明記しない限り、「複数」は、2つ以上を意味する。 In the following, the terms "first" and "second" are used for descriptive purposes only and are to be understood as stating or implying relative importance or implying the number of technical features shown. Shouldn't. Accordingly, a feature defined as "first" or "second" may explicitly or implicitly include one or more of those features. In describing embodiments of the present disclosure, "plurality" means two or more, unless otherwise specified.

幾つかの実施例の説明では、「結合」と「接続」及びそれらに由来する表現が使用され得る。例えば、幾つかの実施例の説明では、2つ以上の構成要素が互いに直接物理的または電気的に接触していることを示すために、「接続」という用語が使用され得る。別の例として、幾つかの実施例の説明では、2つ以上の構成要素が互いに直接物理的または電気的に接触していることを示すために、「結合」という用語が使用され得る。しかしながら、「結合」又は「通信可能に結合される(communicatively coupled)」という用語は、2つ以上の構成要素が互いに直接接触していないが、依然として互いに協働するまたは相互作用することも意味し得る。ここで開示された実施例は、必ずしも本明細書の内容に限定されるものではない。 In describing some embodiments, "coupling" and "connecting" and expressions derived therefrom may be used. For example, in the description of some embodiments, the term "connected" may be used to indicate that two or more components are in direct physical or electrical contact with each other. As another example, the term "coupled" may be used in the description of some embodiments to indicate that two or more components are in direct physical or electrical contact with each other. However, the term "coupled" or "communicatively coupled" also means that two or more components are not in direct contact with each other, but still cooperate or interact with each other. obtain. The embodiments disclosed herein are not necessarily limited to the content of this specification.

本明細書において、理想的な例示的な図面である断面図及び/又は平面図を参照して例示的な実施態様を説明している。図面において、層及び領域の厚さは、明確性のために誇張されている。したがって、例えば製造技術及び/又は公差に起因する、図面に対する形状の変動が想定され得る。したがって、例示的な実施態様は、本開示に示される領域の形状に限定されるものではなく、製造による形状偏差などを含むものと解釈されるべきである。例えば、矩形として示されるエッチング領域は、通常、湾曲した特徴を有する。したがって、図面に示される領域は、本質的に例示的なものであり、且つそれらの形状は、装置の領域の実際形状を示すことを意図するものではなく、例示的な実施態様の範囲を限定することを意図するものではない。 Example embodiments are described herein with reference to cross-sectional and/or plan views that are idealized example drawings. In the drawings, the thickness of layers and regions are exaggerated for clarity. Variations in shape relative to the drawings may therefore be expected due to, for example, manufacturing techniques and/or tolerances. Therefore, the exemplary embodiments are not limited to the shapes of the regions shown in this disclosure, but should be construed to include shape variations due to manufacturing and the like. For example, etched regions shown as rectangular typically have curved features. Accordingly, the regions illustrated in the drawings are exemplary in nature, and their shapes are not intended to represent the actual shapes of the regions of the device, but rather to limit the scope of the example embodiments. It is not intended to.

マイクロ発光ダイオード表示装置は、ベースと、ベース上に設けられる複数のマイクロエピタキシャル層構造と、を含む。複数のマイクロエピタキシャル層構造は、アレイ状に配置され、隣接するマイクロエピタキシャル層構造間の距離は、高解像度表示を実現するために、ミクロンオーダーであってもよい。 The micro-light emitting diode display includes a base and a plurality of micro-epitaxial layer structures provided on the base. The plurality of microepitaxial layer structures may be arranged in an array, and the distance between adjacent microepitaxial layer structures may be on the order of microns to achieve high resolution display.

マイクロ発光ダイオード表示装置の製造において、複数のエピタキシャル層構造をベースに転写し、複数のエピタキシャル層構造をベース上のアノードに結合させた後、複数のエピタキシャル層構造の間を絶縁するために、パッシベーションを作製する必要がある。次に、パッシベーションにビアホールを作製して、パッシベーション層を得る。そして、パッシベーション層にカソードを作製し、パッシベーション層内のビアホールを通じてカソードをエピタキシャル層構造に結合させる。 In the manufacturing of micro-light emitting diode display devices, after transferring the multiple epitaxial layer structures to the base and bonding the multiple epitaxial layer structures to the anode on the base, passivation is applied to insulate between the multiple epitaxial layer structures. It is necessary to create a membrane . Next, a via hole is created in the passivation film to obtain a passivation layer . A cathode is then fabricated in the passivation layer and coupled to the epitaxial layer structure through via holes in the passivation layer.

従来、パッシベーション層の形成には、二酸化ケイ素などの無機材料が用いられている。図1に示すように、無機発光ダイオード基板01’では、パッシベーション層3’は、通常、堆積プロセスにより製造されるため、各位置におけるパッシベーション層3’の膜厚は、比較的均一であり、エピタキシャル層構造2を覆うパッシベーション層3’の部分は、複数のエピタキシャル層構造2の間の隙間に位置するパッシベーション層3’の部分よりも突出している。パッシベーション層3’の厚さが比較的小さい場合には、パッシベーション層は、エピタキシャル層構造2のベース1から離れた側の角部(図1中の丸囲み部3cを参照)で割れ易くなり、漏電が発生する。パッシベーション層3’の厚さを大きくすると、二酸化ケイ素などの無機材料の応力が大きいため、パッシベーション層の剥離が問題となり、同様に漏電が発生するおそれがある。 Conventionally, inorganic materials such as silicon dioxide have been used to form passivation layers. As shown in FIG. 1, in the inorganic light emitting diode substrate 01', the passivation layer 3' is usually manufactured by a deposition process, so the thickness of the passivation layer 3' at each position is relatively uniform, and the thickness of the passivation layer 3' at each position is relatively uniform. The parts of the passivation layer 3' that cover the layer structure 2 protrude more than the parts of the passivation layer 3' that are located in the gaps between the epitaxial layer structures 2. When the thickness of the passivation layer 3' is relatively small, the passivation layer tends to crack at the corner of the epitaxial layer structure 2 on the side away from the base 1 (see the circled part 3c in FIG. 1). Electrical leakage occurs. If the thickness of the passivation layer 3' is increased, the stress of the inorganic material such as silicon dioxide is large, so peeling of the passivation layer becomes a problem, and there is also a risk of electric leakage occurring.

また、二酸化ケイ素でパッシベーション層を形成し、パッシベーション層にビアホールを形成するためには、堆積プロセス及びエッチングプロセスが必要である。例えば、まず、二酸化ケイ素フィルムを堆積し、次に、二酸化ケイ素フィルム上にビアホールパターンを有するバリア層を形成し、そして、二酸化ケイ素フィルムをエッチングしてビアホールを形成する。その製造手順が複雑であり、且つPECVD(plasma enhanced chemical vapor deposition、プラズマ化学気相成長)設備やRIE/ICPエッチング(RIE:Reactive Ion Etching、反応性イオンエッチング、ICP:Inductively Coupled Plasma、誘導結合プラズマエッチング)設備が必要となるため、製造コストが高くなる。 Additionally, deposition and etching processes are required to form the passivation layer with silicon dioxide and to form via holes in the passivation layer. For example, first deposit a silicon dioxide film, then form a barrier layer with a via hole pattern on the silicon dioxide film, and then etch the silicon dioxide film to form the via holes. The manufacturing procedure is complicated and requires PECVD (plasma enhanced chemical vapor deposition) equipment and RIE/ICP etching (RIE: Reactive Ion Etching, ICP: Inductive). ly Coupled Plasma, inductively coupled plasma Etching) equipment is required, which increases manufacturing costs.

本開示的幾つかの実施例は、無機発光ダイオード基板01を提供する。図2A~図4及び図11に示すように、無機発光ダイオード基板01は、ベース1、複数のエピタキシャル層構造2、パッシベーション層3及び複数の第2電極4を備える。 Some embodiments of the present disclosure provide an inorganic light emitting diode substrate 01. As shown in FIGS. 2A to 4 and 11, the inorganic light emitting diode substrate 01 includes a base 1, a plurality of epitaxial layer structures 2, a passivation layer 3, and a plurality of second electrodes 4.

ここで、ベース1は、ベース基板11とベース基板11上に設けられる複数の第1電極12を含み、複数のエピタキシャル層構造2は、ベース1上に設けられ、且つ前記複数のエピタキシャル層構造2は間隔をあけて配置される。第1電極12の各々に1つのエピタキシャル層構造2に結合される。 Here, the base 1 includes a base substrate 11 and a plurality of first electrodes 12 provided on the base substrate 11 , and the plurality of epitaxial layer structures 2 are provided on the base 1 and include the plurality of epitaxial layer structures 2. are placed at intervals. One epitaxial layer structure 2 is coupled to each of the first electrodes 12 .

パッシベーション層3は、フォトレジストからなる。パッシベーション層3は、複数のエピタキシャル層構造2のベース1から離れた側の表面を覆い、且つパッシベーション層3は、複数のエピタキシャル層構造2の間の隙間を充填し、例えば、複数のエピタキシャル層構造2の間の隙間は、隣接する2つのエピタキシャル層構造2の間の隙間と、隣接する4つのエピタキシャル層構造2の間の隙間を含む図2Bに示すように、パッシベーション層3には、複数のビアホール3vが設けられる。 Passivation layer 3 is made of photoresist. The passivation layer 3 covers the surface of the plurality of epitaxial layer structures 2 on the side remote from the base 1, and the passivation layer 3 fills the gaps between the plurality of epitaxial layer structures 2, e.g. 2 includes a gap between two adjacent epitaxial layer structures 2 and a gap between four adjacent epitaxial layer structures 2 . As shown in FIG. 2B, the passivation layer 3 is provided with a plurality of via holes 3v.

複数の第2電極4は、パッシベーション層3のベース1から離れた側に設けられ、第2電極4の各々は、少なくとも1つのビアホール3vを通じて1つのエピタキシャル層構造2に結合される。図2Bに示すように、第2電極4の各々は、1つのビアホール3vを通じて1つのエピタキシャル層構造2に結合される。 A plurality of second electrodes 4 are provided on the side of the passivation layer 3 remote from the base 1, and each of the second electrodes 4 is coupled to one epitaxial layer structure 2 through at least one via hole 3v. As shown in FIG. 2B, each of the second electrodes 4 is coupled to one epitaxial layer structure 2 through one via hole 3v.

一例として、第1電極12は、アノードとカソードのうちの一方であり、第2電極4は、アノードとカソードのうちの他方である。第1電極12及び第2電極4は、エピタキシャル層構造2に電圧を供給し、電圧駆動でエピタキシャル層構造2を発光させるように構成される。 As an example, the first electrode 12 is one of an anode and a cathode, and the second electrode 4 is the other of an anode and a cathode. The first electrode 12 and the second electrode 4 are configured to supply a voltage to the epitaxial layer structure 2 and cause the epitaxial layer structure 2 to emit light when driven by the voltage.

本開示の幾つかの実施例による無機発光ダイオード基板01では、パッシベーション層3の材料としてフォトレジストを用いる。パッシベーション層3の製造過程において、フォトレジストが流動性を有するため、フォトレジストの塗布過程において、フォトレジストは、隣接する2つ或いは複数のエピタキシャル層構造2の間の隙間を充填することができる。これにより、形成されたパッシベーション層3は、複数のエピタキシャル層構造2のベース1から離れた側の表面を覆うことができ、かつ、複数のエピタキシャル層構造2の間の隙間を充填することができる。このため、パッシベーション層3のベース1から離れた側の表面は比較的平坦である。こうして、パッシベーション層3は、エピタキシャル層構造のベース1から離れた側の角部で割れ易いという問題を回避でき、これにより、それに起因する漏電の問題を解消する。 In the inorganic light emitting diode substrate 01 according to some embodiments of the present disclosure, photoresist is used as the material of the passivation layer 3. During the manufacturing process of the passivation layer 3, the photoresist can fill the gaps between two or more adjacent epitaxial layer structures 2 during the photoresist application process due to its fluidity. Thereby, the formed passivation layer 3 can cover the surface of the plurality of epitaxial layer structures 2 on the side away from the base 1, and can fill the gaps between the plurality of epitaxial layer structures 2. . Therefore, the surface of the passivation layer 3 on the side away from the base 1 is relatively flat. In this way, it is possible to avoid the problem that the passivation layer 3 is prone to cracking at the corners of the epitaxial layer structure remote from the base 1, thereby eliminating the problem of leakage caused by this.

また、フォトレジストは、有機材料であり、密着性が二酸化ケイ素などの無機材料よりも優れているため、パッシベーション層3は剥離の問題も生じない。 Furthermore, since the photoresist is an organic material and has better adhesion than inorganic materials such as silicon dioxide, the passivation layer 3 does not have the problem of peeling.

フォトレジストからなる膜層に対して露光及び現像プロセスを行うことにより、フォトレジスト膜に複数のビアホール3vを形成することができ、パッシベーション層3を得る。露光及び現像プロセスが比較的簡単であるため、設備のコストは比較的低い。従って、本開示の実施例は、従来のように、パッシベーション層3’を二酸化ケイ素で製造する際に用いられていた堆積プロセス及びエッチングプロセスは不要であり、従って、高価な堆積設備及びエッチング設備を用いる必要がなく、製造プロセスを簡略化し、製造コストを節約することができる。 By performing an exposure and development process on the film layer made of photoresist, a plurality of via holes 3v can be formed in the photoresist film, and a passivation layer 3 is obtained. Equipment costs are relatively low because the exposure and development processes are relatively simple. Therefore, the embodiments of the present disclosure do not require the deposition and etching processes conventionally used to fabricate the passivation layer 3' with silicon dioxide, and therefore do not require expensive deposition and etching equipment. There is no need to use it, which simplifies the manufacturing process and saves manufacturing costs.

さらに、エピタキシャル層構造2の光取出し效率は、パッシベーション層3の屈折率に関連する。エピタキシャル層構造2とパッシベーション層3との境界面において、エピタキシャル層構造2から発した光の入射角が全反射臨界角よりも大きい場合、全反射現象が生じ、光は、エピタキシャル層構造2内に反射されて戻り、出射できない。このため、全反射臨界角が大きいほど、出射される光量が多くなり、エピタキシャル層構造2の光取出し效率が高くなる。全反射臨界角θの計算式sinθ=n/nから分かるように、ここで、nは光学的に疎な媒質の屈折率(ここではパッシベーション層3の屈折率)とし、nは光学的に密な媒質の屈折率(ここではエピタキシャル層構造2のうちパッシベーション層3に接する膜層の屈折率)とし、nが一定である場合、nが大きくなるほど全反射臨界角θは大きくなる。パッシベーション層の材料として比較的高い屈折率(二酸化ケイ素よりも高い屈折率)を有するフォトレジストを用いる場合、例えば、エポキシ系フォトレジストを用いる場合、本開示においてフォトレジストで形成されたパッシベーション層3に対応する全反射臨界角は、二酸化ケイ素で形成されたパッシベーション層に対応する全反射臨界角よりも大きい。こうして、本開示による無機発光ダイオード基板01において、エピタキシャル層構造2から発した光のうち、より多くの光がパッシベーション層3を透過して出射することができ、これにより、エピタキシャル層構造2の光取出し效率を向上させることに有利であり、ひいては、無機発光ダイオード基板01の発光效率を向上させることに有利である。 Furthermore, the light extraction efficiency of the epitaxial layer structure 2 is related to the refractive index of the passivation layer 3. At the interface between the epitaxial layer structure 2 and the passivation layer 3, if the incident angle of the light emitted from the epitaxial layer structure 2 is larger than the critical angle of total reflection, a total internal reflection phenomenon occurs, and the light enters the epitaxial layer structure 2. It is reflected back and cannot be emitted. Therefore, the larger the total reflection critical angle, the larger the amount of emitted light, and the higher the light extraction efficiency of the epitaxial layer structure 2. As can be seen from the formula for calculating the critical angle of total reflection θ sin θ=n 2 /n 1 , where n 2 is the refractive index of the optically sparse medium (here, the refractive index of the passivation layer 3), and n 1 is The refractive index of an optically dense medium (in this case, the refractive index of the film layer in contact with the passivation layer 3 in the epitaxial layer structure 2), and when n 1 is constant, the critical angle of total reflection θ increases as n 2 increases. growing. When using a photoresist having a relatively high refractive index (higher refractive index than silicon dioxide) as a material for the passivation layer, for example, when using an epoxy photoresist, in the present disclosure, the passivation layer 3 formed of the photoresist is The corresponding total internal reflection critical angle is larger than the corresponding total internal reflection critical angle for a passivation layer formed of silicon dioxide. In this way, in the inorganic light emitting diode substrate 01 according to the present disclosure, more of the light emitted from the epitaxial layer structure 2 can be transmitted through the passivation layer 3 and emitted. This is advantageous in improving the extraction efficiency, and in turn, it is advantageous in improving the light emitting efficiency of the inorganic light emitting diode substrate 01.

なお、図2Aに示す無機発光ダイオード基板01において、プロセスの要因により、エピタキシャル層構造の各膜層の側壁は、ベース基板11の第1電極12が設けられる表面に対して角度をなしてもよい。例えば、ベース基板11の第1電極12が設けられる表面に垂直なエピタキシャル層構造の各膜層の断面の形状は台形である。一例として、無機発光ダイオード基板01における複数のエピタキシャル層構造2の製造方法は、シリコンベース上にエピタキシャル層構造を形成するための膜層全体を順次成長させることと、エピタキシャル層構造を形成するための膜層全体をシリコンベースと共にベース1上に伏せることと、シリコンベースを除去することと、エッチングプロセスによりベース1上に残った膜層全体に対してパターニング処理を行って、複数のエピタキシャル層構造2を得ることと、を有する。エッチング過程において、ベース1から離れた膜層がエッチングされる面積は、ベース1に近い膜層がエッチングされる面積よりも大きく、その結果、最終的に形成されるエピタキシャル層構造において、ベース1から離れた膜層の面積は、ベース1に近い膜層の面積よりも小さく、これにより、ベース基板11の第1電極12が設けられる表面に垂直なエピタキシャル層構造2の各膜層の断面の形状は台形になる。 Note that in the inorganic light emitting diode substrate 01 shown in FIG. 2A, depending on process factors, the sidewalls of each film layer of the epitaxial layer structure may form an angle with respect to the surface of the base substrate 11 on which the first electrode 12 is provided . . For example, the shape of the cross section of each film layer of the epitaxial layer structure perpendicular to the surface of the base substrate 11 on which the first electrode 12 is provided is a trapezoid. As an example, a method for manufacturing a plurality of epitaxial layer structures 2 in an inorganic light emitting diode substrate 01 includes sequentially growing the entire film layer for forming an epitaxial layer structure on a silicon base, and The entire film layer is laid down on the base 1 together with the silicon base, the silicon base is removed, and the entire film layer remaining on the base 1 is patterned by an etching process to form a multiple epitaxial layer structure. 2 and having. During the etching process, the area where the membrane layer away from base 1 is etched is larger than the area where the membrane layer close to base 1 is etched, so that in the finally formed epitaxial layer structure, the area from base 1 to The area of the distant membrane layers is smaller than the area of the membrane layers closer to the base 1, which allows the shape of the cross-section of each membrane layer of the epitaxial layer structure 2 perpendicular to the surface on which the first electrode 12 of the base substrate 11 is provided. becomes a trapezoid.

説明の便宜上、図2B~図4に示す無機発光ダイオード基板01において、エピタキシャル層構造の各膜層の側壁は、ベース基板に対して垂直であるように示されているが、本開示による無機発光ダイオード基板01の構造はこれに限定されない。 For convenience of explanation, in the inorganic light emitting diode substrate 01 shown in FIGS. 2B to 4, the sidewalls of each film layer of the epitaxial layer structure are shown perpendicular to the base substrate, but the inorganic light emitting diode substrate 01 according to the present disclosure The structure of the diode substrate 01 is not limited to this.

図11は、図5の切断線BB’に沿って切断した無機発光ダイオード基板01の断面の集束イオンビーム顕微鏡写真と考え得る。図11は、第1電極12、エピタキシャル層構造2、パッシベーション層3及び第2電極4を含む膜層の位置及び厚さを示す。切断線BB’は、ビアホール3vがある位置で切断されていないため、図11においてはパッシベーション層3のビアホール3vが見えない。 FIG. 11 can be considered to be a focused ion beam micrograph of a cross section of the inorganic light emitting diode substrate 01 cut along the cutting line BB' in FIG. FIG. 11 shows the position and thickness of the membrane layers including the first electrode 12, the epitaxial layer structure 2, the passivation layer 3 and the second electrode 4. FIG. Since the cutting line BB' is not cut at the position where the via hole 3v is located, the via hole 3v of the passivation layer 3 is not visible in FIG.

幾つかの実施例において、図2Bに示すように、パッシベーション層3は、第1部分3a及び第2部分3bを含む。第1部分3aは、前記複数のエピタキシャル層構造2のベース基板11から離れた側の表面を覆い、第2部分3bは、前記複数のエピタキシャル層構造2の間の隙間を充填する。ベース基板11の第1電極12が設けられる表面に対して、第1部分3aのベース基板11から離れた表面は、前記第2部分3bのベース基板11から離れた表面と面一またはほぼ面一である。 In some embodiments, as shown in FIG. 2B, the passivation layer 3 includes a first portion 3a and a second portion 3b. The first portion 3a covers the surface of the plurality of epitaxial layer structures 2 on the side remote from the base substrate 11, and the second portion 3b fills the gaps between the plurality of epitaxial layer structures 2. With respect to the surface of the base substrate 11 on which the first electrode 12 is provided , the surface of the first portion 3a away from the base substrate 11 is flush with or almost flush with the surface of the second portion 3b remote from the base substrate 11. It is.

フォトレジストは、流動性有するため、フォトレジストの塗布過程において、フォトレジストは、隣接するエピタキシャル層構造2の間の隙間を充填することができ、これにより、形成されたパッシベーション層3の第1部分3a及び第2部分3bのベース基板11から離れた表面は、ベース基板11の第1電極12が設けられる表面に対して面一またはほぼ面一である。このように、パッシベーション層3の表面の平坦性を確保することができ、パッシベーション層3がエピタキシャル層構造2のベース1から離れた表面の角部で割れて漏電を引き起こす問題を回避することができる。 Due to the fluidity of the photoresist, during the process of applying the photoresist, the photoresist can fill the gaps between adjacent epitaxial layer structures 2, thereby allowing the first part of the formed passivation layer 3 to The surfaces of the second portions 3a and 3b that are away from the base substrate 11 are flush or substantially flush with the surface of the base substrate 11 on which the first electrode 12 is provided . In this way, the flatness of the surface of the passivation layer 3 can be ensured, and it is possible to avoid the problem of the passivation layer 3 cracking at the corner of the surface away from the base 1 of the epitaxial layer structure 2, which causes electrical leakage. .

幾つかの実施例において、パッシベーション層3の厚さを設定する際に、パッシベーション層3の第1部分3aがエピタキシャル層構造2の表面を完全に覆い、第2部分3bが複数のエピタキシャル層構造2の間の隙間を充填する必要があり、且つ、これにより、パッシベーション層3の第1部分3a及び第2部分3bのベース基板11から離れた表面が、ベース基板11の第1電極12が設けられる表面に対して面一またはほぼ面一になる必要があることを考慮すべきであり、また、パッシベーション層3の厚さがパッシベーション層3におけるビアホール3v及びパッシベーション層3上に位置する第2電極4の製造の容易さに与える影響についても考慮すべきであるため、パッシベーション層3の厚さを適切に設定する必要がある。 In some embodiments, when setting the thickness of the passivation layer 3, the first part 3a of the passivation layer 3 completely covers the surface of the epitaxial layer structure 2, and the second part 3b covers the plurality of epitaxial layer structures 2. It is necessary to fill the gap between the base substrate 11 and the surface of the first portion 3a and the second portion 3b of the passivation layer 3 that is remote from the base substrate 11 is provided with the first electrode 12 of the base substrate 11. It should be taken into consideration that the passivation layer 3 needs to be flush with or almost flush with the surface , and the thickness of the passivation layer 3 is the same as that of the via hole 3v in the passivation layer 3 and the second electrode 4 located on the passivation layer 3. Since the influence on the ease of manufacturing should also be considered, it is necessary to appropriately set the thickness of the passivation layer 3.

いくつかの例では、図2Bに示すように、パッシベーション層3の第1部分3aの厚さdは、ビアホール3vの製造プロセスの困難性を増大させて、エピタキシャル層構造2内の半導体層と第2電極4との間のオーミック接触に影響を及ぼすことを回避するために、あまり大きくすることができない。また、パッシベーション層3の第1部分3aの厚さdは、絶縁の役割を十分に果たすために、あまり小さくすることもできない。一例として、パッシベーション層3の第1部分3aの厚さdとエピタキシャル層構造2の厚さとの比率範囲は、1:1~3:1である。例えば、エピタキシャル層構造2の厚さが1μmである場合、第1部分3aの厚さdは1μm~3μmであってもよい。 In some examples, as shown in FIG. 2B, the thickness d 1 of the first portion 3a of the passivation layer 3 increases the difficulty of the manufacturing process of the via hole 3v, making it difficult to connect the semiconductor layer in the epitaxial layer structure 2. In order to avoid affecting the ohmic contact with the second electrode 4, it cannot be made too large. Further, the thickness d1 of the first portion 3a of the passivation layer 3 cannot be made too small in order to sufficiently fulfill the role of insulation. By way of example, the ratio range between the thickness d 1 of the first portion 3a of the passivation layer 3 and the thickness of the epitaxial layer structure 2 is between 1:1 and 3:1. For example, if the thickness of the epitaxial layer structure 2 is 1 μm, the thickness d 1 of the first portion 3a may be between 1 μm and 3 μm.

図2Bに示すように、パッシベーション層3の第1部分3aの厚さdの範囲は、1μm~2μmである。例えば、パッシベーション層3の第1部分3aの厚さdは、2μmである。パッシベーション層3の第2部分3bの厚さdの範囲は、2μm~4μmであり、例えば、パッシベーション層3の第2部分3bの厚さdは、3μmである。なお、厚さdと厚さdとの差は、エピタキシャル層構造2の厚さであることが理解される。 As shown in FIG. 2B, the thickness d 1 of the first portion 3a of the passivation layer 3 ranges from 1 μm to 2 μm. For example, the thickness d1 of the first portion 3a of the passivation layer 3 is 2 μm. The thickness d 2 of the second portion 3b of the passivation layer 3 ranges from 2 μm to 4 μm, for example, the thickness d 2 of the second portion 3b of the passivation layer 3 is 3 μm. It is understood that the difference between the thickness d 2 and the thickness d 1 is the thickness of the epitaxial layer structure 2 .

パッシベーション層3の第1部分3aと第2部分3bのベース基板11から離れた表面をベース基板11の第1電極12が設けられる表面に対して面一にするために、パッシベーション層3の第2部分3bの厚さdは、第1部分3aの厚さdとエピタキシャル層構造2の厚さとの合計になるべきであり、エピタキシャル層構造2の厚さが1μmである場合、パッシベーション層3の第1部分3aの厚さは2μmであり、第2部分3bの厚さは3μmである。こうして、パッシベーション層3の表面は比較的平坦であり、且つパッシベーション層3の第1部分3aの厚さを適度にすることができることを確保することができる。その結果、ビアホール3v及び第2電極4の製造に有利であり、且つパッシベーション層が剥離しにくく、漏電現象が発生しない。 In order to make the surfaces of the first portion 3a and the second portion 3b of the passivation layer 3 that are remote from the base substrate 11 flush with the surface of the base substrate 11 on which the first electrode 12 is provided , the second portion of the passivation layer 3 is The thickness d 2 of the part 3b should be the sum of the thickness d 1 of the first part 3a and the thickness of the epitaxial layer structure 2, and if the thickness of the epitaxial layer structure 2 is 1 μm, the passivation layer 3 The thickness of the first portion 3a is 2 μm, and the thickness of the second portion 3b is 3 μm. In this way, it can be ensured that the surface of the passivation layer 3 is relatively flat and that the thickness of the first portion 3a of the passivation layer 3 can be moderate. As a result, it is advantageous for manufacturing the via hole 3v and the second electrode 4, and the passivation layer is not easily peeled off, so that no leakage phenomenon occurs.

幾つかの実施例において、図2B~図4に示すように、エピタキシャル層構造2の各々は、積層されて設けられた第1半導体層21、発光層22及び第2半導体層23を含む。発光層22は、第1半導体層21と第2半導体層23との間に位置する。一例として、発光層22は、量子井戸構造を有する。 In some embodiments, as shown in FIGS. 2B to 4, each epitaxial layer structure 2 includes a first semiconductor layer 21, a light emitting layer 22, and a second semiconductor layer 23 provided in a stack. The light emitting layer 22 is located between the first semiconductor layer 21 and the second semiconductor layer 23. As an example, the light emitting layer 22 has a quantum well structure.

ここで、エピタキシャル層構造2において、第1半導体層21は、発光層22及び第2半導体層23よりもベース基板11に近い。第1電極12の各々は、1つのエピタキシャル層構造2内の第1半導体層21に結合される。第電極の各々は、少なくとも1つのビアホール3vを通じて1つのエピタキシャル層構造2内の第半導体層23に結合される。 Here, in the epitaxial layer structure 2, the first semiconductor layer 21 is closer to the base substrate 11 than the light emitting layer 22 and the second semiconductor layer 23. Each of the first electrodes 12 is coupled to a first semiconductor layer 21 within one epitaxial layer structure 2 . Each of the second electrodes 4 is coupled to the second semiconductor layer 23 in one epitaxial layer structure 2 through at least one via hole 3v.

幾つかの実施例において、第1半導体層21は、N型半導体層である。例えば、第1半導体層21は、N型窒化ガリウム(n-GaN)からなる。第2半導体層23は、P型半導体層である。例えば、第2半導体層23は、P型窒化ガリウム(p-GaN)からなる。これに対応して、第1電極12をカソードとし、第2電極4をアノードとし、各エピタキシャル層構造2の第1半導体層21は、カソードに結合され、各エピタキシャル層構造2の第2半導体層23は、ビアホール3vを通じてアノードに結合され、アノードは、第2半導体層23に正の電圧を供給し、カソードは、第1半導体層21に負の電圧を供給する。これにより、電子及び正孔はそれぞれ第1半導体層21及び第2半導体層23から発光層22に輸送され、発光層22において電子及び正孔が再結合し、発光が実現される。 In some embodiments, first semiconductor layer 21 is an N-type semiconductor layer. For example, the first semiconductor layer 21 is made of N-type gallium nitride (n-GaN). The second semiconductor layer 23 is a P-type semiconductor layer. For example, the second semiconductor layer 23 is made of P-type gallium nitride (p-GaN). Correspondingly, the first electrode 12 is a cathode, the second electrode 4 is an anode, the first semiconductor layer 21 of each epitaxial layer structure 2 is coupled to the cathode , and the second semiconductor layer of each epitaxial layer structure 2 is connected to the cathode. 23 is coupled to an anode through a via hole 3v , the anode supplies a positive voltage to the second semiconductor layer 23 , and the cathode supplies a negative voltage to the first semiconductor layer 21 . Thereby, electrons and holes are transported from the first semiconductor layer 21 and the second semiconductor layer 23 to the light-emitting layer 22, and the electrons and holes are recombined in the light-emitting layer 22, thereby realizing light emission.

他の例では、第1半導体層21は、P型半導体層である。例えば、第1半導体層21は、P型窒化ガリウム(p-GaN)からなる。第2半導体層23は、N型半導体層である。例えば、第2半導体層23は、N型窒化ガリウム(n-GaN)からなる。これに対応して、第1電極12をアノードとし、第2電極4をカソードとし、各エピタキシャル層構造2の第1半導体層21は、アノードに結合され、第2半導体層23は、ビアホール3vを通じてカソードに結合され、アノードは、第1半導体層21に正の電圧を供給し、カソードは、第2半導体層23に負の電圧を供給する。これにより、電子及び正孔はそれぞれ第2半導体層23及び第1半導体層21から発光層22に輸送され、発光層22において電子及び正孔が再結合し、発光が実現される。 In another example, the first semiconductor layer 21 is a P-type semiconductor layer. For example, the first semiconductor layer 21 is made of P-type gallium nitride (p-GaN). The second semiconductor layer 23 is an N-type semiconductor layer. For example, the second semiconductor layer 23 is made of N-type gallium nitride (n-GaN). Correspondingly, the first electrode 12 is an anode, the second electrode 4 is a cathode, the first semiconductor layer 21 of each epitaxial layer structure 2 is coupled to the anode, and the second semiconductor layer 23 is connected through the via hole 3v. Coupled to the cathode, the anode supplies a positive voltage to the first semiconductor layer 21 and the cathode supplies a negative voltage to the second semiconductor layer 23 . Thereby, electrons and holes are transported from the second semiconductor layer 23 and the first semiconductor layer 21 to the light-emitting layer 22, and the electrons and holes are recombined in the light-emitting layer 22, thereby realizing light emission.

幾つかの実施例において、パッシベーション層3は、エポキシ系フォトレジストからなる。 In some embodiments, the passivation layer 3 consists of an epoxy-based photoresist.

エポキシ系フォトレジストであるSU-8フォトレジストの屈折率は1.6であり、二酸化ケイ素の屈折率は1.465であり、エポキシ系フォトレジストの屈折率はより高い。パッシベーション層3を形成するためにエポキシ系フォトレジストを用いることは、エピタキシャル層構造2の光取出し效率を高めるのに有利である。 The refractive index of SU-8 photoresist, which is an epoxy-based photoresist, is 1.6, the refractive index of silicon dioxide is 1.465, and the refractive index of epoxy-based photoresist is higher. Using an epoxy photoresist to form the passivation layer 3 is advantageous in increasing the light extraction efficiency of the epitaxial layer structure 2.

一例として、エピタキシャル層構造2が積層されて設けられた第1半導体層21、発光層22及び第2半導体層23を含む場合、パッシベーション層3は、第2半導体層23のベース基板11から離れた表面を覆い、パッシベーション層3と第2半導体層23との接触面は全反射境界面となる。第2半導体層23が窒化ガリウムからなり、単一のエピタキシャル層構造2のサイズが10μm×10μm×1μmである例では、窒化ガリウムの屈折率は2.5であるので、全反射臨界角θの計算式sinθ=n/nによって分かるように、二酸化ケイ素をパッシベーション層3の材料をとする場合には、全反射の臨界角は35.8°であり、エポキシ系フォトレジストをパッシベーション層3の材料とする場合には、全反射の臨界角は39.8°である。従って、エポキシ系フォトレジストに対応する全反射臨界角は比較的大きく、エピタキシャル層構造2の光取出し效率を高めるのに有利である。 For example, when the epitaxial layer structure 2 includes a first semiconductor layer 21 , a light emitting layer 22 , and a second semiconductor layer 23 provided in a stacked manner, the passivation layer 3 is separated from the base substrate 11 of the second semiconductor layer 23 . The surface is covered, and the contact surface between the passivation layer 3 and the second semiconductor layer 23 becomes a total reflection boundary surface. In an example where the second semiconductor layer 23 is made of gallium nitride and the size of the single epitaxial layer structure 2 is 10 μm x 10 μm x 1 μm, the refractive index of gallium nitride is 2.5, so the total reflection critical angle θ is As can be seen from the calculation formula sin θ=n 2 /n 1 , when silicon dioxide is used as the material for the passivation layer 3, the critical angle of total reflection is 35.8°, and when the passivation layer 3 is made of silicon dioxide, the critical angle of total reflection is 35.8 In the case of the material, the critical angle of total reflection is 39.8°. Therefore, the critical angle of total reflection corresponding to the epoxy photoresist is relatively large, which is advantageous for increasing the light extraction efficiency of the epitaxial layer structure 2.

上記を前提として、材料による光吸收を考慮しなければ、本開示の発明者らは、モンテカルロ光線追跡法を用いて、パッシベーション層3の材料として二酸化ケイ素を用いる場合には、単一のエピタキシャル層構造2の光取出し效率が約84%であり、パッシベーション層3の材料としてエポキシ系フォトレジストを用いる場合には、単一のエピタキシャル層構造2の光取出し效率が約89%であることを見出し、これにより、本開示による無機発光ダイオード基板01における単一のエピタキシャル層構造2の光取出し效率が約5%向上して、無機発光ダイオード基板01全体の光取出し效率を向上させるのに有利である。 Based on the above premise, and without considering light absorption by the material, the inventors of the present disclosure have found that when silicon dioxide is used as the material of the passivation layer 3, a single epitaxial layer is formed using Monte Carlo ray tracing method. It has been found that the light extraction efficiency of structure 2 is about 84%, and when an epoxy photoresist is used as the material for the passivation layer 3, the light extraction efficiency of the single epitaxial layer structure 2 is about 89%, Accordingly, the light extraction efficiency of the single epitaxial layer structure 2 in the inorganic light emitting diode substrate 01 according to the present disclosure is improved by about 5%, which is advantageous for improving the light extraction efficiency of the entire inorganic light emitting diode substrate 01.

上記の利点に加えて、エポキシ系フォトレジストは、近紫外領域の吸光度が低い。このため、エポキシ系フォトレジストでは、近紫外領域の光の透過量が大きく、フォトレジストの異なる位置での光強度の減衰は比較的小さく、フォトレジスト層全体の露光が均一である。その結果、エポキシ系フォトレジストで形成されたフォトレジスト膜層に露光及び現像プロセスを施して得られた複数のビアホール3vは、均一性が優れる。また、エポキシ系フォトレジストは、優れた力学特性、化学的な耐食性及び熱安定性を有し、形成される無機発光ダイオード基板01の安定性及び耐衝撃性を高めるのに有利である。 In addition to the above advantages, epoxy-based photoresists have low absorbance in the near-ultraviolet region. Therefore, in the epoxy photoresist, the amount of light transmitted in the near-ultraviolet region is large, the attenuation of the light intensity at different positions of the photoresist is relatively small, and the exposure of the entire photoresist layer is uniform. As a result, the plurality of via holes 3v obtained by subjecting a photoresist film layer formed of an epoxy photoresist to exposure and development processes have excellent uniformity. In addition, the epoxy photoresist has excellent mechanical properties, chemical corrosion resistance, and thermal stability, and is advantageous in increasing the stability and impact resistance of the formed inorganic light emitting diode substrate 01.

幾つかの実施例において、図3に示すように、ベース1は、ベース基板11、駆動回路13及び複数の第1電極12を含む。ここで、駆動回路13は、ベース基板11上に設けられ、複数の第1電極12は、駆動回路13のベース基板11から離れた側に設けられ、複数の第1電極12は、駆動回路13に結合され、駆動回路13は、複数の第1電極12に電気信号を供給するように構成される。これにより、第1電極12及び第2電極4は当該第1電極12及び第2電極4に結合されるエピタキシャル層構造2に電圧を供給して、駆動エピタキシャル層構造2を駆動して発光させることができる。 In some embodiments, as shown in FIG. 3, the base 1 includes a base substrate 11, a driving circuit 13, and a plurality of first electrodes 12. Here, the drive circuit 13 is provided on the base substrate 11, the plurality of first electrodes 12 are provided on the side of the drive circuit 13 remote from the base substrate 11, and the plurality of first electrodes 12 are provided on the drive circuit 13. The drive circuit 13 is configured to provide electrical signals to the plurality of first electrodes 12 . Thereby, the first electrode 12 and the second electrode 4 supply voltage to the epitaxial layer structure 2 coupled to the first electrode 12 and the second electrode 4 , and drive the driving epitaxial layer structure 2 to emit light. Can be done.

幾つかの実施例において、図3に示すように、本開示による無機発光ダイオード基板01は、アクティブ駆動方式を採用する。複数の第1電極12は、アレイ状に配列され、複数の第1電極12の間はパッシベーション層3により絶縁される。第1電極12はアノードであり、第2電極4はカソードである。第1電極12の各々は、1つの駆動回路13に結合され、複数の第2電極4は、1つのカソード層全体を形成するように互いに結合される。 In some embodiments, as shown in FIG. 3, the inorganic light emitting diode substrate 01 according to the present disclosure adopts an active driving method. The plurality of first electrodes 12 are arranged in an array, and the plurality of first electrodes 12 are insulated by the passivation layer 3. The first electrode 12 is an anode and the second electrode 4 is a cathode. Each of the first electrodes 12 is coupled to one drive circuit 13, and the plurality of second electrodes 4 are coupled to each other to form one entire cathode layer.

一例として、当該駆動回路は、複数の薄膜トランジスタ及び少なくとも1つの蓄積コンデンサを含む。駆動回路により、第1電極に正の電圧を供給して、第1電極はエピタキシャル層構造2に正の電圧を供給すると共に、第2電極は、エピタキシャル層構造2に負の電圧を供給して、これにより、エピタキシャル層構造2の発光を制御する。 In one example, the drive circuit includes a plurality of thin film transistors and at least one storage capacitor. The drive circuit supplies a positive voltage to the first electrode, the first electrode supplies a positive voltage to the epitaxial layer structure 2, and the second electrode supplies a negative voltage to the epitaxial layer structure 2. , thereby controlling the light emission of the epitaxial layer structure 2.

他の実施例において、本開示による無機発光ダイオード基板01は、パッシブ駆動方式を採用する。複数の第1電極12は、アレイ状に配列され、同一の行又は同一の列の第1電極12は一体に結合され、同一の列又は同一行の第2電極4は一体に結合される。 In another embodiment, the inorganic light emitting diode substrate 01 according to the present disclosure adopts a passive driving method. The plurality of first electrodes 12 are arranged in an array, the first electrodes 12 in the same row or column are coupled together, and the second electrodes 4 in the same column or row are coupled together.

一例として、図4及び図5に示すように、図4は、図5の無機発光ダイオード基板01の切断線AA’に沿って切断した断面図であり、複数の第1電極12はアレイ状に配列され、同一の行の第1電極12は、1つの第1電極ストリップ12’を形成するように、一体型構造に結合され、同一の列の第2電極4は、1つの第2電極ストリップ4’を形成するように、一体型構造に結合される隣接する2つの第1電極ストリップ12’の間はパッシベーション層3により絶縁され、隣接する2つの第2電極ストリップ4’の間はパッシベーション層3により絶縁される。第1電極ストリップ12’と第2電極ストリップ4’との重なり合う領域において、1つのエピタキシャル層構造2が設けられる。複数の第1電極ストリップ12’と複数の第2電極ストリップ4’が重なり合う領域において、エピタキシャル層構造2は複数の第1電極ストリップ12’複数の第2電極ストリップ4’の電圧によって駆動されて発光する。例えば、複数の第1電極ストリップ12’は、アノードストリップであり、複数の第2電極ストリップ4’は、カソードストリップである。 As an example, as shown in FIGS. 4 and 5, FIG. 4 is a cross-sectional view taken along cutting line AA' of the inorganic light emitting diode substrate 01 of FIG. 5, and the plurality of first electrodes 12 are arranged in an array. The first electrodes 12 of the same row are combined into an integral structure so as to form one first electrode strip 12', and the second electrodes 4 of the same column are combined into one second electrode strip 12'. 4' to form a unitary structure . Two adjacent first electrode strips 12' are insulated by a passivation layer 3, and two adjacent second electrode strips 4' are insulated by a passivation layer 3. In the overlapping region of the first electrode strip 12' and the second electrode strip 4', an epitaxial layer structure 2 is provided. In the region where the plurality of first electrode strips 12' and the plurality of second electrode strips 4' overlap, the epitaxial layer structure 2 is driven by the voltage of the plurality of first electrode strips 12' and the plurality of second electrode strips 4'. Emits light. For example, the plurality of first electrode strips 12' are anode strips and the plurality of second electrode strips 4' are cathode strips.

いくつかの例では、COG (Chip On Glass)又はTAB(Tape Automated Bonding)などの方式で外付けの駆動回路に接続される。駆動回路は、複数の第1電極ストリップ12’及び複数の第2電極ストリップ4’に結合され、駆動回路は、複数の第1電極ストリップ12’及び複数の第2電極ストリップ4’に駆動電圧を供給して、複数のエピタキシャル層構造2を駆動し発光させるように構成されている。 In some examples, it is connected to an external drive circuit using a method such as COG (Chip On Glass) or TAB (Tape Automated Bonding). The drive circuit is coupled to the plurality of first electrode strips 12' and the plurality of second electrode strips 4', and the drive circuit applies a drive voltage to the plurality of first electrode strips 12' and the plurality of second electrode strips 4' . It is configured to supply the plurality of epitaxial layer structures 2 to emit light.

図6に示すように、本開示の幾つかの実施例は、さらに、無機発光ダイオード基板01の製造方法を提供する。当該製造方法は、以下のステップS1~S6を有する。 As shown in FIG. 6, some embodiments of the present disclosure further provide a method of manufacturing an inorganic light emitting diode substrate 01. The manufacturing method includes the following steps S1 to S6.

S1において、ベース1と複数のエピタキシャル層構造2とを提供し、ここで、ベース1は複数の第1電極12を含む。 In S1, a base 1 and a plurality of epitaxial layer structures 2 are provided, where the base 1 includes a plurality of first electrodes 12.

ベース1はベース基板11と、ベース基板11上に設けられる複数の第1電極12とを含み、一例として、複数の第1電極12は、アレイ状に配列されている。 The base 1 includes a base substrate 11 and a plurality of first electrodes 12 provided on the base substrate 11. For example, the plurality of first electrodes 12 are arranged in an array.

いくつかの例では、エピタキシャル層構造2は以下のように製造される。シリコンベース或者サファイアベース上にバッファ層、第2半導体膜層、発光膜層及び第1半導体膜層を順次成長させ、バッファ層とシリコンベース又はサファイアベースとの界面からシリコンベース又はサファイアベースを剥離する。例えば、レーザーリフトオフ技術を用いて、バッファ層を気化させ、第2半導体膜層、発光膜層、及び第1半導体膜層からなる積層構造を得る。当該積層構造を割って複数のエピタキシャル層構造2を取得し、エピタキシャル層構造2の各々は、積層されて設けられた第1半導体層21、発光層22及び第2半導体層23を含む。 In some examples, epitaxial layer structure 2 is manufactured as follows. A buffer layer, a second semiconductor film layer, a light-emitting film layer, and a first semiconductor film layer are sequentially grown on the silicon base or sapphire base, and the silicon base or sapphire base is peeled off from the interface between the buffer layer and the silicon base or sapphire base. . For example, the buffer layer is vaporized using a laser lift-off technique to obtain a laminated structure consisting of the second semiconductor film layer, the light emitting film layer, and the first semiconductor film layer. The laminated structure is divided to obtain a plurality of epitaxial layer structures 2, each of which includes a first semiconductor layer 21, a light emitting layer 22, and a second semiconductor layer 23 which are stacked.

S2において、エピタキシャル層構造2の各々が1つの第1電極12に結合されるように、前記複数のエピタキシャル層構造2を前記ベース1に転写する。 In S2, the plurality of epitaxial layer structures 2 are transferred to the base 1, such that each epitaxial layer structure 2 is coupled to one first electrode 12.

幾つかの実施例において、各エピタキシャル層構造2の第1半導体層21が1つの第1電極12に結合されるように、前記複数のエピタキシャル層構造2をピック&プレイス(Pick-and-Place)、フリップチップ又はトランスファーなどの方式によりベース1上に転写することができる。 In some embodiments, the plurality of epitaxial layer structures 2 are picked-and-placed such that the first semiconductor layer 21 of each epitaxial layer structure 2 is coupled to one first electrode 12. It can be transferred onto the base 1 by a method such as , flip chip or transfer.

一例として、図7に示すように、S2の可能な実施態様は、以下のステップS21~S24を含む。 As an example, as shown in FIG. 7, a possible implementation of S2 includes the following steps S21-S24.

S21において、転写用基板を提供し、各エピタキシャル層構造2の第2半導体層23が当該転写用基板と反対側を向き、且つ複数のエピタキシャル層構造2の配列がベース1における複数の第1電極12の配列と一致するように、複数のエピタキシャル層構造2を転写用基板表面に固定する。 In S21, a transfer substrate is provided, the second semiconductor layer 23 of each epitaxial layer structure 2 faces away from the transfer substrate, and the arrangement of the plurality of epitaxial layer structures 2 is arranged in a direction opposite to the plurality of first electrodes in the base 1. A plurality of epitaxial layer structures 2 are fixed to the surface of the transfer substrate so as to match the arrangement of 12.

一例として、複数のエピタキシャル層構造2は、接着剤などの接着媒体により転写用基板表面に接着される。当該粘接媒体は後続のレーザー照射で接着性を失うことができ、これにより、転写用基板を複数のエピタキシャル層構造2と分離させる。 As an example, the plurality of epitaxial layer structures 2 are adhered to the surface of the transfer substrate by an adhesive medium such as an adhesive. The adhesive medium can lose its adhesive properties with subsequent laser irradiation, thereby separating the transfer substrate from the multiple epitaxial layer structure 2 .

S22において、転写用基板をベース1上に伏せて、複数のエピタキシャル層構造2を複数の第1電極12と一対一に合わせることにより、各エピタキシャル層構造2の第1半導体層21を1つの第1電極12に接触させる。 In S22, the transfer substrate is placed face down on the base 1, and the plurality of epitaxial layer structures 2 are aligned one-on-one with the plurality of first electrodes 12, so that the first semiconductor layer 21 of each epitaxial layer structure 2 is aligned with one first semiconductor layer 21 of each epitaxial layer structure 2. 1 electrode 12.

S23において、接合プロセスにより、各エピタキシャル層構造2の第1半導体層21を1つの第1電極12に接合して、第1半導体層21を第1電極12に結合させる。 In S23, the first semiconductor layer 21 of each epitaxial layer structure 2 is bonded to one first electrode 12 by a bonding process to bond the first semiconductor layer 21 to the first electrode 12 .

S24において、転写用基板を取り除く。 In S24, the transfer substrate is removed.

S3において、前記フォトレジスト膜が前記複数のエピタキシャル層構造2の前記ベース1から離れた側の表面を覆い、且つ前記複数のエピタキシャル層構造2の間の隙間を充填するように、前記複数のエピタキシャル層構造2のベース1から離れた側にフォトレジスト膜を形成する。 In S3, the plurality of epitaxial layer structures 2 are formed such that the photoresist film covers the surface of the plurality of epitaxial layer structures 2 on the side away from the base 1 and fills the gaps between the plurality of epitaxial layer structures 2. A photoresist film is formed on the side of the layer structure 2 remote from the base 1.

幾つかの実施例において、図8に示すように、S3は、以下のステップS31~S32を含む。 In some embodiments, as shown in FIG. 8, S3 includes the following steps S31-S32.

S31において、フォトレジストが複数のエピタキシャル層構造2の前記ベース1から離れた側の表面を覆い、且つ複数のエピタキシャル層構造2の間の隙間を充填するように、前記複数のエピタキシャル層構造2のベース1から離れた側にフォトレジストをスピンコートする。 In S31, the plurality of epitaxial layer structures 2 are coated such that the photoresist covers the surface of the plurality of epitaxial layer structures 2 facing away from the base 1 and fills the gaps between the plurality of epitaxial layer structures 2. Spin coat the photoresist on the side away from the base 1.

例えば、上記のフォトレジストとして、エポキシ系フォトレジストを用いる。予め設定されたパッシベーション層3の厚さに応じて、スピンコート速度を制御することにより、フォトレジストを複数のエピタキシャル層構造2の前記ベース1から離れた側の表面に覆わせ、且つ複数のエピタキシャル層構造2の間の隙間を充填させる。フォトレジストの複数のエピタキシャル層構造2上における部分の厚さは1μmであり、かつ、エピタキシャル層構造2の厚さが2μmである場合、フォトレジストの隙間に位置する部分の厚さは3μmである。 For example, an epoxy photoresist is used as the above photoresist. By controlling the spin coating speed according to the predetermined thickness of the passivation layer 3, the photoresist is coated on the surface of the plurality of epitaxial layer structures 2 on the side away from the base 1, and the plurality of epitaxial layers are coated with the photoresist. The gaps between the layered structures 2 are filled. If the thickness of the portion of the photoresist on the multiple epitaxial layer structure 2 is 1 μm, and the thickness of the epitaxial layer structure 2 is 2 μm, the thickness of the portion of the photoresist located in the gap is 3 μm. .

S32において、フォトレジストを予備硬化し、フォトレジスト膜を形成する。 In S32, the photoresist is precured to form a photoresist film.

フォトレジストをスピンコートされた基板を高温加熱ステージに数分間置いて、フォトレジストを予備硬化させて、フォトレジスト膜を形成する。 The substrate spin-coated with photoresist is placed on a high temperature heating stage for several minutes to pre-cure the photoresist and form a photoresist film.

S4において、前記フォトレジスト膜をパターニングして、前記フォトレジスト膜に複数のビアホール3vを形成して、パッシベーション層3を得る。 In S4, the photoresist film is patterned to form a plurality of via holes 3v in the photoresist film to obtain the passivation layer 3.

幾つかの実施例において、図9に示すように、S4は以下のステップS41~S43を含む。 In some embodiments, as shown in FIG. 9, S4 includes the following steps S41-S43.

S41において、フォトレジスト膜のベース1から離れた側にマスクを設ける。 In S41, a mask is provided on the side of the photoresist film remote from the base 1.

S42において、フォトレジスト膜に対して露光及び現像プロセスを行い、フォトレジスト膜に複数のビアホール3vを形成する。 In S42, exposure and development processes are performed on the photoresist film to form a plurality of via holes 3v in the photoresist film.

一例として、マスクの遮蔽作用下で、フォトレジスト膜を露光する。フォトレジストがエポキシ系フォトレジストである場合、エポキシ系フォトレジストはネガ型フォトレジストであるため、マスクのパターンは形成するパッシベーション層3のパターンと逆になり、フォトレジスト膜のビアホール3vに対応する位置以外の部分を露光する。露光が終了した後、現像液でフォトレジスト膜を現像することにより、フォトレジスト膜のビアホール3vに対応する位置の部分を現像液に溶解させて、フォトレジスト膜に複数のビアホール3vを形成する。 As an example, a photoresist film is exposed under the shielding effect of a mask. When the photoresist is an epoxy type photoresist, since the epoxy type photoresist is a negative type photoresist, the pattern of the mask is opposite to the pattern of the passivation layer 3 to be formed, and the position corresponding to the via hole 3v of the photoresist film is Expose the other parts. After the exposure is completed, the photoresist film is developed with a developer to dissolve portions of the photoresist film at positions corresponding to the via holes 3v in the developer, thereby forming a plurality of via holes 3v in the photoresist film.

S43において、複数のビアホール3vが形成されたフォトレジスト膜を硬化して、パッシベーション層3を得る。 In S43, the photoresist film in which the plurality of via holes 3v are formed is hardened to obtain the passivation layer 3.

複数のビアホール3vが形成された基板を高温加熱ステージに置いて、フォトレジストを硬化し、パッシベーション層3を得る。 The substrate on which the plurality of via holes 3v are formed is placed on a high temperature heating stage to harden the photoresist, thereby obtaining the passivation layer 3.

S5において、プラズマプロセスにより、複数のビアホール3vに対して残留物の除去処理を行い、フォトレジスト膜の現像後に複数のビアホール3v内に残留したフォトレジスト膜を除去する。 In S5, residue removal processing is performed on the plurality of via holes 3v by a plasma process, and the photoresist film remaining in the plurality of via holes 3v after the photoresist film is developed is removed.

一例として、酸素プラズマ処理プロセスなどにより複数のビアホール3vを短時間で処理し、フォトレジスト膜の現像後、複数のビアホール3v内に残されたフォトレジスト膜を除去する。こうして、その後に複数の第2電極4を製作する際に、第2電極4をエピタキシャル層構造2の第2半導体層23に直接接触させることができ、第2電極4と第2半導体層23との間のオーミック接触性がより優れ、キャリアの輸送に有利である。 As an example, the plurality of via holes 3v are treated in a short time by an oxygen plasma treatment process or the like, and after the photoresist film is developed, the photoresist film remaining in the plurality of via holes 3v is removed. In this way, when manufacturing a plurality of second electrodes 4 subsequently, the second electrodes 4 can be brought into direct contact with the second semiconductor layer 23 of the epitaxial layer structure 2, and the second electrodes 4 and the second semiconductor layer 23 can be brought into direct contact with each other. The ohmic contact between the two is better, which is advantageous for transporting carriers.

S6において、前記パッシベーション層3のベース1から離れた側に複数の第2電極4を形成して、第2電極4の各々を少なくとも1つのビアホール3vを通じて1つのエピタキシャル層構造2に結合する。 In S6, a plurality of second electrodes 4 are formed on the side of the passivation layer 3 remote from the base 1, and each of the second electrodes 4 is coupled to one epitaxial layer structure 2 through at least one via hole 3v.

一例として、電気化学堆積プロセス又は蒸着プロセスにより、パッシベーション層3のベース1から離れた側に複数の第2電極4を形成し、第2電極4の各々は少なくとも1つのビアホール3vを通じて1つのエピタキシャル層構造2の第2半導体層23に結合される。 As an example, a plurality of second electrodes 4 are formed on the side of the passivation layer 3 remote from the base 1 by an electrochemical deposition process or a vapor deposition process, and each of the second electrodes 4 forms one epitaxial layer through at least one via hole 3v. It is coupled to the second semiconductor layer 23 of structure 2 .

本開示の幾つかの実施例は、無機発光ダイオード基板01の製造方法を提供する。当該製造方法は、フォトレジストをパッシベーション層3の材料とする。パッシベーション層3の製造過程において、フォトレジストが流動性を有するため、フォトレジストの塗布過程において、フォトレジストは、隣接するエピタキシャル層構造2の間の隙間を充填することができ、これにより、形成されたパッシベーション層3は、複数のエピタキシャル層構造2のベース1から離れた側の表面を覆い、複数のエピタキシャル層構造2の間の隙間を充填することができ、パッシベーション層3のベース1から離れた表面は比較的平坦である。こうして、パッシベーション層3が、エピタキシャル層構造のベース1から離れた側の角部で割れ易いという問題を回避でき、パッシベーション層3の割れに起因する漏電の問題を解消する。また、フォトレジストは、有機材料であり、密着性が二酸化ケイ素などの無機材料よりも優れているため、パッシベーション層3の剥離の問題も生じない。 Some embodiments of the present disclosure provide a method of manufacturing an inorganic light emitting diode substrate 01. In this manufacturing method, the material of the passivation layer 3 is photoresist. During the manufacturing process of the passivation layer 3, the photoresist can fill the gaps between the adjacent epitaxial layer structures 2 during the photoresist application process due to its fluidity, which allows the photoresist to fill the gaps between adjacent epitaxial layer structures 2. The passivation layer 3 can cover the surface of the plurality of epitaxial layer structures 2 on the side remote from the base 1 and can fill the gaps between the plurality of epitaxial layer structures 2, and can cover the surface of the plurality of epitaxial layer structures 2 on the side remote from the base 1. The surface is relatively flat. In this way, it is possible to avoid the problem that the passivation layer 3 is easily cracked at the corner of the epitaxial layer structure on the side away from the base 1, and the problem of leakage caused by cracks in the passivation layer 3 is solved. Further, since the photoresist is an organic material and has better adhesion than inorganic materials such as silicon dioxide, the problem of peeling of the passivation layer 3 does not occur.

露光及び現像プロセスによりフォトレジスト膜に複数のビアホール3vを形成し、パッシベーション層3を得ることは、プロセス手順が比較的簡単であり、コストが比較的低い。かつ、従来技術におけるプロセスの難易度の高い堆積プロセス及びエッチングプロセスを用いる必要がなく、高価な堆積設備、エッチング設備を使用することを回避する。その結果、製造プロセスを簡略化し、製造コストを節約することができる。 Forming a plurality of via holes 3v in a photoresist film through an exposure and development process to obtain a passivation layer 3 is a relatively simple process procedure and relatively low cost. Moreover, there is no need to use the highly difficult deposition process and etching process of the conventional techniques, and the use of expensive deposition equipment and etching equipment is avoided. As a result, the manufacturing process can be simplified and manufacturing costs can be saved.

最終的に得られる無機発光ダイオード基板01は、パッシベーション層3の材料としてフォトレジストを用いる。パッシベーション層3の材料として二酸化ケイ素を用いる場合に比べて、エピタキシャル層構造2から発した光のうちより多くの光は、パッシベーション層3を透過し出射することができる。これにより、エピタキシャル層構造2の光取出し效率を向上させるのに有利であり、さらに、無機発光ダイオード基板01の発光效率を向上させるのに有利である。 In the finally obtained inorganic light emitting diode substrate 01, photoresist is used as the material for the passivation layer 3. Compared to the case where silicon dioxide is used as the material of the passivation layer 3, more of the light emitted from the epitaxial layer structure 2 can pass through the passivation layer 3 and be emitted. This is advantageous for improving the light extraction efficiency of the epitaxial layer structure 2, and is further advantageous for improving the light emitting efficiency of the inorganic light emitting diode substrate 01.

図10に示すように、本開示の幾つかの実施例は、さらに、無機発光ダイオード表示装置02を提供する。無機発光ダイオード表示装置02は、無機発光ダイオード基板01と、無機発光ダイオード基板01の第2電極4が配置された側に設けられた封止基板5と、を備える。 As shown in FIG. 10, some embodiments of the present disclosure further provide an inorganic light emitting diode display device 02. The inorganic light emitting diode display device 02 includes an inorganic light emitting diode substrate 01 and a sealing substrate 5 provided on the side of the inorganic light emitting diode substrate 01 on which the second electrode 4 is arranged.

いくつかの例として、無機発光ダイオード表示装置02は、Micro LED(マイクロ発光ダイオード、Micro Light-Emitting Diode)表示装置又はMini LED(ミニ発光ダイオード、Mini Light-Emitting Diode)表示装置である。 As some examples, the inorganic light-emitting diode display device 02 is a Micro LED (Micro Light-Emitting Diode) display device or a Mini LED (Mini Light-Emitting Diode) display device.

本開示の実施例による無機発光ダイオード表示装置02は、高解像度、省エネ、高輝度、高せん鋭度、高彩度、比較的速い応答速度、長い寿命などのメリットを有するとともに、無機発光ダイオード基板01と同じ技術效果を有し、例えば、光取出し效率が高く、漏電の確率を大幅に低減することなど。詳細な説明はここでは繰り返さない。 The inorganic light emitting diode display device 02 according to the embodiment of the present disclosure has advantages such as high resolution, energy saving, high brightness, high sharpness, high chroma, relatively fast response speed, and long life. They have the same technical effects, such as higher light extraction efficiency and significantly reduced probability of electrical leakage. A detailed explanation will not be repeated here.

本開示の幾つかの実施例による無機発光ダイオード表示装置は、動き(例えば、動画)か静止(例えば、静止画)かに関わらず、且つテキスト又はイメージに関わらず、画像を表示する任意の装置であり得る。より具体的には、前記実施例は、様々な電子装置において、又は様々な電子装置に関連して実装され得ることが予期される。前記様々な電子装置は、例えば携帯電話、ワイヤレスデバイス、携帯情報端末(PDA)、ハンドヘルドコンピュータ又はポータブルコンピュータ、GPS受信機/ナビゲーション、カメラ、MP4ビデオプレーヤ、ビデオカメラ、ゲームコンソール、腕時計、クロック、計算機、テレビモニタ、フラットパネルディスプレイ、コンピュータモニタ、車載ディスプレイ(例えば、トリップディスプレイなど)、ナビゲーションユニット、コックピットコントローラ及び/又はディスプレイ、カメラビューディスプレイ(例えば、車両のバックカメラのディスプレイ)、電子写真、電子掲示板又は看板、プロジェクタ、建造物構造、包装及び美的構造(例えば、ジュエリーの画像ディスプレイ)などを含み得るが、これらに限定されない。 Inorganic light emitting diode display devices according to some embodiments of the present disclosure are applicable to any device that displays images, whether moving (e.g., moving images) or static (e.g., still images), and whether text or images. It can be. More specifically, it is anticipated that the embodiments may be implemented in or in connection with a variety of electronic devices. The various electronic devices include, for example, mobile phones, wireless devices, personal digital assistants (PDAs), handheld or portable computers, GPS receivers/navigation, cameras, MP4 video players, video cameras, game consoles, watches, clocks, calculators. , television monitors, flat panel displays, computer monitors, in-vehicle displays (e.g. trip displays, etc.), navigation units, cockpit controllers and/or displays, camera view displays (e.g. vehicle back camera displays), electronic photography, electronic bulletin boards. or may include, but are not limited to, signage, projectors, building structures, packaging, and aesthetic structures (eg, jewelry image displays).

以上の説明は、本開示の具体的な実施態様に過ぎず、本開示の保護範囲はこれに限定されない。当業者であれば、本開示の技術的範囲内において、任意の変更又は置換を加えることが可能である。したがって、本開示の保護範囲は、特許請求の範囲の保護範囲によって定められるべきである。 The above descriptions are only specific embodiments of the present disclosure, and the protection scope of the present disclosure is not limited thereto. Those skilled in the art can make any changes or substitutions within the technical scope of the present disclosure. Therefore, the protection scope of the present disclosure should be determined by the protection scope of the claims.

Claims (11)

ベース基板及び前記ベース基板上に設けられる複数の第1電極を含むベースと、
前記ベース上に設けられる複数のエピタキシャル層構造であって、前記複数のエピタキシャル層構造は、間隔をあけて配置され、第1電極の各々は1つのエピタキシャル層構造に結合される、複数のエピタキシャル層構造と、
フォトレジストからなるパッシベーション層であって、前記複数のエピタキシャル層構造の前記ベースから離れた側の表面を覆い、且つ前記複数のエピタキシャル層構造の間の隙間を充填し、複数のビアホールを有する、パッシベーション層と、
前記パッシベーション層の前記ベースから離れた側に設けられ、各々が少なくとも1つのビアホールを通じて1つのエピタキシャル層構造に結合される複数の第2電極と、
を備える、無機発光ダイオード基板。
a base including a base substrate and a plurality of first electrodes provided on the base substrate ;
a plurality of epitaxial layer structures provided on the base, the plurality of epitaxial layer structures being spaced apart and each first electrode being coupled to one epitaxial layer structure; structure and
A passivation layer made of photoresist, covering the surface of the plurality of epitaxial layer structures on the side remote from the base, filling gaps between the plurality of epitaxial layer structures, and having a plurality of via holes. layer and
a plurality of second electrodes provided on a side of the passivation layer remote from the base, each of which is coupled to an epitaxial layer structure through at least one via hole;
An inorganic light emitting diode substrate comprising:
前記パッシベーション層は、前記複数のエピタキシャル層構造の前記ベースから離れた側の表面を覆う第1部分、及び前記複数のエピタキシャル層構造の間の隙間を充填する第2部分を有し、
前記ベースの第1電極が設けられる表面に対して、前記第1部分の前記ベースから離れた表面は、前記第2部分の前記ベースから離れた表面と面一またはほぼ面一である、
請求項1に記載の無機発光ダイオード基板。
The passivation layer has a first portion that covers a surface of the plurality of epitaxial layer structures remote from the base, and a second portion that fills a gap between the plurality of epitaxial layer structures,
With respect to a surface of the base on which a first electrode is provided , a surface of the first portion remote from the base is flush with or substantially flush with a surface of the second portion remote from the base;
The inorganic light emitting diode substrate according to claim 1.
前記パッシベーション層の第1部分の厚さと前記エピタキシャル層構造の厚さとの比率範囲は、1:1~3:1である、
請求項2に記載の無機発光ダイオード基板。
The ratio range between the thickness of the first part of the passivation layer and the thickness of the epitaxial layer structure is from 1:1 to 3:1.
The inorganic light emitting diode substrate according to claim 2.
前記パッシベーション層は、エポキシ系フォトレジストからなる、
請求項1~3のいずれか一項に記載の無機発光ダイオード基板。
The passivation layer is made of epoxy photoresist.
The inorganic light emitting diode substrate according to any one of claims 1 to 3.
エピタキシャル層構造の各々は、積層されて設けられた第1半導体層、第2半導体層、及び前記第1半導体層と前記第2半導体層との間に位置する発光層を含み、
ここで、前記エピタキシャル層構造において、前記第1半導体層は、前記発光層及び前記第2半導体層よりも前記ベースに近く、
前記第1電極の各々は、1つのエピタキシャル層構造内の第1半導体層に結合され、
前記第2電極の各々は、少なくとも1つのビアホールを通じて1つのエピタキシャル層構造内の第2半導体層に結合される、
請求項1~4のいずれか一項に記載の無機発光ダイオード基板。
Each of the epitaxial layer structures includes a first semiconductor layer, a second semiconductor layer, and a light emitting layer located between the first semiconductor layer and the second semiconductor layer, which are provided in a stacked manner,
Here, in the epitaxial layer structure, the first semiconductor layer is closer to the base than the light emitting layer and the second semiconductor layer,
each of the first electrodes is coupled to a first semiconductor layer within an epitaxial layer structure;
each of the second electrodes is coupled to a second semiconductor layer within an epitaxial layer structure through at least one via hole;
The inorganic light emitting diode substrate according to any one of claims 1 to 4.
前記ベースは、
前記ベース基板と、
前記ベース基板上に設けられる駆動回路と、
前記駆動回路の前記ベース基板から離れた側に設けられ、前記駆動回路に結合される第1電極と、
を含む、請求項1~5のいずれか一項に記載の無機発光ダイオード基板。
The base is
the base substrate;
a drive circuit provided on the base substrate;
a first electrode provided on a side of the drive circuit remote from the base substrate and coupled to the drive circuit;
The inorganic light emitting diode substrate according to any one of claims 1 to 5, comprising:
複数の第1電極を含むベース及び複数のエピタキシャル層構造を提供することと、
エピタキシャル層構造の各々が1つの第1電極に結合されるように、前記複数のエピタキシャル層構造を前記ベースに転写することと、
フォトレジスト膜が前記複数のエピタキシャル層構造の前記ベースから離れた側の表面を覆い、且つ前記複数のエピタキシャル層構造の間の隙間を充填するように、前記複数のエピタキシャル層構造の前記ベースから離れた側に前記フォトレジスト膜を形成することと、
前記フォトレジスト膜をパターニングして、前記フォトレジスト膜に複数のビアホールを形成して、パッシベーション層を得ることと、
前記パッシベーション層の前記ベースから離れた側に複数の第2電極を形成して、第2電極の各々を少なくとも1つのビアホールを通じて1つのエピタキシャル層構造に結合することと、
を有する、無機発光ダイオード基板の製造方法。
providing a base and a plurality of epitaxial layer structures including a plurality of first electrodes;
transferring the plurality of epitaxial layer structures to the base such that each epitaxial layer structure is coupled to one first electrode;
spaced apart from the base of the plurality of epitaxial layer structures such that a photoresist film covers a surface of the plurality of epitaxial layer structures remote from the base and fills gaps between the plurality of epitaxial layer structures. forming the photoresist film on the opposite side;
patterning the photoresist film to form a plurality of via holes in the photoresist film to obtain a passivation layer;
forming a plurality of second electrodes on a side of the passivation layer remote from the base and coupling each second electrode to an epitaxial layer structure through at least one via hole;
A method for manufacturing an inorganic light emitting diode substrate, comprising:
前記した、前記フォトレジスト膜をパターニングして、前記フォトレジスト膜に複数のビアホールを形成して、パッシベーション層を得ることは、
前記フォトレジスト膜の前記ベースから離れた側にマスクを設けることと、
前記フォトレジスト膜に対して露光及び現像プロセスを行い、前記フォトレジスト膜に複数のビアホールを形成することと、
複数のビアホールが形成された前記フォトレジスト膜を硬化して、パッシベーション層を得ることと、
を有する、請求項7に記載の無機発光ダイオード基板の製造方法。
Patterning the photoresist film as described above to form a plurality of via holes in the photoresist film to obtain a passivation layer,
providing a mask on a side of the photoresist film remote from the base;
performing an exposure and development process on the photoresist film to form a plurality of via holes in the photoresist film;
Curing the photoresist film in which a plurality of via holes are formed to obtain a passivation layer;
The method for manufacturing an inorganic light emitting diode substrate according to claim 7, comprising:
前記した、前記複数のエピタキシャル層構造の前記ベースから離れた側に前記フォトレジスト膜を形成することは、
前記フォトレジストが前記複数のエピタキシャル層構造の前記ベースから離れた側の表面を覆い、且つ前記複数のエピタキシャル層構造の間の隙間を充填するように、前記複数のエピタキシャル層構造の前記ベースから離れた側にフォトレジストをスピンコートすることと、
前記フォトレジストを予備硬化し、前記フォトレジスト膜を形成することと、
を有する、請求項7又は8に記載の無機発光ダイオード基板の製造方法。
Forming the photoresist film on the side remote from the base of the plurality of epitaxial layer structures described above,
away from the base of the plurality of epitaxial layer structures such that the photoresist covers a surface of the plurality of epitaxial layer structures remote from the base and fills gaps between the plurality of epitaxial layer structures. spin-coating a photoresist on the opposite side;
Precuring the photoresist to form the photoresist film;
The method for manufacturing an inorganic light emitting diode substrate according to claim 7 or 8, comprising:
前記パッシベーション層の前記ベースから離れた側に前記複数の第1電極を形成する前に、
プラズマプロセスにより、前記複数のビアホールに対して残留物の除去処理を行い、これにより、前記フォトレジスト膜の現像後に前記複数のビアホール内に残留したフォトレジスト膜を除去すること、
をさらに有する、請求項7~9のいずれか一項に記載の無機発光ダイオード基板の製造方法。
Before forming the plurality of first electrodes on a side of the passivation layer remote from the base,
performing a residue removal process on the plurality of via holes by a plasma process, thereby removing the photoresist film remaining in the plurality of via holes after developing the photoresist film;
The method for manufacturing an inorganic light emitting diode substrate according to any one of claims 7 to 9, further comprising:
請求項1~6のいずれか一項に記載の無機発光ダイオード基板と、
前記無機発光ダイオード基板の一側に設けられた封止基板と、
を備える、無機発光ダイオード表示装置。
An inorganic light emitting diode substrate according to any one of claims 1 to 6,
a sealing substrate provided on one side of the inorganic light emitting diode substrate;
An inorganic light emitting diode display device comprising:
JP2022540504A 2020-04-03 2021-01-06 Inorganic light emitting diode substrate and manufacturing method thereof Pending JP2023520280A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010262697.5 2020-04-03
CN202010262697.5A CN113497077A (en) 2020-04-03 2020-04-03 Inorganic light-emitting diode substrate and preparation method thereof
PCT/CN2021/070511 WO2021196817A1 (en) 2020-04-03 2021-01-06 Inorganic light-emitting diode substrate and manufacturing method therefor

Publications (2)

Publication Number Publication Date
JP2023520280A JP2023520280A (en) 2023-05-17
JPWO2021196817A5 true JPWO2021196817A5 (en) 2024-01-16

Family

ID=77926907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022540504A Pending JP2023520280A (en) 2020-04-03 2021-01-06 Inorganic light emitting diode substrate and manufacturing method thereof

Country Status (6)

Country Link
US (1) US20220359789A1 (en)
JP (1) JP2023520280A (en)
KR (1) KR20220163925A (en)
CN (1) CN113497077A (en)
DE (1) DE112021000222T5 (en)
WO (1) WO2021196817A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023107881A1 (en) * 2021-12-10 2023-06-15 Lumileds Llc Testable flip-chip micro-light emitting diode (led) devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5407907B2 (en) * 2010-01-29 2014-02-05 ソニー株式会社 LIGHT EMITTING ELEMENT, LIGHTING DEVICE, AND DISPLAY DEVICE
TWI434405B (en) * 2011-06-07 2014-04-11 Univ Nat Chiao Tung Heterogeneous integration structure having integration circuit (ic) and light-emitting-diode (led) and method for fabricating the same
KR101669641B1 (en) * 2012-06-28 2016-10-26 서울바이오시스 주식회사 Light Emitting Diode for Surface Mount Technology, Method of manufacturing the same and Method of manufacturing of Light Emitting Diode Module
US9640715B2 (en) * 2015-05-15 2017-05-02 X-Celeprint Limited Printable inorganic semiconductor structures
US20160351548A1 (en) * 2015-05-28 2016-12-01 Mikro Mesa Technology Co., Ltd. Light emitting diode display device and manufacturing method thereof
DE102015114590B4 (en) * 2015-09-01 2020-01-02 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic component
KR102582466B1 (en) * 2016-09-21 2023-09-25 삼성디스플레이 주식회사 Display device
TWI641169B (en) * 2017-07-26 2018-11-11 友達光電股份有限公司 Dual-side display and method for fabricating the same
KR102539444B1 (en) * 2018-05-16 2023-06-02 엘지전자 주식회사 Lamp using semiconductor light emitting device and method for manufacturing the same
US20200050058A1 (en) * 2018-08-10 2020-02-13 Innolux Corporation Electronic device
CN109300919B (en) * 2018-10-15 2020-09-29 上海天马微电子有限公司 Micro LED display substrate, manufacturing method thereof and display device
CN109585488A (en) * 2019-01-02 2019-04-05 京东方科技集团股份有限公司 LED display base plate and preparation method thereof, display device
KR102170243B1 (en) * 2019-06-24 2020-10-26 주식회사 썬다이오드코리아 Multijunction LED with Eutectic Metal-Alloy Bonding and Method of manufacturing the same
CN110491986B (en) * 2019-07-12 2021-11-19 纳晶科技股份有限公司 Photoelectric device, preparation method thereof and assembly of photoelectric device
KR20200026779A (en) * 2019-12-11 2020-03-11 엘지전자 주식회사 Display device using semiconductor light emitting devices and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US11049902B2 (en) Light-emitting element wafer, light emitting element, electronic apparatus, and method of producing light-emitting element wafer
JP6838247B2 (en) Micro light emitting diode display panel and its manufacturing method
CN109904347B (en) Light emitting device, method of manufacturing the same, and display apparatus
US11798958B2 (en) Driving backplane, manufacturing method thereof, and display apparatus
US11616050B2 (en) Manufacturing method of micro light emitting diode device including different-type epitaxial structures having respective connection portions of different thicknesses
US11871606B2 (en) Display substrate and display device
US20200185452A1 (en) Manufacturing method of micro light-emitting diode display panel
US20220367771A1 (en) Display device using micro led, and manufacturing method therefor
WO2021196898A1 (en) Display substrate, chip-on-film, display device and fabrication method therefor
KR20110120218A (en) Method of mounting devices in substrate and device-mounting substrate structure thereof
US10236279B2 (en) Emissive display with light management system
CN109904336B (en) Electronic device substrate and manufacturing method/display device
CN110767646B (en) Display substrate, manufacturing method thereof and display device
EP3926682A1 (en) Display device using semiconductor light-emitting elements, and method for manufacturing same
US10546842B2 (en) Display device and method for forming the same
CN108281475B (en) Display panel, manufacturing method thereof and display device
US11121068B2 (en) Array substrate, display device, method for manufacturing them, and spliced display device
TW201818561A (en) Light emitting device and manufacturing method thereof
US20190333425A1 (en) Flexible display device
CN114023908B (en) Display panel, preparation method thereof and display device
US20220359789A1 (en) Inorganic light-emitting diode substrate and manufacturing method thereof, and inorganic light-emitting diode display device
CN217903141U (en) Display panel and display device
JPWO2021196817A5 (en)
CN112909207B (en) Display panel and manufacturing method thereof
EP4040491A1 (en) Display substrate, manufacturing method therefor, display device and display panel