JPWO2020173808A5 - - Google Patents
Download PDFInfo
- Publication number
- JPWO2020173808A5 JPWO2020173808A5 JP2021547172A JP2021547172A JPWO2020173808A5 JP WO2020173808 A5 JPWO2020173808 A5 JP WO2020173808A5 JP 2021547172 A JP2021547172 A JP 2021547172A JP 2021547172 A JP2021547172 A JP 2021547172A JP WO2020173808 A5 JPWO2020173808 A5 JP WO2020173808A5
- Authority
- JP
- Japan
- Prior art keywords
- machine
- machines
- complex
- virtual
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims 11
- 238000006243 chemical reaction Methods 0.000 claims 2
- 238000004590 computer program Methods 0.000 claims 2
- 230000000644 propagated effect Effects 0.000 claims 2
- 230000001902 propagating effect Effects 0.000 claims 2
Claims (18)
- 第1の世代のマシンおよび第2の世代のマシンを含んでいる複数のマシンを備えているシステムであって、前記複数のマシンの各々がマシン・バージョンを含んでおり、前記第1の世代のマシンが第1の仮想マシンおよび仮想アーキテクチャ・レベルを実行し、前記第2の世代のマシンが第2の仮想マシンおよび前記仮想アーキテクチャ・レベルを実行し、
前記仮想アーキテクチャ・レベルが、複合体の割り込み可能命令の互換性レベルを前記第1および第2の仮想マシンに提供し、前記互換性レベルが、前記複数のマシン全体の最小公分母のマシン・バージョンのために設計されており、前記互換性レベルが、前記最小公分母のマシン・バージョンを識別する最小公分母インジケータを含んでいる、システム。 - 前記互換性レベルが、前記複数のマシンごとの、前記複合体の割り込み可能命令のためのローカルなパラメータ・ブロック形式を含み、前記ローカルなパラメータ・ブロック形式が、前記複数のマシンの各々のローカルな前記マシン・バージョンのために設計される、請求項1に記載のシステム。
- 前記最小公分母インジケータが、前記複合体の割り込み可能命令を最初に実行するために、前記複数のマシンのうちの1つのマシンによって生成される、請求項1または2に記載のシステム。
- 前記最小公分母インジケータが、前記複合体の割り込み可能命令を最初に実行するための前記複数のマシンのうちの1つのマシンから、前記複数のマシンのうちの残りの複数のマシンに伝搬される、請求項1または2に記載のシステム。
- 前記互換性レベル内の前記最小公分母インジケータが、特定の仮想マシンにおいてどの機能が使用可能であるかを識別する一連の機能ビットによって制御される、請求項1に記載のシステム。
- 前記複合体の割り込み可能命令がデフレート変換呼び出し命令を含む、請求項1ないし5のいずれかに記載のシステム。
- 前記複合体の割り込み可能命令が、アクセラレータ上で実行されている複合体の命令セットの命令を含む、請求項1に記載のシステム。
- 複数のマシンのうちの第1の世代のマシンによって第1の仮想マシンおよび仮想アーキテクチャ・レベルを実行することであって、前記複数のマシンが前記第1の世代のマシンおよび第2の世代のマシンを含み、前記複数のマシンの各々がマシン・バージョンを含む、前記実行することと、
前記第2の世代のマシンによって第2の仮想マシンおよび前記仮想アーキテクチャ・レベルを実行することと、
前記仮想アーキテクチャ・レベルによって、複合体の割り込み可能命令の互換性レベルを前記第1および第2の仮想マシンに提供することとを含んでいる方法であって、前記互換性レベルが、前記複数のマシン全体の最小公分母のマシン・バージョンのために設計されており、前記互換性レベルが、前記最小公分母のマシン・バージョンを識別する最小公分母インジケータを含んでいる、方法。 - 前記互換性レベルが、前記複数のマシンごとの、前記複合体の割り込み可能命令のためのローカルなパラメータ・ブロック形式を含み、前記ローカルなパラメータ・ブロック形式が、前記複数のマシンの各々のローカルな前記マシン・バージョンのために設計される、請求項8に記載の方法。
- 前記最小公分母インジケータが、前記複合体の割り込み可能命令を最初に実行するために、前記複数のマシンのうちの1つのマシンによって生成される、請求項8に記載の方法。
- 前記最小公分母インジケータが、前記複合体の割り込み可能命令を最初に実行するための前記複数のマシンのうちの1つのマシンから、前記複数のマシンのうちの残りの複数のマシンに伝搬される、請求項8に記載の方法。
- 前記互換性レベル内の前記最小公分母インジケータが、特定の仮想マシンにおいてどの機能が使用可能であるかを識別する一連の機能ビットによって制御される、請求項8に記載の方法。
- 前記複合体の割り込み可能命令がデフレート変換呼び出し命令を含む、請求項8に記載の方法。
- 前記複合体の割り込み可能命令が、アクセラレータ上で実行されている複合体の命令セットの命令を含む、請求項8に記載の方法。
- 第1のマシンによって複合体の割り込み可能命令を実装することと、
仮想アーキテクチャ・レベルにおいて、前記第1のマシンのパラメータ・ブロックが前記複合体の割り込み可能命令のためにサポートされるということを示すことと、
前記第1のマシンの前記パラメータ・ブロックを、複合体内で実行されている各仮想マシンに伝搬することとを含む、方法。 - 新しいマシンがオンラインであることを検出することと、
前記第1のマシンの前記パラメータ・ブロックを前記複合体のマシン・バージョン全体の最小公分母として識別することと、
前記第1のマシンの前記パラメータ・ブロックを前記新しいマシンに伝搬することとをさらに含む、請求項15に記載の方法。 - コンピュータ・プログラムであって、請求項8ないし16のいずれか1項に記載の方法の各ステップをコンピュータに実行させるための、コンピュータ・プログラム。
- 請求項17に記載のコンピュータ・プログラムを記録した、コンピュータ可読ストレージ媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/286,990 | 2019-02-27 | ||
US16/286,990 US11226839B2 (en) | 2019-02-27 | 2019-02-27 | Maintaining compatibility for complex functions over multiple machine generations |
PCT/EP2020/054518 WO2020173808A1 (en) | 2019-02-27 | 2020-02-20 | Maintaining compatibility for complex functions over multiple machine generations |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2022522113A JP2022522113A (ja) | 2022-04-14 |
JPWO2020173808A5 true JPWO2020173808A5 (ja) | 2022-06-07 |
JP7430195B2 JP7430195B2 (ja) | 2024-02-09 |
Family
ID=69701172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021547172A Active JP7430195B2 (ja) | 2019-02-27 | 2020-02-20 | 複数のマシン世代にわたる複合体の機能の互換性の維持 |
Country Status (10)
Country | Link |
---|---|
US (1) | US11226839B2 (ja) |
EP (1) | EP3931693B1 (ja) |
JP (1) | JP7430195B2 (ja) |
KR (1) | KR20210118094A (ja) |
CN (1) | CN113454593A (ja) |
ES (1) | ES2963352T3 (ja) |
HU (1) | HUE063682T2 (ja) |
PL (1) | PL3931693T3 (ja) |
SG (1) | SG11202105494SA (ja) |
WO (1) | WO2020173808A1 (ja) |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU6783394A (en) * | 1993-05-05 | 1994-11-21 | Apple Computer, Inc. | Method and apparatus for verifying compatibility between modular components in a computer system |
US5701442A (en) | 1995-09-19 | 1997-12-23 | Intel Corporation | Method of modifying an instruction set architecture of a computer processor to maintain backward compatibility |
US7882121B2 (en) * | 2006-01-27 | 2011-02-01 | Microsoft Corporation | Generating queries using cardinality constraints |
US7802252B2 (en) | 2007-01-09 | 2010-09-21 | International Business Machines Corporation | Method and apparatus for selecting the architecture level to which a processor appears to conform |
US8127296B2 (en) | 2007-09-06 | 2012-02-28 | Dell Products L.P. | Virtual machine migration between processors having VM migration registers controlled by firmware to modify the reporting of common processor feature sets to support the migration |
US9851969B2 (en) * | 2010-06-24 | 2017-12-26 | International Business Machines Corporation | Function virtualization facility for function query of a processor |
US10521231B2 (en) | 2010-06-24 | 2019-12-31 | International Business Machines Corporation | Function virtualization facility for blocking instruction function of a multi-function instruction of a virtual processor |
US8701109B1 (en) | 2012-02-06 | 2014-04-15 | Amazon Technologies, Inc. | Immortal instance type |
US10083027B2 (en) * | 2013-03-14 | 2018-09-25 | Solano Labs, Inc. | Systems and methods for managing software development environments |
US8766827B1 (en) * | 2013-03-15 | 2014-07-01 | Intel Corporation | Parallel apparatus for high-speed, highly compressed LZ77 tokenization and Huffman encoding for deflate compression |
US9374106B2 (en) | 2013-08-28 | 2016-06-21 | International Business Machines Corporation | Efficient context save/restore during hardware decompression of DEFLATE encoded data |
US9916185B2 (en) * | 2014-03-18 | 2018-03-13 | International Business Machines Corporation | Managing processing associated with selected architectural facilities |
US10560520B2 (en) | 2016-05-20 | 2020-02-11 | Sap Se | Compatibility framework for cloud and on-premise application integration |
US10630312B1 (en) * | 2019-01-31 | 2020-04-21 | International Business Machines Corporation | General-purpose processor instruction to perform compression/decompression operations |
-
2019
- 2019-02-27 US US16/286,990 patent/US11226839B2/en active Active
-
2020
- 2020-02-20 PL PL20707213.3T patent/PL3931693T3/pl unknown
- 2020-02-20 ES ES20707213T patent/ES2963352T3/es active Active
- 2020-02-20 CN CN202080015707.3A patent/CN113454593A/zh active Pending
- 2020-02-20 JP JP2021547172A patent/JP7430195B2/ja active Active
- 2020-02-20 WO PCT/EP2020/054518 patent/WO2020173808A1/en unknown
- 2020-02-20 SG SG11202105494SA patent/SG11202105494SA/en unknown
- 2020-02-20 KR KR1020217024766A patent/KR20210118094A/ko not_active Application Discontinuation
- 2020-02-20 EP EP20707213.3A patent/EP3931693B1/en active Active
- 2020-02-20 HU HUE20707213A patent/HUE063682T2/hu unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019071120A5 (ja) | ||
JP2020024717A5 (ja) | ||
JP2008547128A5 (ja) | ||
US11302303B2 (en) | Method and device for training an acoustic model | |
JP2007513426A5 (ja) | ||
JP2005235228A5 (ja) | ||
RU2004100523A (ru) | Средство разработки активного содержимого: исполнение задач и структурированного содержимого | |
JP2016520912A5 (ja) | ||
US20090106730A1 (en) | Predictive cost based scheduling in a distributed software build | |
RU2014118858A (ru) | Команда векторного типа для поиска равнозначного элемента | |
RU2014118859A (ru) | Сбор сведений о ходе вычислений | |
CN109308213B (zh) | 基于改进任务调度机制的多任务断点调试方法 | |
KR20120083803A (ko) | 가상머신을 위한 추가코드 생성장치 및 방법 | |
TW202026920A (zh) | 用於基於模型之系統工程中變更控制之計算加速器架構 | |
JP5831385B2 (ja) | モデル比較装置、及び、モデル比較ツール | |
US20110218795A1 (en) | Simulator of multi-core system employing reconfigurable processor cores and method of simulating multi-core system employing reconfigurable processor cores | |
CN105373414B (zh) | 支持MIPS平台的Java虚拟机实现方法及装置 | |
CN108459906A (zh) | 一种vcpu线程的调度方法及装置 | |
KR101634118B1 (ko) | 메모리 관리 장치 및 방법 | |
JPWO2020173808A5 (ja) | ||
CN103870313B (zh) | 一种虚拟机任务调度方法及系统 | |
RU2021107496A (ru) | Поддержание совместимости для сложных функций между поколениями машин | |
JPWO2017204139A1 (ja) | データ処理装置、データ処理方法、およびプログラム記録媒体 | |
JP2016139984A (ja) | ネットワーク評価システム及びネットワーク評価方法 | |
JP2010529540A5 (ja) |